专利名称：非易失性存储器的层级式交点阵列的制作方法
非易失性存储器的层级式交点阵列
背景技术：
数据储存设备通常操作为以快速和有效的方式存储并提取数据。一些储存设备使用固态存储器单元的半导体阵列来储存数据的诸个单独比特。这样的存储器单元可以是易失性的(诸如，DRAM、SRAM)或非易失性的(RRAM、STRAM、闪存、等等)。可以被理解的是，易失性的存储器单元通常在对该设备的工作供电持续时保持存储在存储器中的数据，而非易失性的存储器单元通常即便在没有施加工作供电时也保持存储器中的数据储存。然而，非易失性存储器单元的阵列在各种操作期间可生成不期望的电流。这样不期望的电流在从存储器单元阵列快速且持续地读取数据时会产生问题。这样，在这些类型的数据储存设备或其他类型的数据储存设备中，经常期望提升效率和可靠性，特别是通过减少与更新数据相关联的开销储存空间来改善存储器空间的利用度。
发明内容
本发明的多种实施例针对用于从非易失性存储器单元读取数据的方法和设备。在一些实施例中，非易失性存储器单元的交点阵列排列为诸个行和列。提供有选择电路，该选择电路能激活第一存储器单元块并同时停用第二存储器单元块。进一步的，提供了读取电路，读取电路能够通过向与第一存储器单元块相对应的块选择组件编程第一阻性状态并向与第二存储器单元块相对应的块选择组件编程第二阻性状态来读取第一存储器单元块中的预定存储器单元的逻辑状态且具有减少的漏电流。在其他诸个实施例中，提供了非易失性存储器单元的交点阵列、选择电路以及读取电路，非易失性存储器单元的交点阵列被排列成诸个行和列，选择电路能够激活第一存储器单元块并停用第二存储器单元块。随后，通过向与第一存储器单元块相对应的块选择组件编程第一阻性状态并向与第二存储器单元块相对应的块选择组件编程第二阻性状态来读取第一存储器单元块中的预定存储器单元的逻辑状态且具有减少的漏电流。参考下述的讨论和附图可以理解对本发明的多个实施例进行限定的这些和其他多个特征和优点。附图简述
图1是根据本发明的多个实施例而构建并操作的示例性数据储存设备的通用功能表示图。图2示出被用于从图1的设备的存储器阵列读取数据并向其写入数据的电路。图3显示了示例性的存储器单元的交点阵列。图4图示了图3的交点阵列的示例性特征。图5显示了根据本发明的多个实施例而构建并操作的示例性存储器单元块。图6示出了根据本发明的多个实施例而构建并操作的示例性存储器单元阵列。图7提供了根据本发明的多个实施例而对图5和6的存储器单元阵列所执行的示例性操作。
图8示出了能够被用于图5-7的存储器阵列中的示例性块选择组件。图9显示了根据本发明的多个实施例而构建并操作的示例性存储器单元阵列。图10提供了根据本发明的多个实施例而执行的页面读取例程的流程图。详细描述图1提供了根据本发明的多个实施例而构建并操作的数据储存设备100的功能表示框图。设备100的顶层控制是由合适的控制器102来完成的，控制器102可以是可编程的或基于硬件的微控制器。控制器102经由控制器接口(I/F)电路104与主机设备进行通信。在106处示出了存储器空间，以包括多个存储器阵列108(示出为阵列0-N)，虽然可以理解到根据期望可利用单个阵列。每个阵列108包括具有所选储存容量的半导体存储器块。在控制器102和存储器空间106之间的通信是经由I/F 104所协调的。可以理解到，存储器空间106可被配置为使用多种写入和读取电路的多种不同方式。一种这样的配置可以是如图2所示的存储器交点阵列110。多个存储器单元112可每一个都被连接在字线114和位线116之间。在一些实施例中，字线可通过列驱动器118来控制，而位线可通过行驱动器120来控制。进一步的，字线114和位线116可被定向为彼此成正交关系，但其他配置不要求或不限于此。交点阵列Iio的配置可以被表征为以诸个行和列进行排列，其中每个字线114 将沿着对准列的多个存储器单元连接至列驱动器118，而每个位线116将沿着对准行的多个存储器单元连接至行驱动器120。然而，可以认识到，图2所示的位线174和字线176完全是示例性的，并且决不限制存储器单元交点阵列110的诸种可能配置。也就是说，位线116可连接沿着一列上的诸个存储器单元，而字线114连接沿着一行上的诸个存储器单元。类似地，多种线驱动器118 和120的数目、大小和取向都不是限制性的，并且可按照期望在所示的配置上做出修改。例如，线驱动器可单独或组合地被用于对位线和字线116、114进行配置，以在一个时刻将电流传导通过一个或多个存储器单元。在本发明的多个实施例中，存储器交点阵列的每个存储器单元112可被配置以非欧姆切换设备。这样的切换设备可提供增强的可靠性，即，存储器单元不会被无意间访问。 对存储设备的切换设备的增加可以被配置为多种方式，诸如但不限于，在字线114和位线 116的每个交点处的串联有阻性感测组件(RSE)的晶体管。可以理解到，对每个存储器单元增加切换设备可以由单独的控制线来控制。同样， 控制线可以被配置为提供信号以激活切换设备，并通过选择驱动器来允许电流流过选中的存储器单元。然而，在多个实施例中，切换设备可被连接到位线116或字线114，以有效地消除对选择驱动器的需求。无论如何，切换设备的引入可提供对存储器单元交点阵列110的附加的选择能力，允许对数据存取的增强的精度。图3 —般示出了存储器交点阵列130的示例性操作。在操作中，流经选中的存储器单元132的电流提供了可指示对应阻性状态的电压。这样的阻性状态可随后被感测，以确定选中的存储器单元132的逻辑状态。与连接到选中的存储器单元132的位线138和字线140相对应的位线驱动器132和字线驱动器136可被配置为不同的读取电压，如图所示， 以允许电流从一个线驱动器通过存储器单元132到达另一个线驱动器，以测量电压。可以被理解到，这样的电流通路仅仅是示例性的，因为电流可从字线140流至位线138。
进一步的在示例性操作中，剩余的未选中存储器单元142可采用预定电压(诸如.5Vcc)被预充电，以避免在未选中的位线144和字线146中产生噪声。如图3所示，未选中行线驱动器148和位线驱动器150可被用于对未选中的存储器单元142进行预充电。然而，存储器单元交叉阵列130的操作可存在缺点，诸如在读取操作期间存在不期望的漏电流152。例如，由于预充电未选中存储器单元142和由字线驱动器136所建立的读取电压之间的电势差，会在选中的字线138中产生不期望的漏电流152。同样，连接到选中的字线138的存储器单元的数目越大，会导致读取预定存储器单元132时的误差概率的增加。因此，通过将选择电路包括在交点阵列130中以允许电流通过沿存储器单元一列和块的预定数目的存储器单元而限制电流流过沿该列的其他块中的剩余存储器单元，可控制并减少读取操作期间的不期望的漏电流152。块选择组件的增加可提供这样的有益存储器单元选择，块选择组件连接在用于每个存储器单元列和块的全局控制线和全局选择线之间。也就是说，将与存储器单元的选中块相对应的块选择组件编程为第一阻性状态可允许电流流入该块中的选中的存储器单元。同时，通过将与其他块相对应的块选择组件编程为第二阻性状态可限制电流流入沿着该选中列的在其他块中的存储器单元。图4提供了在图3所示的存储器单元交点阵列中操作的存储器单元的特性的图示 150。在操作中，配置有非欧姆切换设备的存储器单元通过限制电流流经存储器单元(除非存在预定量的电压)而提供了增强的选择性。如图3所示，小于切换设备的限值的预充电电压可产生不期望的漏电流152。不期望的漏电流的存在对应于图4中的点152，此时未选中的存储器单元无意间达到了切换设备的限值。这样的情况可导致对切换设备的激活，并且导致从未选中的存储器单元产生读取电压。在图5中，显示了根据本发明的多个实施例而构建并操作的示例性存储器单元块 160。多个存储器单元162在所排列的诸个行和列的交点处被连接到字线164和位线166。 在多个实施例中，位线166由一个或多个行驱动器168所控制，而字线164由一个或多个列驱动器170所控制。借由选择电路的加入可在存储器单元160块中减少不期望的漏电流的存在，选择电路包括连接在全局控制线174和全局选择线176之间的至少一个块选择组件 172。可通过至少一个全局控制线驱动器178来便于对全局控制线174的控制，而全局选择线176可由至少一个选择驱动器180来控制。全局控制线和选择驱动器178和180可被配置为通过使编程电流通过期望的组件172而将第一或第二阻性状态编程入一个或全部的块选择组件172。结果是，通过块160的存储器单元162的电流可以被操纵以使得仅有期望的字线164接收到电流。例如，通过全局控制线174和全局选择线176排它地传输的信号，可将高阻性状态编程至未选中字线164的块选择组件172，以防止电流通过与被编程的块选择组件172相对应的字线164上所连接的存储器单元162。相反，将块选择组件172的编程为低阻性状态能允许电流通过与被编程的块选择组件172相连接的字线164。在从存储器单元162读取逻辑状态期间，电流可能通过全局选择线176。本发明的一些实施例使用连接在每条字线164和全局选择线176之间的单向流器件182来防止这样的电流流动。如所显示的，多个单向流器件182可被定向为反向朝向，并被串联连接到每个字线164。可以理解到，这样的单向流器件取向可以在多个实施例中被定义为是魔术二极管。应该注意到，虽然存储器单元阵列160中的每个存储器单元162被示出为仅具有一 RSE，但这样的配置不是限制性的，因为根据需要切换设备可被串联连接到一个或多个 RSE0类似地，块选择组件172和单向流器件182的取向不被限制为图5中所示的配置。例如，当块选择组件172连同单向流器件182被串联连接到原始的全局选择线172时，单独的第二全局选择线(没有示出)可连同单向流器件而被串联连接到每条字线164。图6 —般示出了根据本发明的多个实施例而构建的存储器单元阵列190。第一和第二存储器单元块192和194(诸如图5中的存储器单元块160)可通过公共字线164和全局控制线174而被连接，以构建阵列190。然而，所显示的配置不是限制性的，因为存储器单元块可以多种方式进行连接，而仍然符合本发明的精神。可通过以下的组合以有助于对连接到第一块的位线166的存储器单元的选择±夬 1行驱动器196、第一块1全局选择控制线198、第二块1全局选择控制线199、以及块1选择组件200的编程状态。结果是，可使用与第一存储器单元块192相对应的块选择组件200 的阻性状态的特定编程配置来访问特定字线164的(但仅仅是在第一块192内的)存储器单元。在多个实施例中，这样的编程配置具有连接在字线164和第一或第二块1全局选择控制线198或199之间的被定向为反向方向的多个单向流器件183。该配置可允许第一和第二块1全局选择线198和199在每一次对块1的访问时被激活一次，并防止电流无意间流过存储器单元162。相反，以下的组合可提供对仅仅预定的第二块存储器单元的访问， 并防止电流流过第一块存储器单元与第二块194相对应的块2行驱动器202、第一块2全局选择控制线204、第二块2全局选择控制线205、以及一个或多个块2选择组件206。如图所示，存储器单元阵列190可被配置为允许访问特定数目的存储器单元162， 并防止访问其他存储器单元162。然而，多个块选择组件198和202的可能配置不受限制。 例如，凭借相应的块1和块2全局选择控制线198和204以及全局控制线驱动器178，并利用对应的块1和块2选择组件200和206的配置，可对来自第一和第二块192和194的存储器单元进行同时访问或连续访问。进一步的，图6中阵列190的大小不约束或限制存储器单元的行、列、和块的数目配置。也就是说，每个存储器块可被定向具有任何数量的字线、位线、存储器单元、以及全局控制线。类似地，存储器单元块的数目可以按照需要而改变，以创建存储器单元阵列。例如，十个存储器单元块可经由公共全局控制线而被连接，并且创建诸条字线，就像两个存储器单元块可具有十个全局控制线那样。总而言之，存储器单元阵列190的取向可以极大地改变，但选择电路至少包括多个块选择组件以及多个全局选择控制线，多个块选择组件的数目与所有存储器单元块的数目以及与列的数目相等，并且多个全局选择控制线的数目与存储器块的数目相等。这样的替换式存储器单元阵列的操作的示例可以在图7中示出。图7中提供了根据本发明的多个实施例的存储器单元阵列210的示例性操作。在一些实施例中，对特定存储器单元212的读取的选择与选中的位线214、字线216、块218、 全局块1选择控制线220、全局控制线222、块1选择组件2 相对应。一旦块1选择组件 224 (块1选择组件2 连接到全局控制线222，全局控制线222连接到字线216)被编程为低阻性状态，读取电流2 就可通过选中的存储器单元212。可通过将编程电流从全局块1 选择控制线220通过块1选择组件2 传递到全局控制线222 (或反之亦可)来有助于这样的编程。进一步地在多个实施例中，与选中的块1选择组件2 的编程相组合的，未选中的块1和块2选择组件2 将被编程为高阻性状态。对未选中的选择组件230的编程可在不同的时间内完成。也就是说，对所有的未选中的选择组件230的编程可与全局选择控制线依次地执行或同时执行，以防止不期望的漏电流被引入未选中的存储器单元232。无论如何，当读取电流2 通过选中的存储器单元212时，当读取电流2 被生成之前就将未选中的选择组件230编程为高阻性状态，可极大地减少不期望的漏电流232。然而，可以理解到的是，残余数量的不期望漏电流234可存在并影响读取电流 226，因为多个存储器单元沿着字线216的连接被配置为允许电流通过，如图3所示。虽然残余数量的漏电流可存在于读取电流226中，但非常少量的存储器单元漏电流将可能不会实际影响到选中的存储器单元212的读取的效率或可靠度。应该理解的是，图7所示的读取操作仅仅是示例性的并且可以在范围、持续时间和频率上被修改。这样，存储器单元阵列210可容易地快速地被重新配置以将读取电流传递通过一个或多个存储器单元。通过将沿着存储器块的所有的块选择组件连接到单个全局选择控制线，可对这样的高效率提供帮助。因此，所有的块选择组件都可被编程为公共阻性状态，而全局选择控制线和全局控制线的激活是同时地，或是依次地。在图8中，示出了根据本发明的多个实施例而构建的示例性的块选择组件M0，块选择组件240被构建为可编程金属化单元(PMC)。第一电极242和第二电极244作为金属层M6、嵌入层M8、介电层250的边界。第一和第二电极242和244之间的相对电势可使用切换设备252来调节，以允许写入电流2M流过PMC 240并形成丝状体256。伴随着通过PMC 240的前向偏置，丝状体256通过从金属层246的离子迁移以及从第二电极M4的电子迁移，在嵌入层M8中形成了金属层246和第二电极244之间的连接。进一步的，介电层250将小范围的可能电子迁移从第二电极244聚集至嵌入层M8，以便包含所形成的丝状体256的位置。所形成的嵌入层248相对于金属层246的阻性关系经由高或低阻性状态的存在而定义了 PMC 240的逻辑状态，其中高或低阻性状态的存在取决于所形成的丝状体256的存在。在操作中，电流脉冲邪4的反向偏置方向导致了之前形成的丝状体256的耗散。通过将电极的极性反向并使得离子向电极244和246迁移以有利于此耗散。使用正向或负向极性的电流来设置不同的阻性状态显示了 PMC 240的双极性特性。在一些实施例中，PMC 240被构建为相反的序列，使得丝状体形成的电流脉冲以及丝状体耗散脉冲与图8所示的脉冲是反向的。进一步的在一些实施例中，电流脉冲254的方向可与形成丝状体256的金属离子的迁移方向相对。进一步的在一些实施例中，嵌入层M8由镨、钙、锰和氧(PrCaMnO，PCM0)的薄膜复合物所构成。PCMO在PMC 240中的使用和功能不会实质上改变存储阻性状态或被配置为具有双极性特性的切换设备的能力。应注意，在以上附图中示出的多种存储器单元不限于特定的类型或构造。例如， 存储器单元(诸如图5的存储器单元16 可被配置为阻性随机存取存储器(RRAM)单元，RRAM单元包括位于第一电极层和第二电极层之间的阻性储存层。由于储存层的成份和性质，RRAM单元可具有天然高的阻性值，所述储存层可以是具有通常高电阻的氧化物(例如氧化镁，MgO)。然而，当预定脉冲被施加时创建低阻性值，使得预定量的电流通过储存层并且在那其中形成一个或多个丝状体。所形成的丝状体用于对第一电极层和第二电极层进行电互连。丝状体形成过程将一般地取决于相应的层的成分，但通常，像这样的丝状体可通过从选中的电极层进入氧化物储存层的受控金属迁移(诸如，Ag等)来形成。在跨越存储器单元上的所增加的电流的电压脉冲的后续施加将一般会驱动金属从储存层返回到相关联的电极层，从储存层消除丝状体并使存储器单元260返回到初始高阻性状态。在一些实施例中，可以通过切换设备的选择来有利于这样的电压施加。另一个存储器单元的可能配置可以是自旋扭矩传输随机存取存储器(STRAM)。在这样的存储器单元中，固定的参考层和可编程自由层(记录层)由居间隧道(屏蔽)层分隔开。参考层具有在所选方向上的固定磁取向，如箭头所示的。自由层具有可选择地编程的磁取向，该磁取向可与参考层的选定方向平行或反平行。当自由层的磁化被定向成在与参考层的磁化方向基本上相同的方向上(平行) 时，获得STRAM单元的低阻性状态。为将单元定向在平行的低阻性状态下，写入电流通过该单元，使得参考层的磁化方向设置自由层的磁取向。由于电子在与电流方向相反的方向上流动，因此写入电流方向从自由层传到参考层，并且电子从参考层行进到自由层。在反平行取向上形成用于单元的高阻性状态，其中自由层的磁化方向与参考层的磁化方向基本相反。为将单元定向在反平行阻性状态下，写入电流通过该单元从参考层到自由层，使得自旋极化电子在相反方向上流入自由层。图10示出了存储器单元阵列观0的替换实施例。多条字线282可被连接到单个全局控制线观4。如图所示，每个全局控制线284可通过块选择组件286而被连接到多条字线观2。进一步的，每条字线282可被分别连接到存储器单元288和位线四0。可使用连接到每条字线282的全局选择控制线292和单向流器件四4中的一个或多个来便于对预定的一个或多个块选择组件观6的选择。结果是，存在于存储器单元阵列观0中的全局控制线的数目可被减少，并同时提供对通过预定存储器单元的电流的有益的选择和限制。然而，应注意，单向流器件294和全局选择控制线四2的数目和取向可以改变，如图所示。例如，第一全局选择控制线(SELl)可被设置为低电压，而第一全局控制线(GCLl) 被设置为高电压，以将GCLl连接到第一字线(WL1082。相反地，将SELl设置为低电压并将 GCL2设置为高电压可导致GCL2连接到第五字线(WU)。在本发明的其他实施例中，全局选择控制线292可被耦合至多个单向流器件四4，多个单向流器件294将全局控制线284连接到字线观2。图11提供根据本发明各实施例而执行的数据读取例程300的流程图。数据读取例程300初始地在步骤302中提供了排列为诸个列和行的存储器单元交点阵列。接下来在步骤304中，使用全局控制线和全局选择控制线将对应于预定的存储器单元的被选中的块选择组件编程为第一阻性状态。在步骤306中，使用全局控制线和全局选择控制线将剩余的对应于未选中存储器单元的未选中的块选择组件编程为第二阻性状态。应注意，步骤304 和306的定时不是限制性的，这些步骤可以按照任何次序(同时地或连续地)被执行。
进一步在步骤308中，使用读取电流从预定存储器单元测量电压，读取电流可包括由沿着被选中的字线的未选中存储器单元所生成的一定量的漏电流。所测得的电压随后在步骤310中被评估以确定预定存储器单元的逻辑状态。最后，在步骤312中被选中的块选择组件被重新编程至第二阻性状态以限制电流流过任何存储器单元。如本领域技术人员所能理解地，本文所示的各种实施例提供了以高效方式从存储器单元读取数据的优点。使用块选择组件来允许电流仅仅通过沿着一列上的预定数目的存储器单元，允许了减少不期望的漏电流，导致了存储器阵列操作的增强的可靠性。使用若干个全局控制线，能高效地操纵对存储器单元的特定诸行、诸列和诸块的访问，以提供实用的带宽和数据吞吐量。然而，应当明白，本文所讨论的多个实施例具有许多潜在应用，并且不限于特定的电子介质领域或特定的数据存储设备类型。要理解，即使已在前面的描述中阐述了本发明各实施例的许多特征和优势以及本发明各种实施例的结构和功能的细节，然而该详细描述仅为解说性的，并可在细节上做出改变，尤其可在术语的宽泛意思所指示的全面范围对落入本发明原理内的部分的结构与安排做出改变，其中以术语来表达所附权利要求。
权利要求
1.一种装置，包括非易失性存储器单元的交点阵列，被排列为诸个行和列；选择电路，用于激活第一存储器单元块并停用第二存储器单元块；以及读取电路，用于藉由将第一阻性状态编程至至少一个第一块选择组件并将第二阻性状态编程至至少一个第二块选择组件，读取第一存储器单元块中的预定存储器单元的逻辑状态，并且具有减少的漏电流。
2.如权利要求1所述的装置，其特征在于，所述诸个行定义了第一存储器单元块和所述第二存储器单元块。
3.如权利要求1所述的装置，其特征在于，所述第一和第二存储器单元块沿着每个列串联连接。
4.如权利要求1所述的装置，其特征在于，所述选择电路包括块选择组件，连接在用于每个块和列的全局控制线和全局选择控制线之间。
5.如权利要求4所述的装置，其特征在于，每条全局控制线连接到与存储器单元块的数目相等的仅仅那些数目的块选择组件。
6.如权利要求4所述的装置，其特征在于，单个全局选择控制线对被选中的存储器单元块的所有块选择组件的阻性状况进行编程。
7.如权利要求4所述的装置，其特征在于，所述块选择组件被表征为可编程金属化单元(PMC)。
8.如权利要求4所述的装置，其特征在于，所述块选择组件与二极管串联连接。
9.如权利要求1所述的装置，其特征在于，所述非易失性存储器单元包括阻性感测组件(RSE)。
10.如权利要求7所述的装置，其特征在于，所述RSE包括阻性随机存取存储器(RRAM)单元。
11.如权利要求1所述的装置，其特征在于，还包括单向流设备，防止低于预定阈值的电流流过所述块选择组件。
12.一种方法，包括如下步骤提供排列为诸个行和列的非易失性存储器单元的交点阵列、选择电路、以及读取电路，所述选择电路用于激活第一存储器单元块并停用第二存储器单元块，所述读取电路用于藉由将第一阻性状态编程至至少一个第一块选择组件并将第二阻性状态编程至至少一个第二块选择组件来读取第一存储器单元块中的预定存储器单元的逻辑状态，并且具有减少的漏电流。
13.如权利要求12所述的方法，其特征在于，所述选择电路包括块选择组件，连接在用于每个块和列的全局控制线和全局选择控制线之间。
14.如权利要求13所述的方法，其特征在于，每条全局控制线连接到与存储器单元块的数目相等的仅仅那些数目的块选择组件。
15.如权利要求13所述的方法，其特征在于，单个全局选择控制线对被选中的存储器单元块的所有块选择组件的阻抗状况进行编程。
16.如权利要求13所述的方法，其特征在于，所述块选择组件被表征为可编程金属化单元(PMC)。
17.如权利要求13所述的方法，其特征在于，通过使电流流过所述全局控制线和所述全局选择控制线而对所述块选择组件进行编程。
18.如权利要求12所述的方法，其特征在于，阻性感测组件(RSE)被连接在行和列之间。
19.如权利要求12所述的方法，其特征在于，当读取所述预定存储器单元时对漏电流的量进行测量。
20.一种装置，包括非易失性存储器单元的交点阵列，被排列为诸个行和列； 选择电路，用于激活第一存储器单元块并停用第二存储器单元块，其中若干个选择线被耦合至所述第一存储器单元块和所述第二存储器单元块；以及读取电路，用于藉由将第一阻性状态编程至至少一个第一块选择组件并将第二阻性状态编程至至少一个第二块选择组件，读取第一存储器单元块中的预定存储器单元的逻辑状态，并且具有减少的漏电流，其中第一全局控制线管理所述第一块选择组件中的每一个，第二全局控制线管理所述第二块选择组件中的每一个，并且其中第一和第二选择组件中的每一个都驻留在非易失性存储器单元和所述全局控制线之间的公共水平面中。
全文摘要
一种用于从非易失性存储器单元中读取数据的方法和装置。在一些实施例中，非易失性存储器单元的交点阵列被排列为诸个行和列。提供了选择电路，用于激活第一存储器单元块并停用第二存储器单元块。进一步的，提供了读取电路，用于藉由将第一阻性状态编程至与第一存储器单元块相对应的块选择组件并将第二阻性状态编程至与第二存储器单元块相对应的块选择组件，读取第一存储器单元块中的预定存储器单元的逻辑状态，并且具有减少的漏电流。
文档编号H01L27/24GK102473456SQ201080032414
公开日2012年5月23日 申请日期2010年7月9日 优先权日2009年7月13日
发明者J·印斯克, J·邱敏, K·扬皮儿, L·勇, L·哈里 申请人:希捷科技有限公司