专利名称：具有串扰补偿的电连接器的制作方法
技术领域：
本文的主题总体上涉及电连接器，更具体地，涉及使用差分对并经受干扰性的 (offending)串扰和/或返程损失的电连接器。
背景技术：
通常用于电信系统中的诸如模块式插座和模块式插头的电连接器可以提供这样的系统中相继的电缆区段(rim)之间以及电缆与电子器件之间的接口。电连接器可以包括根据已知的工业标准布置的配合导体，所述工业标准例如为电子工业联合会/电信工业协会(“ΕΙΑ/Τ1Α”)-568。然而，例如近端串扰(NEXT)和/或返程损失可不利地影响电连接器的性能。为了改善连接器的性能，人们使用了很多技术以为NEXT损失提供补偿和/或改善返程损失。这样的技术专注于在电连接器内相对于彼此布置配合导体和/或引入部件以提供补偿，例如补偿NEXT。例如，补偿信号可以通过与所述导体交叉(cross)使得两个导体之间的耦合极性反转而产生。补偿信号还可以通过彼此电容性地耦合指状件(digital finger)而产生于电连接器的电路板中。然而，以上技术用于提供串扰补偿和/或改善返程损失的能力是有限的。因此，需要另外的技术以通过减少串扰和/或改善返程损失来改善电连接器的电气性能。
发明内容
一种电连接器提供了解决方案，所述电连接器包括配合导体，该配合导体构造成接合模块式插头的选定的插头触头。配合导体包括差分对。所述连接器还包括构造成电连接至选定的电缆线的多个端子触头和将配合导体互连至端子触头的印刷电路。印刷电路具有相反的端部，并且还包括设置在端部之间并且电连接至配合导体的导体过孔的第一屏蔽行和第二屏蔽行。第一屏蔽行和第二屏蔽行中的每个行的导体过孔分别沿着第一行轴线和第二行轴线基本上对齐。第一行轴线和第二行轴线基本上彼此平行。印刷电路还包括电连接至端子触头的外部端子过孔。每个端部中具有在沿着第一行轴线和第二行轴线的方向上分布的端子过孔。印刷电路还包括电连接至对应的配合导体的一对屏蔽过孔。所述一对屏蔽过孔设置在第一屏蔽行和第二屏蔽行之间，并且沿着延伸在第一屏蔽行和第二屏蔽行之间的居中对轴线设置。该居中对轴线基本上平行于第一行轴线和第二行轴线延伸。第一屏蔽行和第二屏蔽行的导体过孔设置成将屏蔽过孔与端子过孔电隔离。一种构造成将模块式插头和电缆线电互连的电连接器也提供了解决方案。所述连接器包括具有构造成接收模块式插头的内部腔室的连接器主体。连接器还包括基板上具有导体过孔的印刷电路。所述连接器进一步包括构造成沿着配合表面接合模块式插头的选定的插头触头并位于内部腔室中的配合导体的阵列。配合导体延伸在所述配合表面和印刷电路的对应的导体过孔之间。配合导体具有包括宽度和厚度的横截面。配合导体包括相邻的配合导体，相邻的配合导体具有各自的彼此电容性地耦合的耦合区域。每个耦合区域具有沿着厚度延伸的侧部，并且该侧部面向相邻的配合导体的耦合区域的侧部。沿着每个耦合区域的厚度大于宽度。
现在将参照附图通过示例的方式描述本发明，其中图1为根据一个实施例形成的电连接器的透视图。图2为图1所示的连接器的触头子组件的示例性实施例的透视图。图3为图2所示的触头子组件的配合端的放大透视图。图4为模块式插头与图1的连接器接合时触头子组件的示意性侧视图。图5为与图1的连接器一起使用的印刷电路的正视图。图6为图5所示的印刷电路的正视图，示出了过孔相对于彼此的布置。图7为可以与图1的连接器一起使用的根据另一个实施例形成的印刷电路的正视图。图8A为可以与图1的连接器一起使用的配合导体的阵列和印刷电路的透视图。图8B为图8A中的相邻的配合导体的桥接部的横截面视图。图8C为图8A中的相邻的配合导体的耦合区域的横截面视图。图9A为根据另一个实施例的配合导体的阵列和印刷电路的透视图。图9B为图9A中的相邻的配合导体的接合部的横截面视图。图9C为图9A中的相邻的配合导体的耦合区域的横截面视图。图9D为图9A中的相邻的配合导体的电路触头部的横截面视图。图10为根据另一个实施例的电路触头的阵列和印刷电路的透视图。图11为图10所示的电路触头的阵列和印刷电路的正视图。图12为图10所示的印刷电路的正视图，示出了延伸穿过印刷电路的多个迹线。
具体实施例方式图1为电连接器100的示例性实施例的透视图。在该示例性实施例中，连接器100 为模块式的连接器，例如但不限于RJ-45插口或通信插座。然而，这里描述和/或示出的主题可以应用于其它类型的电连接器。连接器100构造成接收并接合配合插头或模块式插头 145 (图4所示)(也称为配合连接器)。模块式插头145沿着大体上箭头A所示的配合方向装载。连接器100包括连接器主体101，其中连接器主体101具有构造成接收并接合模块式插头145的配合端104和构造成电气并机械地接合电缆126的装载端106。连接器主体 101可以包括自配合端104向着装载端106延伸的壳体102。连接器主体101或壳体102 可以至少部分地限定内部腔室108，其中该腔室108延伸穿过壳体102并构造成接近于配合端104接收模块式插头145。连接器100包括接近于装载端106接收在壳体102内的触头子组件110。在该示例性实施例中，触头子组件Iio经由与壳体102内的对应的开口 113协作的突片(tab) 112 固定至壳体102。触头子组件110从配合端部114延伸至端接端部116。触头子组件110保持在壳体102内，使得触头子组件110的配合端部114接近于壳体102的配合端104定位。在该示例性实施例中端接端部116接近于装载端106设置。如所示的，触头子组件110包括配合导体或触头118组成的阵列117。阵列117内的每个配合导体118包括布置在腔室 108内的配合表面120。配合导体118延伸在对应的配合表面120与印刷电路132 (图2) 中的对应的导体过孔(via) 139 (图2)之间。当模块式插头145与连接器100配合时，每个配合表面120接合(即接口连接(interface))模块式插头145的选定的配合或插头触头 146(图4所示)。在一些实施例中，配合导体118的布置可以至少部分地由工业标准确定，该工业标准例如为但不限于国际电工技术委员会(IEC)60603-7或电子工业联合会/电信工业协会(EIA/TIA)-568。在一个示例性实施例中，连接器100包括组成4个差分对的8个配合导体118。然而，无论配合导体118是否布置为差分对，连接器100可以包括任意数量的配合导体118。在该示例性实施例中，多根电缆线122附接至触头子组件110的端接部124。端接部124位于触头子组件110的端接端部116处。每个端接部124可以电连接至配合导体 118中的对应的一个配合导体。线122自电缆126延伸并且端接在端接部124处。可选地， 端接部124包括用于将线122电连接至触头子组件110的绝缘移位连接(IDC)。可替代地， 线122可以经由焊接、压接(crimped connection)等端接至触头子组件110。在该示例性实施例中，布置为差分对的8根线122端接至连接器100。然而，无论线122是否布置为差分对，任意数量的线122可以端接至连接器100。每根线122电连接至配合导体118中的对应的一个配合导体118。因而，连接器100经由配合导体118和端接部124可以在模块式插头145和线122之间提供电信号、电接地、和/或电力的通道。图2为触头子组件110的示例性实施例的透视图。触头子组件110包括基部130， 其中该基部130从配合端部114延伸至接近端接端部116的印刷电路132，当连接器100 (图 1)完全组装时，端接端部116接近于装载端106(图1)设置。这里使用的术语“印刷电路” 包括其中导电路径以预定的图案印刷或以其它方式沉积在电介质基板上的任意电路。例如，印刷电路132可以是具有基板202的柔性电路或电路板。触头子组件110保持配合导体118的阵列117，使得配合导体118沿大体上平行于模块式插头145(图4)的装载方向 (图1中箭头A所示)的方向延伸。可选地，基部130包括接近于印刷电路132定位的支撑块134和构造成有助于以预定的布置方式支撑或保持配合导体118的电介质材料的带 (band) 133。此外示出了，印刷电路132可以通过对应的导体过孔139和屏蔽过孔151 (图5所示)电接合配合导体118。具体地，配合导体118可以具有接近印刷电路132的电路触头部 252，其中该触头部252电连接至对应的导体过孔139和屏蔽过孔151。导体过孔139和屏蔽过孔151通过对应的迹线(例如图12所示的迹线481-488)可以电连接至对应的端子过孔 141。相邻的配合导体118可以具有构造成彼此电容性地耦合的耦合区域138。这里使用的配合导体的“耦合区域”包括构造成实质上影响对应的配合导体与其它的配合导体和/ 或印刷电路的电磁耦合的范围。在图2所示的示例性实施例中，电路触头部252包括耦合区域138，然而，在其它的实施例中耦合区域138可以位于配合导体118的其它部分。耦合区域138可以接近于印刷电路132设置。
端子过孔141可以电连接至多个端子触头143 (图4所示)。每个端子触头143可以机械地接合并电连接至接近于装载端106 (图1)的选定的线122 (图1)。导体过孔139和屏蔽过孔151相对于彼此和相对于印刷电路132内的端子过孔141的布置或布局(pattern) 可以被构造以得到期望的电气性能。而且，将端子过孔141电连接至导体过孔139和屏蔽过孔151的迹线(以下描述)也可以被构造以调整或获得电连接器100的期望的电气性能。触头子组件110还可以包括延伸在配合端部114和端接端部116之间的补偿部件 140(虚线表示)。该补偿部件140可以接收于基部130的空腔142内。配合导体118可以接近于配合端部114和/或端接端部116电连接至补偿部件140。例如，配合导体118可以通过接近于配合端部114的触头垫144电连接至补偿部件140。尽管没有示出，但配合导体118还可以通过补偿部件140的、向着端接端部116设置的其它触头垫(未示出)电连接至补偿部件140。图3为触头子组件110的配合端部114的放大透视图。举例来说，阵列117可以包括布置为多个差分对P1-P4的8个配合导体。每个差分对P1-P4由两个相关联的配合导体118组成，其中一个配合导体118传输信号电流并且另一个配合导体118传输与相关联的配合导体相位相差大约180°的信号电流。按照惯例，差分对Pl包括配合导体+4和-5; 差分对P2包括配合导体+6和-3，差分对P3包括配合导体+2和-1，并且差分对P4包括配合导体+8和-7。这里使用的(+)和(_)代表配合导体的正极性和负极性。符号(+)的配合导体与符号(_)的配合导体在极性上相反，因此符号(_)的配合导体传送的信号与符号 (+)与的配合导体相位相差大约180°。配合导体还可以表征为所具有的信号通道或返程通道中，信号通道和返程通道传送的信号彼此相位相差大约180°。如图3所示，差分对P2的配合导体+6和-3被形成差分对Pl的配合导体+4和_5 分开。这样，差分对P2的配合导体+6和-3被差分对Pl的配合导体+4和-5分隔开(split)。 当插头触头146沿着对应的配合表面120接合选定的配合导体118时，差分对Pl和P2之间可形成近端串扰(NEXT)。图4为模块式插头145与连接器100 (图1)接合时触头子组件110的示意性侧视图。(为了图示的目的，连接器主体101未示出并且模块式插头的一部分暴露出来。)每个配合导体118可以沿着配合方向A延伸在插头触头接合部127和电连接至对应的导体过孔 139的电路触头部252之间。接合部127包括配合表面120。接合部127和电路触头部252 被一定长度的对应的配合导体118分开。带133和/或过渡区域(以下将讨论)可以设置在接合部127和电路触头部252之间。接合部127构造成沿着配合表面120与对应的插头触头146接口连接，并且电路触头部252构造成电连接至印刷电路132。尽管没有示出，但电路触头部252还可以电连接至补偿部件140 (图2)。模块式插头145的插头触头146构造成选择性地接合阵列117的配合导体118。 当插头触头146与配合导体118在对应的配合表面120处接合时，可以产生引起噪音/串扰的干扰性的(offending)信号。该干扰性的串扰(NEXT损失)由相邻的或邻近的导体或触头通过电容性的和电感性的耦合造成，其中该耦合产生了第一差分对和/或信号导体至第二差分对和/或信号导体的不希望的电磁能量交换。此外示出了，电路触头部252可以包括端部149，该端部149机械地接合并电连接至印刷电路132的对应的导体过孔139和屏蔽过孔151。端接部124可以包括电连接至对应的端子触头143的端子过孔141。导体过孔139和屏蔽过孔151通过印刷电路132的迹线147电连接至选定的端子过孔141。每个端子过孔141可以电连接至图4中示出为IDC 的端子触头143。端子触头143机械地接合并电连接至对应的线122。这样，印刷电路132 可以将配合导体118互连至端子触头143并且将信号电流传输通过印刷电路132。如以下将要更加详细地描述的，耦合区域138可以相对于彼此布置和构造以改善连接器100的性能(图1)。而且，导体过孔139、屏蔽过孔151和端子过孔141可以相对于彼此布置以改善连接器100的性能。此外，印刷电路132的迹线147、补偿部件140、和配合导体118的布置也可以被构造以改善连接器100的性能。在所示实施例中，配合导体118形成了在配合端104(图1)和装载端106(图1) 之间传输信号电流的至少一个互连通道，例如互连通道XI。例如，互连通道Xi可以延伸在配合导体118的接合部127与电连接至对应的导体过孔139和屏蔽过孔151的电路触头部 252之间。尽管没有指示出，另一个互连通道可以延伸在导体过孔139和屏蔽过孔151、PCB 迹线147、端子过孔141至端子触头143之间。这里使用的“互连通道”由构造成当电连接器工作时在对应的输入和输出端子或节点之间传输信号电流的差分对的配合导体和/或迹线共同地形成。沿着互连通道，配合导体和/或迹线经受可以用于补偿以减少或消除干扰性的串扰和/或改善连接器的总体性能的彼此耦合的串扰。在一些实施例中，信号电流可以是宽频带信号电流。举例来说，每个不同的差分对P1_P4(图幻沿着对应的接合部127 和对应的电路触头部252之间的互连通道Xl传输信号电流。尽管没有示出，但在一些实施例中，另一个互连通道可以延伸穿过补偿部件140(图2)。在美国专利申请No. 12/190920 中详细描述了这样的实施例，所述美国专利申请通过引用整体结合于此。沿着互连通道Xl可以使用用于提供补偿的技术，例如反转导体/迹线之间的串扰耦合的极性和/或使用分离的部件。举例来说，当配合导体118在过渡区域135处彼此交叉时，电介质材料的带133可以支撑配合导体118。在其它的实施例中，诸如电阻、电容、和 /或电感之类的非欧姆(non-ohmic)板和分离的部件可以沿着互连通道使用以提供补偿从而减少或消除干扰性的串扰和/或改善连接器的总体性能。而且，互连通道Xl可以包括一个或多个NEXT段。这里使用的“NEXT段”为信号通道之间或不同的差分对的导体对之间或导体之间存在信号耦合(即串扰耦合)并且串扰的量级和相位基本上相近并且没有突然的改变的区域。该NEXT段可以是产生干扰性的信号的NEXT损失段，或提供NEXT补偿的NEXT 补偿段。如图4所示，互连通道Xl可以包括NEXT损失段0和NEXT补偿段I。过渡区域135 将段0和段I分开。图5为从装载端106(图1)看到的印刷电路132的正视图，该图示出了该示例性实施例中的相对于彼此布置的端子过孔141、导体过孔139、和屏蔽过孔151。印刷电路132 包括基板202，其中该基板202具有沿着竖直或第一定向轴190延伸的长度L1和沿着水平或第二定向轴192延伸的宽度Wp术语“水平”和“竖直”仅用来描述定向而不意图限制这里描述的实施例。基板202具有基本上矩形的且平面形的主体和沿着主体延伸的表面Sp 基板202包括侧边缘210-213。侧边缘211和213基本上彼此平行地延伸并且沿着第二定向轴192在宽度方向上延伸。侧边缘210和212基本彼此平行地延伸并且沿着第一轴190 在长度方向上延伸。尽管长度L1示出为大于宽度W1，然而在替代实施例中，宽度W1可以大于长度L1或者长度L1与宽度W1可以基本上相等。此外，尽管基板202示出为基本上矩形的，然而基板可以具有包括弯曲或平的侧边缘的其它几何形状。基板202可以由具有多个层的电介质材料形成并且包括相反的端部204和206以及延伸在端部204、206之间的中部208。基板202构造成将线122 (图1)和配合导体118 (图 1)互连，以使电流可以通过其流动。导体过孔139和屏蔽过孔151构造成与对应的配合导体118电连接，并且端子过孔141构造成与端子触头143(图1)电连接。与图3所示的配合导体118相似，导体过孔139、屏蔽过孔151和端子过孔141可以形成差分对P1-P4并且可以称为导体过孔1-8、屏蔽过孔1-8、或端子过孔1-8。(在该示例性实施例中，屏蔽过孔 151电连接至差分对P2的配合导体118。)因此，导体过孔139、屏蔽过孔151和端子过孔 141构造成传输差分对P1_P4(图3)的信号电流。基板202可以包括电路阵列224，该电路阵列2M包括相对于彼此布置以减轻干扰性的串扰和/或改善返程损失的多个导体过孔139、一对屏蔽过孔151和多个端子过孔 141。多个导体过孔139和一对屏蔽过孔151可以形成内部阵列220，并且多个端子过孔141 可以形成具有外环部222A和222B的外环221 (图6所示)。在所示实施例中，屏蔽过孔151 为与差分对P2相关联的过孔-3和+6 (即一对屏蔽过孔151电连接至差分对P2的配合导体118)。内部阵列220还可以包括设置成将屏蔽过孔151与端子过孔141隔离和屏蔽的导体过孔139的第一屏蔽行230和第二屏蔽行232。导体过孔139的第一屏蔽行230和第二屏蔽行232设置在端部204和206之间。在所示实施例中，差分对P2的屏蔽过孔-3和+6可以居中地设置在电路阵列224 中。这里使用的术语“居中地设置”包括屏蔽过孔-3和+6大体上设置在电路阵列224(或图6所示的外环221)的中心226附近并且被导体过孔139和端子过孔141环绕。屏蔽过孔151可以彼此相邻。当两个过孔彼此相对较近并且没有其它过孔设置在其间时，如这里使用的，两个过孔彼此“相邻”。例如，关于图5，差分对P2的屏蔽过孔-3和+6相邻；差分对P2的端子过孔-3和+6相邻，差分对Pl的端子过孔-5和+4相邻；差分对P4的端子过孔-7和+8相邻；差分对P3的端子过孔-1和+2相邻。而且，不是差分对中的过孔可以相邻。例如，导体过孔-5相邻于导体过孔+2和导体过孔+8。而且，导体过孔+2相邻于端子过孔+6，并且导体过孔-7相邻于端子过孔-1。第一屏蔽行230和第二屏蔽行232构造成将屏蔽过孔151与环绕的端子过孔141 的外环221(图6所示)电隔离。因此，一对屏蔽过孔151设置在第一屏蔽行230和第二屏蔽行232之间。如所示的，第一屏蔽行230的导体过孔139沿着第一行轴线240在宽度方向上分布(即彼此间隔开)。第一行轴线240可以基本上平行于第二定向轴192延伸。第一屏蔽行230的导体过孔139沿着第一行轴线240基本上相对于彼此对齐，使得第一行轴线240经过(intersect)对应的导体过孔139。如所示的，第一行轴线240经过导体过孔 139的中心，然而，假如第一行轴线240经过第一屏蔽行230的每个导体过孔139的至少一部分，则导体过孔139可以相对于彼此基本上对齐。此外示出了，第二屏蔽行232的导体过孔139沿着第二行轴线242在宽度方向上分布。第一行轴线240和第二行轴线242可以基本上平行于彼此并平行于第二定向轴192延伸。第二屏蔽行232的导体过孔139沿着第二行轴线242相对于彼此基本上对齐。此外示出了，居中设置的屏蔽过孔151中的每个距第一屏蔽行230和第二屏蔽行232可以基本上等距。更具体地，屏蔽过孔-3和+6可以彼此间隔开并沿着居中对
9(central-pair)轴线244设置，其中该居中对轴线244基本上平行于第一行轴线240和第二行轴线242延伸。从屏蔽过孔-3至第一行轴线240测得的最短距离τγ可以基本上与从屏蔽过孔-3至第二行轴线242测得的最短距离\等距。在所示实施例中，距离\稍微大于距离&。同样地，屏蔽过孔+6距第一屏蔽行230和第二屏蔽行232可以基本上等距。每个端部204和206可以分别包括外环部222Α和222Β中的一个，外环部222Α和 222Β各自包括外环221(图6所示)的对应的端子过孔141。在所示实施例中，端子过孔 141的每个差分对P1-P4 (即分别为端子过孔-5和+4 ；-3和+6 ；-1和+2 ；-7和+8)设置在基板202的选定的或对应的角区域C1-C4中。内部阵列220设置在外环部222A和222B的端子过孔141之间。如所示的，每个端部204和206内的端子过孔141在沿着第二定向轴192的方向上(或在沿着第一行轴线240和第二行轴线242的方向上)分布。端子过孔141可以在沿着第二定向轴192的方向上彼此间隔开，使得端子过孔141相对于第二定向轴192可以具有多于两个的轴向位置(即端子过孔141可以设置在基本上平行于第一定向轴190延伸的多于两个轴线上)。图5示出了其中有四个轴向位置171-174的具体实施例。具体地，端子过孔+6和+8具有第一轴向位置171 ；端子过孔-3和-7具有第二轴向位置172 ；端子过孔+4和+2具有第三轴向位置173 ；以及端子过孔-5和-1具有第四轴向位置174。因此， 端部204内的每个端子过孔141相对于第二定向轴192具有其自己的轴向位置，并且端部 206内的每个端子过孔141相对于第二定向轴192具有其自己的轴向位置。也就是，在每个端部204和206内，没有两个端子过孔141可以沿着基本上平行于第一定向轴190的轴线基本上对齐。然而，在替代实施例中，端子过孔141可以仅具有两个或三个轴向位置。而且，在其它的实施中，两个端子过孔可以相对于平行于第一定向轴190延伸的轴线基本上对齐。图6为图5的印刷电路132的正视图，该图还示出了电路阵列2M中的端子过孔 141、屏蔽过孔151、和导体过孔139。此外示出了，基板202可以沿着经过电路阵列2 的中心226的中心轴线290和292延伸。(电路阵列224的中心2 可以与基板202的几何中心重合或不重合。)中心轴线290平行于第一定向轴190延伸，并且中心轴线292平行于第二定向轴192延伸。端子过孔141可以布置成使得端子过孔141的差分对P1-P4关于中心轴线290和292彼此对称。此外，差分对P1-P4的端子过孔141布置成使得差分对P1-P4的端子过孔141形成基本上圆形的外环221 (虚线外廓表示)。外环221围绕导体过孔139和屏蔽过孔151构成的内部阵列220。而且，端子过孔141的每个差分对P1-P4可以分别设置在对应的平面 M1-M4上。平面M1-M4可以基本上面向内部阵列220 (即垂直于平面M1-M4弓丨出的直线向着内部阵列220延伸)。每个平面M1-M4相对于其它的平面M1-M4可以面向不同的方向。每个平面M1-M4还可以面向中心2 或居中设置的屏蔽过孔-3和+6。更具体地，从沿着相应的平面虬-114的相关联的端子过孔141之间的任意点引出至中心226的直线可以基本上垂直于相应的平面M1-M4 (例如，大约为90° +/-10° )。在替代实施例中，仅有一个、两个或三个平面M面向中心226。在一个更具体的实施例中，至少两个平面M(例如图6中的M1和M4或 M2和M3)可以彼此相对(即面向彼此)并且中心2 位于端子过孔141之间。图6中此外示出了，平面M1-M4可以距中心2 等距。然而，在替代实施例中，一个或多个平面M相对于其它平面不等距。每个差分对P1-P4的相关联的端子过孔141可以彼此相邻并且彼此分开一分开距离&。在所示实施例中，差分对P1-P4的分开距离^11Id4分别基本上相等。然而，在替代实施例中，分开距离^11-Sd4不是基本上相等。此外，每个分开距离^11Id4可以具有位于相关联的端子过孔141之间设置在相应的平面M1-M4上的中点沈1力64。每个平面M1-M4可以分别在对应的中点沈1_264处相切于外环221。如图6所示，从中点沈1_264引出的直线可以基本上垂直于中心226。此外，在一些实施例中，一个差分对的端子过孔141可以距第一屏蔽行230和第二屏蔽行232中的导体过孔139中的一个基本上等距。例如，屏蔽行232的导体过孔_1可以距差分对P4的端子过孔+8和-7基本上等距。图5示出了第一屏蔽行230和第二屏蔽行232的每个导体过孔139可以与屏蔽过孔-3和+6分开预定的距离Dvia_t。_via。(从一个过孔的中心至另一个过孔的中心测得距离 Dvia_t。_via。)图6示出了每个差分对P1-P4的相关联的导体过孔139可以彼此分开预定的距离Dvia_t。_via。表1列出了图5和图6中示出的具体实施例中的相应的距离Dvia_t。_via。表 权利要求
1.一种电连接器(100)，包括构造成接合模块式插头(145)的选定的插头触头(146)的配合导体(118)的阵列 (117)，所述配合导体(118)包括差分对；构造成电连接至选定的电缆线(112)的多个端子触头(143)；和将所述配合导体(118)互连至所述端子触头(143)的印刷电路(132)，所述印刷电路 (132)具有相反的端部(204、206)并进一步包括设置在所述端部(204、206)之间并电连接至所述配合导体(118)的导体过孔(139)的第一屏蔽行(230)和第二屏蔽行(232)，所述第一屏蔽行(230)和第二屏蔽行(232)中的每个行的所述导体过孔(139)分别沿着第一行轴线(240)和第二行轴线(242)基本上对齐， 所述第一行轴线(240)和第二行轴线(242)基本上彼此平行；电连接至所述端子触头(143)的外部端子过孔(141)，每个端部(204、206)中具有在沿着所述第一行轴线(240)和第二行轴线(242)的方向上分布的端子过孔(141)；和电连接至对应的配合导体(118)的一对屏蔽过孔(151)，所述一对屏蔽过孔(151)设置在所述第一屏蔽行(230)和第二屏蔽行(232)之间并且沿着延伸在所述第一屏蔽行(230) 和第二屏蔽行(232)之间的居中对轴线(244)设置，所述居中对轴线(244)基本上平行于所述第一行轴线(240)和第二行轴线(242)延伸，其中所述第一屏蔽行(230)和第二屏蔽行(232)的导体过孔(139)设置成将所述屏蔽过孔(151)与所述端子过孔(141)电隔离。
2.根据权利要求1的连接器(100)，其中，所述导体过孔(139)包括导体过孔(139)的差分对，所述差分对的每个导体过孔(139)距所述屏蔽过孔(151)中的至少一个基本上等距，所述至少一个屏蔽过孔(151)与所述差分对的导体过孔(139)形成了双极性耦合。
3.根据权利要求2的连接器(100)，其中，所述第一屏蔽行(230)和第二屏蔽行(232) 中的每个包括所述差分对的一个导体过孔(139)。
4.根据权利要求2的连接器(100)，其中，导体过孔(139)的所述差分对为第一差分对，所述导体过孔进一步包括导体过孔(139)的第二差分对，其中，所述至少一个屏蔽过孔 (151)与所述第一差分对的导体过孔(139)形成双极性耦合，并且还与所述第二差分对的导体过孔(139)形成双极性耦合。
5.根据权利要求2的连接器(100)，其中，导体过孔(139)的所述差分对包括第一导体过孔和第二导体过孔(139)，所述第一导体过孔和第二导体过孔(139)设置成分别与所述至少一个屏蔽过孔(151)相距第一距离和第二距离，所述第一距离和第二距离之间的差值最多为所述第一距离和第二距离中的一个的30%。
6.根据权利要求1的连接器(100)，其中，所述至少一个屏蔽过孔(151)距所述第一行轴线(240)和第二行轴线(242)基本上等距。
7.根据权利要求1的连接器(100)，其中，所述端子过孔(141)包括差分对，所述差分对的端子过孔(141)距所述第一屏蔽行(230)和第二屏蔽行(232)的导体过孔(139)中的一个基本上等距。
8.根据权利要求1的连接器(100)，其中，所述屏蔽过孔(151)彼此分开的一个距离， 该距离小于所述屏蔽过孔(151)与所述第一行轴线(240)和第二行轴线(242)分开的最短距离。
9.根据权利要求1的连接器(100)，其中，所述端子过孔(141)包括彼此间隔开的差分对，所述差分对的相关联的端子过孔(141)定位成彼此相邻。
10.根据权利要求9的连接器(100)，其中，每个差分对的所述端子过孔(141)被对应的平面经过，所述差分对中的每一个差分对的所述平面面向所述印刷电路(132)的中心， 每个平面相对于其它的平面面向不同的方向。
11.根据权利要求10的连接器(100)，其中，每个平面越过所述印刷电路(132)的中心面向另一个平面。
12.根据权利要求1的连接器(100)，其中，所述一对屏蔽过孔(151)电连接至配合导体(118)的差分对，配合导体(118)的所述差分对被配合导体(118)的另一个差分对分隔开。
13.根据权利要求1的连接器(100)，其中，所述配合导体(118)包括相邻的配合导体 (118)，所述相邻的配合导体(118)具有各自的彼此电容性地耦合的耦合区域(138)，所述耦合区域(138)接近于所述印刷电路(132)设置，每个耦合区域(138)具有沿着厚度延伸的侧部，并且所述侧部面向所述相邻的配合导体(118)的耦合区域(138)的侧部，其中沿着每个耦合区域(138)的厚度大于宽度。
14.一种构造成电互连模块式插头(145)和电缆线(122)的电连接器(100)，所述连接器包括具有构造成接收所述模块式插头(145)的内部腔室(108)的连接器主体(101)； 包括具有导体过孔(139)的基板(202)的印刷电路(132)；和构造成沿着配合表面接合所述模块式插头(145)的选定的插头触头(146)的、位于所述内部腔室(108)中的配合导体(118)的阵列，所述配合导体(118)延伸在所述配合表面和所述印刷电路的对应的导体过孔(139)之间，所述配合导体(118)具有包括宽度和厚度的横截面，所述配合导体(118)包括相邻的配合导体(118)，所述相邻的配合导体(118)具有各自的彼此电容性地耦合的耦合区域(138)，每个耦合区域(138)具有沿着所述厚度延伸的侧部，并且所述侧部面向所述相邻的配合导体(118)的耦合区域(138)的侧部，其中沿着每个耦合区域(138)的所述厚度大于所述宽度。
15.根据权利要求14的连接器(100)，其中，所述相邻的配合导体(118)包括联接至所述印刷电路(132)的导体过孔(139)的可分开的电路触头，所述电路触头基本上平行所述印刷电路(132)的表面延伸并且包括耦合区域(139)。
全文摘要
一种电连接器(100)包括构造成接合模块式插头(145)的选定插头触头(146)的配合导体(118)。连接器(100)包括将配合导体(118)互连至端子触头(143)的印刷电路(132)。印刷电路包括设置在印刷电路端部(204、206)间并电连接至配合导体(118)的导体过孔(139)的第一和第二屏蔽行(230、232)。第一和第二屏蔽行(230、232)分别沿着基本彼此平行延伸的第一和第二行轴线(240、242)延伸。印刷电路(132)还包括电连接至端子触头(143)的外部端子过孔(141)。每个端部(204、206)中具有在沿第一和第二行轴线(240、242)的方向上分布的端子过孔(141)。印刷电路(132)还包括在第一和第二屏蔽行(230、232)间并沿着基本平行于第一和第二行轴线(240、242)延伸的居中对轴线(244)设置的一对屏蔽过孔(151)。
文档编号H01R13/66GK102484342SQ201080037888
公开日2012年5月30日 申请日期2010年8月19日 优先权日2009年8月25日
发明者P.J.佩普, S.R.波普 申请人:泰科电子公司