专利名称：用于闪存器件的浅沟槽隔离结构形成方法
技术领域：
本发明涉及半导体制造领域，特别涉及一种用于闪存器件的浅沟槽隔离结构形成方法。
背景技术：
随着半导体工艺进入深亚微米时代，0. 18微米以下的元件有源区之间大多采用浅沟槽隔离结构进行横向隔离来制作，在专利号为US7112513的美国专利中还能发现更多关于浅沟槽隔离技术的相关信息。具体地，针对不同的半导体器件，浅沟槽隔离结构的性能要求也不同，闪存 (FLASH)是一种结合ROM和RAM的长处的存储器，不仅具备电子可擦除可编程性能、且不会断电丢失数据、以及举办可以快速读取数据的优势，其对浅沟槽隔离结构的性能要求更加严格。应用于闪存器件的浅沟槽隔离结构形成方法包括如下步骤在依次形成有氧化层、多晶硅层、氮化硅层的硅衬底表面形成光刻胶图形，所述光刻胶图形的图案与浅沟槽对应；以所述光刻胶层为掩膜，依次刻蚀氮化硅层、多晶硅层、氧化层以及硅衬底，在硅衬底内形成浅沟槽；采用高密度等离子体设备在所述浅沟槽内填充绝缘介质并在所述氮化硅层表面形成介质层；用化学机械抛光法(Chemical Mechanical Polishing, CMP)平坦化所述介质层直至暴露出氮化硅层表面。但是，现有的浅沟槽隔离结构形成方法形成的浅沟槽隔离结构性能差。
发明内容
本发明解决的问题是提供一种性能优良的用于闪存器件的浅沟槽隔离结构形成方法。为解决上述问题，本发明提供一种的用于闪存器件的浅沟槽隔离结构形成方法， 包括提供半导体衬底，所述半导体衬底表面依次形成有衬垫层、栅多晶硅层和停止层；在所述停止层表面形成抗反射层；依次刻蚀抗反射层、停止层、栅多晶硅层、衬垫层以及半导体衬底，形成浅沟槽；在所述浅沟槽内填充隔离介质并在所述抗反射层表面形成介质层； 平坦化所述介质层和所述抗反射层直至暴露出停止层。可选的，所述抗反射层材料为氮氧化硅。可选的，所述抗反射层厚度为50埃至2000埃。可选的，所述平坦化为化学机械抛光，可选的，所述化学机械抛光的具体工艺参数为采用碱性的抛光液，抛光速率为 500埃/分钟至7000埃/分钟，抛光均一性小于10%。可选的，所述停止层为氮化硅，所述衬垫层为氧化硅。可选的，所述浅沟槽深度为500埃至10000埃；所述停止层厚度为100埃至3000
埃；所述衬垫层厚度为10埃至500埃；所述栅多晶硅层厚度为50埃至1000埃。
与现有技术相比，本发明具有以下优点本发明的实施例采用所述抗反射层提高光刻的精度，并在光刻之后保留所述抗反射层，使得所述抗反射层0在刻蚀浅沟槽的工艺中保护所述停止层，避免所述停止层在刻蚀工艺中受到损伤从而形貌高低不一，并在后续的平坦化工艺中采用对应的化学机械抛光工艺一并去除所述介质层和所述抗反射层，采用本发明实施例的用于闪存器件的浅沟槽隔离结构形成方法形成质量高，器件性能优良，且本发明实施例不需要额外的刻蚀工艺去除所述抗反射层，节约工艺步骤，降低生产成本。
图1是本发明用于闪存器件的浅沟槽隔离结构形成方法的一实施例的流程示意图；图2至图7为本发明的用于闪存器件的浅沟槽隔离结构形成方法一实施例的过程示意图。
具体实施例方式由背景技术可知，现有的用于闪存器件的浅沟槽隔离结构形成方法形成的浅沟槽隔离结构性能差，为此，本发明的发明人进行大量的实验，发现现有的浅沟槽隔离结构性能差的是浅沟槽隔离结构中的氮化硅层高低不平引起的，而氮化硅层高低不平的形成原因为氮化硅层在刻蚀浅沟槽的刻蚀工艺中受到损伤，从而导致浅沟槽隔离结构性能差。为此，本发明的发明人提供一种用于闪存器件的浅沟槽隔离结构形成方法，请参考图1，包括如下步骤步骤S101，提供半导体衬底，所述半导体衬底表面依次形成有衬垫层、栅多晶硅层和停止层；步骤S102，在所述停止层表面形成抗反射层；步骤S103，依次刻蚀抗反射层、停止层、栅多晶硅层、衬垫层以及半导体衬底，形成浅沟槽；步骤S104，在所述浅沟槽内填充隔离介质并在所述抗反射层表面形成介质层；步骤S105，平坦化所述介质层和所述抗反射层直至暴露出停止层。图2至图7为本发明的浅沟槽隔离结构形成方法一实施例的过程示意图，下面结合图2至图7对本发明的一实施例进行详细说明。请参考图2，提供半导体衬底100，所述半导体衬底100用于为后续工艺提供平台， 所述半导体衬底100可以选自N型硅衬底、P型硅衬底、绝缘层上的硅(SOI)等衬底。所述半导体衬底100表面依次形成有衬垫层110、栅多晶硅层120和停止层130。具体地，所述衬垫氧化层110位于所述半导体衬底100表面，所述衬垫氧化层110 材料选自氧化硅，所述衬垫氧化层110为后续形成的栅多晶硅层120提供缓冲层，具体地说，栅多晶硅层120直接形成到衬底上由于应力较大会在衬底表面造成位错，而衬垫氧化层110形成在半导体衬底100和栅多晶硅层120之间，避免了直接在半导体衬底100上形成栅多晶硅层120会产生位错的缺点，所述衬垫氧化层的形成工艺为热氧化或者沉积，所述衬垫层厚度110为10埃至500埃。所述栅多晶硅层120位于所述衬垫氧化层110表面，所述栅多晶硅层120用于在后续工艺中形成闪存的浮栅结构，所述栅多晶硅层120材料为多晶硅，所述栅多晶硅层的形成工艺为沉积，例如化学气相沉积；所述栅多晶硅层120厚度为50埃至1000埃。所述停止层130位于所述栅多晶硅层120表面，所述停止层130用于作为后续化学机械抛光工艺的停止层，所述停止层130材料为氮化硅，所述刻蚀停止层220形成工艺可以为化学气相沉积工艺，所述停止层130厚度为100埃至3000埃。请参考图3，在所述停止层130表面形成抗反射层140。所述抗反射层140用于保护所述停止层130，避免所述停止层130在后续的刻蚀工艺中受到损伤，从而形成高低不平形貌，导致后续平坦化工艺效果不佳，形成的浅沟槽隔离结构性能差，所述抗反射层140还用于减小形成在半导体衬底100表面的各层(衬垫层 110、栅多晶硅层120、停止层130)对于后续光刻工艺的反射影响，提高后续光刻工艺的精度。所述抗反射层140材料为氮氧化硅，氮氧化硅的抗反射层140与所述停止层130 材料匹配，从而减小所述抗反射层140和所述停止层130之间的应力，所述抗反射层140的形成工艺为沉积工艺，所述抗反射层140厚度为50埃至2000埃，需要说明的是，当所述抗反射层140的厚度为200埃至400埃时，所述抗反射层140能够较好的保护所述停止层130 且抗反射效果较佳。请参考图4，在所述抗反射层140表面形成光刻胶图形150，所述光刻胶图形与浅沟槽位置对应。具体地，在所述抗反射层140表面形成光刻胶层(未图示)，采用具有与所述浅沟槽位置对应的掩膜版对所述光刻胶层进行曝光、显影，形成光刻胶图形150。请参考图5，以所述光刻胶图形150为掩膜，依次刻蚀抗反射层140、停止层130、栅多晶硅层120、衬垫层110以及半导体衬底100，形成浅沟槽101。具体地，所述刻蚀为等离子体刻蚀工艺，根据抗反射层140、停止层130、栅多晶硅层120、衬垫层110以及半导体衬底100的选取的材料不同，选用对应的等离子体刻蚀工艺， 直至形成浅沟槽101，所述浅沟槽101深度为500埃至10000埃。在形成浅沟槽101之后，还可以采用灰化工艺去除所述光刻胶图形150。请参考图6，在所述浅沟槽101内填充隔离介质并在所述抗反射层140表面形成介质层160。具体的，采用高密度等离子体沉积(HDP-CVD)在所述浅沟槽101内填充氧化硅，并在所述抗反射层140表面形成介质层160，所述介质层160厚度为3000埃至7000埃，所述介质层160的材料为氧化硅。需要说明的是，在填充隔离介质之前，可以采用热氧化工艺或者沉积工艺在所述浅沟槽101的表面形成氧化层(未图示)，所述氧化层能够提高后续填充的隔离介质质量。还需要指出的是，由于需要在所述浅沟槽101内填充隔离介质，导致后续在所述抗反射层140表面形成介质层160表面平坦度差，与所述浅沟槽101对应位置的介质层160 表面较其他位置的介质层160表面低。参考图7，平坦化所述介质层160和所述抗反射层140直至暴露出停止层130。所述平坦化采用化学机械抛光工艺，具体为采用碱性的抛光液，抛光速率为500 埃/分钟至7000埃/分钟对所述介质层160和所述抗反射层140进行化学机械抛光，抛光均一性小于10 %，还需要强调的是，本实施例采用的抛光工艺的去除氧化硅的均一性小于10%，具体为先采用上述抛光工艺对氧化硅层进行抛光，对抛光后的氧化硅层进行测试， 所述抛光后的氧化硅层的均一性小于10% ；采用上述的化学机械抛光工艺不会损伤停止层 130，特别是材料为氮化硅停止层130效果尤为显著。综上所述，本发明的实施例采用所述抗反射层140提高光刻的精度，并在光刻之后保留所述抗反射层140，使得所述抗反射层140在刻蚀浅沟槽101的工艺中保护所述停止层130，避免所述停止层130在刻蚀工艺中受到损伤从而形貌高低不一，并在后续的平坦化工艺中采用对应的化学机械抛光工艺一并去除所述介质层160和所述抗反射层140，采用本发明实施例的用于闪存器件的浅沟槽隔离结构形成方法形成质量高，器件性能优良，且本发明实施例不需要额外的刻蚀工艺去除所述抗反射层，节约工艺步骤，降低生产成本。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种用于闪存器件的浅沟槽隔离结构形成方法，其特征在于，包括提供半导体衬底，所述半导体衬底表面依次形成有衬垫层、栅多晶硅层和停止层； 在所述停止层表面形成抗反射层；依次刻蚀抗反射层、停止层、栅多晶硅层、衬垫层以及半导体衬底，形成浅沟槽； 在所述浅沟槽内填充隔离介质并在所述抗反射层表面形成介质层； 平坦化所述介质层和所述抗反射层直至暴露出停止层。
2.如权利要求1所述浅沟槽隔离结构形成方法，其特征在于，所述抗反射层材料为氮氧化硅。
3.如权利要求1所述浅沟槽隔离结构形成方法，其特征在于，所述抗反射层厚度为50 埃至2000埃。
4.如权利要求1所述浅沟槽隔离结构形成方法，其特征在于，所述平坦化为化学机械抛光。
5.如权利要求4所述浅沟槽隔离结构形成方法，其特征在于，所述化学机械抛光的具体工艺参数为采用碱性的抛光液，抛光速率为500埃/分钟至7000埃/分钟，抛光均一性小于10%。
6.如权利要求1所述浅沟槽隔离结构形成方法，其特征在于，所述停止层为氮化硅，所述衬垫层为氧化硅。
7.如权利要求6所述浅沟槽隔离结构形成方法，其特征在于，所述浅沟槽深度为500埃至10000埃；所述停止层厚度为100埃至3000埃；所述衬垫层厚度为10埃至500埃；所述栅多晶硅层厚度为50埃至1000埃。
全文摘要
一种用于闪存器件的浅沟槽隔离结构形成方法，包括提供半导体衬底，所述半导体衬底表面依次形成有衬垫层、栅多晶硅层和停止层；在所述停止层表面形成抗反射层；依次刻蚀抗反射层、停止层、栅多晶硅层、衬垫层以及半导体衬底，形成浅沟槽；在所述浅沟槽内填充隔离介质并在所述抗反射层表面形成介质层；平坦化所述介质层和所述抗反射层直至暴露出停止层。本发明提供的浅沟槽隔离结构形成方法形成的闪存器件性能优良。
文档编号H01L21/762GK102201363SQ20111013465
公开日2011年9月28日 申请日期2011年5月23日 优先权日2011年5月23日
发明者于世瑞, 冯凯, 程广春, 纪登峰, 顾靖 申请人:上海宏力半导体制造有限公司