专利名称：功率mos器件及功率mos器件制造方法
技术领域：
本发明涉及半导体领域，更具体地说，本发明涉及一种功率MOS器件以及一种功率MOS器件制造方法，其能够提高功率MOS器件可靠性。
背景技术：
现如今，功率MOS (金属氧化物半导体)器件已经在消费类电子及通信类电子产品中得到了广泛的应用。图1示意性地示出根据现有技术的功率MOS器件的结构示图。并且，图2示意性地示出图1所示的根据现有技术的功率MOS器件的制造方法的流程图。如图2所示，在现有技术的功率MOS器件的制造过程中，首先执行有源区形成步骤 Si，用于在衬底中形成有源区。有源区具体包括例如图1所示的高压P井HVPW，高压P井 HVPW中的源极区域和漏极区域。源极区域包括低压P井SPW。随后，执行栅极多晶硅淀积步骤S2，用于沉积栅极多晶硅。此后，执行栅极刻蚀步骤S3，用于对栅极多晶硅进行刻蚀。在栅极刻蚀步骤S3之后执行N型漂移区离子注入步骤S4，以形成漏极区域区域中的N型漂移区NGRD。此后，可进行栅极电极沉积，触点CT1、CT2、CT3的形成等步骤。并且，可选地，还可在低压P井SPW中形成浅沟槽隔离STI，用于对器件或者器件的各个部分进行隔离。此外，还可在低压P井SPW中形成N型浅掺杂漂移区NLDD2，以及在N 型漂移区NGRD中形成N型浅掺杂漂移区NLDDl。图1示出了由此得到的功率MOS器件的结构。如图1所示，衬底(未示出)中布置有高压P井HVPW，高压P井HVPW中布置了低压P井SPW以及N型浅掺杂漂移区NGRN。并且，低压P井SPW中布置了 N型浅掺杂漂移区 NLDD2。栅极GATE布置在低压P井SPW和N型浅掺杂漂移区NGRN上部之间的位置。需要说明的是，图1中，SAB仅仅用于示出被制造过程中在N型漂移区离子注入步骤S4中采用来保护硅片表面的硅化物阻止层，在其保护下，硅片不与其它Ti，Co之类的金属形成不期望的硅化物。硅化物阻止层SAB不是功率MOS器件的结构，仅仅用于示意性地说明制造过程中采用的硅化物阻止层。但是，现有技术的功率MOS器件的栅极氧化层可靠性不高。因此，希望能够提出一种能够提高功率MOS器件的栅极氧化层可靠性的技术方案。
发明内容
本发明所要解决的问题是如何提高功率MOS器件的栅极氧化层可靠性。为此，本发明提供了一种功率MOS器件及功率MOS器件制造方法。根据本发明的第一方面，提供了一种功率MOS器件。根据本发明第一方面的功率 MOS器件制造方法包括有源区形成步骤，用于在衬底中形成有源区，有源区具体包括源极
3区域和漏极区域；第一 N型漂移区离子注入步骤，用于在漏极区域中形成第一 N型漂移区。 栅极多晶硅淀积步骤，用于沉积栅极多晶硅；执行栅极刻蚀步骤，用于对栅极多晶硅进行刻蚀；第二 N型漂移区离子注入步骤，用于在漏极区域中形成第二 N型漂移区，所述第二 N型漂移区位于所述第一 N型漂移区下方。本发明有利地通过两次N型漂移区离子注入步骤形成了两个掺杂区域，使得栅极下电场消弱，保护栅极氧化硅，改善器件可靠性。优选地，在上述功率MOS器件制造方法中，栅极中的栅极氧化物的厚度为120A。优选地，在上述功率MOS器件制造方法中，第一 N型漂移区离子注入步骤采用的离子剂量低于第二 N型漂移区离子注入步骤采用的离子剂量。优选地，在上述功率MOS器件制造方法中，第一 N型漂移区离子注入步骤采用的能量低于第二 N型漂移区离子注入步骤采用的能量。优选地，在上述功率MOS器件制造方法中，第一 N型漂移区离子注入步骤与第二 N 型漂移区离子注入步骤采用相同的掩膜。根据本发明的第二方面，提供了一种采用本发明第一方面所述的方法制成的功率 MOS器件，所述功率MOS器件包括有源区形，所述有源区形包括源极区域、漏极区域以及栅极，漏极区域中布置有第一 N型漂移区和第二 N型漂移区，其中所述第二 N型漂移区位于所述第一 N型漂移区下方。优选地，在上述功率MOS器件中，栅极中的栅极氧化物的厚度为120A。优选地，在上述功率MOS器件中，所述源极区域和漏极区域被布置在高压P井中。由于采用了根据本发明第一方面所述的功率MOS器件及功率MOS器件制造方法， 因此，本领域技术人员可以理解的是，根据本发明第二方面的功率MOS器件同样能够实现根据本发明的第一方面的功率MOS器件制造方法所能实现的有益技术效果。S卩，本发明有利地通过两次N型漂移区离子注入步骤形成了两个掺杂区域，使得栅极下电场消弱，保护栅极氧化硅，改善器件可靠性。
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中图1示意性地示出根据现有技术的功率MOS器件的结构示图。图2示意性地示出图1所示的根据现有技术的功率MOS器件的制造方法的流程图。图3示意性地示出根据本发明实施例的功率MOS器件的结构示图。图4示意性地示出图3所示的根据本发明实施例的功率MOS器件的制造方法的流程图。需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施例方式为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。图3示意性地示出根据本发明实施例的功率MOS器件的结构示图。并且图4示意性地示出图3所示的根据本发明实施例的功率MOS器件的制造方法的流程图。如图4所示，根据本发明实施例的功率MOS器件制造方法包括如下步骤有源区形成步骤Si，用于在衬底中形成有源区，有源区具体包括源极区域和漏极区域。同样，优选的，源极区域和漏极区域布置在高压P井HVPW中。源极区域包括低压P 井 SPW。第一 N型漂移区离子注入步骤S41，用于在漏极区域中形成第一 N型漂移区 NGRD1。栅极多晶硅淀积步骤S2，用于沉积栅极多晶硅。执行栅极刻蚀步骤S3，用于对栅极多晶硅进行刻蚀。第二 N型漂移区离子注入步骤S42，用于在漏极区域中形成第二 N型漂移区 NGRD2，所述第二 N型漂移区NGRD2位于所述第一 N型漂移区下方NGRDl下方。此后，可进行栅极电极沉积，触点CT1、CT2、CT3的形成等步骤。并且，可选地，还可在低压P井SPW中形成浅沟槽隔离STI，用于对器件或者器件的各个部分进行隔离。此外，还可在低压P井SPW中形成N型浅掺杂漂移区NLDD2，以及在N 型漂移区NGRD中形成N型浅掺杂漂移区NLDDl。 本发明上述制造方法有利地通过两次N型漂移区离子注入步骤(第一 N型漂移区离子注入步骤S41和第二 N型漂移区离子注入步骤S4》形成了两个掺杂区域(第一 N型漂移区下方NGRDl和所述第二 N型漂移区NGR^)，使得栅极下电场消弱，保护栅极氧化硅， 改善器件可靠性。优选地，在上述功率MOS器件制造方法中，第一 N型漂移区离子注入步骤S41采用的离子剂量低于第二 N型漂移区离子注入步骤S42采用的离子剂量。优选地，在上述功率 MOS器件制造方法中，第一 N型漂移区离子注入步骤S41采用的能量低于第二 N型漂移区离子注入步骤S42采用的能量。这样，由于，第二 N型漂移区离子注入步骤S42采用的离子剂量和/或能量高于第一 N型漂移区离子注入步骤S41，所以可以有效地确保所形成的第二 N 型漂移区NGRD2位于第一 N型漂移区下方NGRDl下方。此外，优选地，在上述功率MOS器件制造方法中，第一 N型漂移区离子注入步骤S41 与第二 N型漂移区离子注入步骤S42采用相同的掩膜。这样，节省了掩膜数量，降低了制造成本。图3示出了由此得到的功率MOS器件的结构。如图3所示，衬底(未示出)中布置有高压P井HVPW，高压P井HVPW中布置了低压P井SPW以及N型浅掺杂漂移区NGRN。并且，低压P井SPW中布置了 N型浅掺杂漂移区 NLDD2。栅极GATE布置在低压P井SPW和N型浅掺杂漂移区NGRN上部之间的位置。与现有技术图1所示的结构不同的是，在图3所示的结构中，漏极区域中布置有第一 N型漂移区下方NGRDl和所述第二 N型漂移区NGRD2，其中所述第二 N型漂移区NGRD2位于所述第一 N 型漂移区NGRDl下方。由于形成了两个掺杂区域(第一 N型漂移区下方NGRDl和所述第二 N型漂移区 NGRD》，使得栅极下电场消弱，保护栅极氧化硅，改善器件可靠性。
优选地，，栅极中的栅极氧化物的厚度为120A。并且，需要说明的是，将所述源极区域和漏极区域被布置在高压P井HVPW中的方式仅仅是优选的，当然可以在不使用高压P井HVPW的情况下直接将源极区域和漏极区域布置在衬底中。本领域技术人员来说可以理解的是，在某些应用下，实际上源极与漏极的名字可以互换，源极可用作漏极，漏极可用作源极，源极与漏极的命名不对本发明造成限制。此外，本领域技术人员来说可以理解的是，虽然以上述流程中的各个步骤说明了本发明，但是本发明并不排除除了上述步骤之外其它步骤的存在。本领域技术人员来说可以理解的是，可在不脱离本发明的范围的情况下，可以在所描述的步骤中加入其它步骤以形成其它结构或者实现其它目的。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下， 都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种功率MOS器件制造方法，其特征在于包括有源区形成步骤，用于在衬底中形成有源区，有源区具体包括源极区域和漏极区域；第一 N型漂移区离子注入步骤，用于在漏极区域中形成第一 N型漂移区。栅极多晶硅淀积步骤，用于沉积栅极多晶硅；执行栅极刻蚀步骤，用于对栅极多晶硅进行刻蚀；第二 N型漂移区离子注入步骤，用于在漏极区域中形成第二 N型漂移区，所述第二 N型漂移区位于所述第一 N型漂移区下方。
2.根据权利要求1所述的功率MOS器件制造方法，其特征在于，栅极中的栅极氧化物的厚度为120A。
3.根据权利要求1或2所述的功率MOS器件制造方法，其特征在于，第一N型漂移区离子注入步骤采用的离子剂量低于第二N型漂移区离子注入步骤采用的离子剂量。
4.根据权利要求1或2所述的功率MOS器件制造方法，其特征在于，第一N型漂移区离子注入步骤采用的能量低于第二N型漂移区离子注入步骤采用的能量。
5.根据权利要求1或2所述的功率MOS器件制造方法，其特征在于，第一N型漂移区离子注入步骤与第二 N型漂移区离子注入步骤采用相同的掩膜。
6.一种采用权利要求1至5之一所述的方法制成的功率MOS器件，其特征在于所述功率MOS器件包括有源区形，所述有源区形包括源极区域、漏极区域以及栅极，漏极区域中布置有第一 N型漂移区和第二 N型漂移区，其中所述第二 N型漂移区位于所述第一 N型漂移区下方。
7.根据权利要求6所述的功率MOS器件，其特征在于，栅极中的栅极氧化物的厚度为 120A。
8.根据权利要求6或7所述的功率MOS器件，其特征在于，所述源极区域和漏极区域被布置在高压P井中。
全文摘要
本发明提供了一种功率MOS器件及功率MOS器件制造方法。根据本发明的功率MOS器件制造方法包括有源区形成步骤，用于在衬底中形成有源区，有源区具体包括源极区域和漏极区域；第一N型漂移区离子注入步骤，用于在漏极区域中形成第一N型漂移区。栅极多晶硅淀积步骤，用于沉积栅极多晶硅；执行栅极刻蚀步骤，用于对栅极多晶硅进行刻蚀；第二N型漂移区离子注入步骤，用于在漏极区域中形成第二N型漂移区，所述第二N型漂移区位于所述第一N型漂移区下方。本发明有利地通过两次N型漂移区离子注入步骤形成了两个掺杂区域，使得栅极下电场消弱，保护栅极氧化硅，改善器件可靠性。
文档编号H01L21/336GK102214696SQ201110142180
公开日2011年10月12日 申请日期2011年5月27日 优先权日2011年5月27日
发明者令海阳 申请人:上海宏力半导体制造有限公司