专利名称：3300伏平面非穿通型绝缘栅极晶体管芯片及制造工艺的制作方法
技术领域：
本发明涉及半导体器件技术领域，特别涉及一种采用逐级分布式结终端扩展技术的3300伏平面非穿通型绝缘栅极晶体管(IGBT)芯片及制造工艺，该工艺可与平面的垂直双扩散场效应晶体管(VDMOS)工艺兼容，对制造工厂来说，具有较大便利性。
背景技术：
绝缘栅极晶体管(InsulatedGate Bipolar Transistor，简称 IGBT)是在双极型晶体管和绝缘栅型场效应晶体管(简称“M0SFET”)基础上发展起来的一种新型复合功率器件。既有功率MOSFET输入阻抗高，控制功率小，易于驱动，控制简单、开关频率高的优点，又有双极晶体管的导通电压低，通态电流大，损耗小的显著优点。在提倡节能减排、低碳经济的时代，具备节能效率高，便于规模化生产，较易实现节能智慧化等优点的IGBT已成为功率半导体市场发展的主流器件。IGBT器件按照栅极的位置分为平面式(planar)和沟槽式(Trench)；按照背面电场分布特点分为穿通型(Puch-Through，PT),非穿通型(Non-Punch-Through，NPT), 场截止型(Field-Stop，FS)和软穿通型(Soft-Punch-Through，SPT，也称为轻穿通型 light-punch-through，LPT);还有为改善反向特性出现的注入增强型(IEGT)和槽式载流子贮存型(CSTBT)。本发明涉及的是一种平面非穿通型绝缘栅极晶体管(planar NPT IGBT) 的制造工艺。IGBT器件在上世纪80年代被GE公司和MOTOROLA公司首次提出以来，其设计和生产一直由西方国家垄断着，国内半导体行业发展相对滞后。在IGBT芯片生产制造方面，国内尚没有厂家提出3300V及以上高压IGBT器件的生产案例。
发明内容
本发明的目的就是为克服现有技术的不足，针对上述问题，提供一种采用逐级分布式结终端扩展技术制造绝缘栅极晶体管的工艺方法，本发明的方法填补国内空白的，同时又能与平面VDMOS制造工艺兼容的3300V NPT IGBT的制造工艺，并且具有一定的成本优势。为实现上述目的，本发明采取以下技术方案3300伏平面非穿通型绝缘栅极晶体管芯片，其特征在于，采用中子辐照掺杂的区溶单晶抛光片；其掺杂浓度在2E13cm-3和 2. 3E13cm-3之间；其少子寿命分布在100微秒到1毫秒之间。所述3300伏平面非穿通型绝缘栅极晶体管芯片，采用逐级分布式的结终端扩展工艺加工，其结深在6微米和7微米之间；浓度分布在E14 cm_3和E17cm_3之间；扩散前，结终端注入区和间距的和在34微米和40微米之间；其间距由元胞区向外逐级增大1微米到 2微米之间。3300伏平面非穿通型绝缘栅极晶体管制造工艺，采用与平面垂直双扩散场效应管兼容的工艺流程，其特征在于，结终端区扩散的温度为1150度，时间为450分钟；场氧化层的氧化温度为1050度和1150度之间，厚度在1. 2微米和1. 4微米之间；P基区的扩散温度为1050度和1150度之间，时间为100分钟；背面集电极激活的温度为420度和500度之间，时间为40分钟。本发明由于采取以上技术方案，具有以下优点采用中子嬗变掺杂的区融单晶衬底，使少子寿命控制在100微秒到1毫秒之间，保证芯片截止状态的耐压能力和导通状态的正向压降；采用逐级分布式结终端扩展技术，在保证耐压的前提下，有效降低芯片面积，简化制造工艺；采用与平面VDMOS兼容的制作工艺，有利于制造。
图1是逐级分布式结终端扩展技术中涉及的结终端注入区的分布示意图2是在采用中子辐照掺杂的N型区溶抛光片上制作逐级分布式结终端的示意
图3是在已经形成的结终端上覆盖场氧化层的示意图； 图4是形成栅极氧化层和栅极多晶图形的示意图； 图5是在元胞区注入并扩散P基区和N+发射区的示意图； 图6是形成层间隔离(包含等离子增强的原硅酸四乙酯TEOS和硼磷硅玻璃层)的
示意图7是形成正面金属(包含栅极金属和发射极金属)的示意图； 图8是形成正面钝化层(等离子增强的化学气象淀积形成的氧化硅或掺磷氧化硅层和氮化硅层)的示意图9是形成背面集电极和集电极接触金属层的示意图。
具体实施例方式为了更清楚的理解本发明，结合附图和实施例详细描述本发明
如图1至图9所示，本发明采用的衬底片为区溶单晶抛光片，其掺杂方式采用中子辐照技术，其掺杂剂量2和2. 3E13cm_3之间，其主要特点是电阻率径向和轴向分布均勻，少子寿命适中，有利于提高发射极注入效率，增强电导调制作用，降低导通时的正向压降；利用从元胞区到芯片边缘方向不同的结终端注入区和间距，形成掺杂浓度逐级分布的结终端区，有效减小了结终端区的表面积，同时，通过优化注入区大小和其间距可使保证相同耐压时占用的表面积最小化；其制造工艺流程跟平面的垂直双扩散场效应管(VDMOS)制造工艺兼容，具体过程包括如下步骤
(1)、在区溶单晶抛光片1上注入结终端掺杂区2，元胞区和结终端的间距用光阻进行阻挡；其掺杂元素为硼，掺杂浓度分布在E14 cm_3和E17cm_3之间；注入后的扩散温度为 1100度和1180度之间，时间为450分钟；如图2所示;
(2)、在结终端区2扩散后，在表面制备场氧化层3，氧化温度为1050度和1150度之间， 氧化层厚度在1.2到1.4微米之间，氧化过程中通入二氯乙烷，然后通过湿法刻蚀，去除元胞区的场氧化层3，如图3所示；
(3)、完成表面清洗后，制备栅氧化层4和栅多晶层5；栅氧化层氧化过程中通入二氯乙烷；栅多晶层采用自掺杂工艺，掺杂后电阻率在17ohm-cm和22ohm-cm之间；通过刻蚀，只留下栅极和场板多晶层5 ；如图4所示；
(4)、利于栅极的自对准特性完成P型基区6注入和扩散，以及利于光阻阻挡不需要注入N+发射区7 ；P行基区6的掺杂浓度分布在E14 cm_3和E18 cm_3之间；P基区扩散温度为 1150度，时间为100分钟；如图5所示；
(5)、用等离子增强的化学气象淀积的方式制备层间隔离8(包含等离子增强的原硅酸四乙酯TEOS和硼磷硅玻璃层)；然后在层间隔离层8经过回流后，使用先湿法后干法的方式，刻出接触孔；回流的温度为900度和1000度之间，时间为30分钟；如图6所示；
(6)、用溅射方式制备正面金属层9，并用干法或湿法方式反刻；如图7所示；
(7)、用等离子增强的化学气象淀积形成正面钝化层(包含氧化硅或掺磷氧化硅层10 和氮化硅层11);其中氧化硅层10的厚度为200纳米，氮化硅层厚度为1微米；使用干法刻蚀工艺露出打线区；如图8所示；
(8)、在背面减薄后，用离子注入形成背面集电极12，再用蒸发法制备集电极接触金属 13 ；然后，用低温退火法，进行正面金属9合金和背面注入12激活；如图9所示。 根据上述说明，结合本领域技术可实现本发明的方案。
权利要求
1.3300伏平面非穿通型绝缘栅极晶体管芯片，其特征在于，采用中子辐照掺杂的区溶单晶抛光片；其掺杂浓度在2E13cm-3和2. 3E13cm-3之间；其少子寿命分布在100微秒到1 毫秒之间。
2.如权利要求1所述的3300伏平面非穿通型绝缘栅极晶体管芯片，其特征在于，采用逐级分布式的结终端扩展工艺加工，其结深在6微米和7微米之间；浓度分布在E14 cm—3和 E17cm_3之间；扩散前，结终端注入区和间距的和在34微米和40微米之间；其间距由元胞区向外逐级增大1微米到2微米之间。
3.3300伏平面非穿通型绝缘栅极晶体管制造工艺，采用与平面垂直双扩散场效应管兼容的工艺流程，其特征在于，结终端区扩散的温度为1150度，时间为450分钟；场氧化层的氧化温度为1050度和1150度之间，厚度在1. 2微米和1. 4微米之间；P基区的扩散温度为 1050度和1150度之间，时间为100分钟；背面集电极激活的温度为420度和500度之间， 时间为40分钟。
全文摘要
本发明涉及3300伏平面非穿通型绝缘栅极晶体管芯片及制造工艺，采用中子辐照掺杂的区溶单晶抛光片；其掺杂浓度在2E13cm-3和2.3E13cm-3之间；其少子寿命分布在100微秒到1毫秒之间；采用逐级分布式的结终端扩展技术，其结深在6微米和7微米之间；浓度分布在E14cm-3和E17cm-3之间；扩散前，结终端注入区和间距的和在34微米和40微米之间；其间距由元胞区向外逐级增大1微米到2微米之间，其优点是在保证耐压的前提下，有效降低芯片面积，简化制造工艺；采用与平面VDMOS兼容的制作工艺，有利于制造。
文档编号H01L29/739GK102244096SQ20111020232
公开日2011年11月16日 申请日期2011年7月19日 优先权日2011年7月19日
发明者刘闯, 饶祖刚 申请人:天津中环半导体股份有限公司