专利名称：异质结构场效晶体管及其制作方法
技术领域：
本发明涉及一种晶体管及其制作方法，特别涉及一种在低导通电阻下，可同时维持高耐压能力的具有异质结构场效晶体管及其制作方法。
背景技术：
高电子迁移率晶体管(HighElectron Mobility Transistor ；HEMT)是一种异质结构场效晶体管(Heterostructure Field Effect Transistor ;HFET)，可应用于功率放大器、微波及毫米波等电子组件，对于通讯电子组件市场扮演重要角色。图IA即为传统高电子迁移率晶体管组件结构剖面图，其包含一半绝缘基板101、 一通道层102、一间格层103、一 δ掺杂层104、一萧基(Schottky)层105、一第一蚀刻终止层106以及一第一 η型掺杂覆盖层107 ；其中该通道层102形成于该半绝缘基板101上； 该间格层103形成于该通道层102上；该δ掺杂层104形成于该间格层103上；该萧基层 105通常由中等能隙半导体材料所制成，并形成于该δ掺杂层104上；该第一蚀刻终止层 106形成于该萧基层105上；而该第一 η型掺杂覆盖层107则形成于该第一蚀刻终止层106 上。该第一蚀刻终止层106的目的在于制作闸极凹槽，使闸极(gate)电极108可以直接与该萧基层105形成萧基接触。由于一般萧基层105材料与第一 η型掺杂覆盖层107材料之间，不容易利用干式蚀刻或湿式蚀刻达成选择性蚀刻，因此特别成长一第一蚀刻终止层106 于萧基层105与第一 η型掺杂覆盖层107之间。也因此该第一蚀刻终止层106材料与该萧基层105材料必须有高度的选择性蚀刻率。最后，于该第一 η型掺杂覆盖层107镀上金属形成欧姆接触，作为组件的源极(source)电极109与汲极(drain)电极110。为了提高组件特性，尤其是提高闸极与汲极间的崩溃电压，常会使用双闸极凹槽结构，如图IB所示。此双闸极凹槽结构是由一较宽的闸极凹槽座落于另一较窄的闸极凹槽之上所构成。为了制作双闸极凹槽结构，必须在第一蚀刻终止层106与萧基层105之间插入另一第二蚀刻终止层 106a且于其上插入另一第二 η型掺杂覆盖层107a。此结构在过去已广为使用，其优点在于使用中等能隙半导体材料作为萧基层可以具有较佳的萧基接触特性。然而，此该结构的缺点在于组件导通时电阻1^过大，主因是由于该中等能隙半导体材料的萧基层105与该第一 η型掺杂覆盖层107之间的能隙差异过大所造成。为了解决此缺点，在过去亦发展出另一改良型高电子迁移率晶体管组件结构，其剖面图如图2Α所示。此改良型高电子迁移率晶体管组件结构与图IA的传统高电子迁移率晶体管组件结构的主要差异在于萧基层205与第一蚀刻终止层206之间插入另一穿隧层 (tunneling layer) 211，如图2A所示。若为双闸极凹槽结构，该穿隧层211则插入于另一第二蚀刻终止层206a与该萧基层205之间，如图2B所示。该穿隧层211由低能隙半导体材料所构成，因此可以降低源极209或汲极210与通道层202之间的接触电阻，因此可以降低组件的导通电阻R。n。然而，在这样的组件结构中，闸极电极208必须直接接触于该穿隧层211上。由于该穿隧层211乃由低能隙半导体材料所构成，将使萧基接触的崩溃电压降低，因此大幅限缩组件的应用范围。此外，由于低能隙半导体材料的表面态较不稳定，易造成闸极电极制程的不稳定，因而降低组件可靠度。有鉴于此，为改善上述之缺点，本发明的发明人提出一种异质结构场效晶体管及其制作方法。此晶体管的结构与方法不但可以降低组件的导通电阻，亦可保持萧基接触的高崩溃电压，同时又可维持组件制程的稳定性及可靠度。
发明内容
本发明的目的是提供一种具有改良结构的异质结构场效晶体管，其中萧基层上进一步覆盖一高能隙半导体材料的萧基覆盖层，以及一低能隙半导体材料的穿隧层，藉以降低导通电阻，同时亦可维持萧基接触的高崩溃电压，并具有良好制程稳定性及组件可靠度等优点。本发明的另一目的在于提供一种具有改良结构的异质结构场效晶体管的制作方法，采用多重选择性蚀刻方式，藉以使制程具弹性且可重复施行。为达上述目的，本发明一种异质结构场效晶体管，由下而上依序包括一基板、一通道层、一间格层、一 δ掺杂层、一萧基层、一高能隙萧基覆盖层、一穿隧层、一第一蚀刻终止层、一第一 η型掺杂覆盖层、一源极电极、一汲极电极及一间极电极；其中该萧基层系由中等能隙的半导体材料所构成；该高能隙萧基覆盖层由高能隙半导体材料所构成；该穿隧层由低能隙半导体材料所构成；该源极电极与该汲极电极直接与该第一 η型掺杂覆盖层形成欧姆接触，而该闸极电极则透过多重选择性蚀刻制程制作出闸极凹槽后，于凹槽中直接接触于该高能隙萧基覆盖层，形成萧基接触。本发明亦提供另一具有双闸极凹槽的异质结构场效晶体管，由下而上依序包括有一基板、一通道层、一间格层、一 δ掺杂层、一萧基层、一高能隙萧基覆盖层、一穿隧层、一第二蚀刻终止层、一第二 η型掺杂覆盖层、一第一蚀刻终止层、一第一 η型掺杂覆盖层、一源极电极、一汲极电极及一闸极电极；其中该萧基层由中等能隙的半导体材料所构成；该高能隙萧基覆盖层由高能隙半导体材料所构成；该穿隧层由低能隙半导体材料所构成；该源极电极与该汲极电极系直接与该第一 η型掺杂的覆盖层形成欧姆接触，而该间极电极则透过多重选择性蚀刻制程，制作出第一间极凹槽及第二间极凹槽，且于第二间极凹槽直接接触于该高能隙萧基覆盖层，形成萧基接触。优选地，所述构成该萧基层的中等能隙半导体材料为砷化铝镓(AlxGiVxAs),且该砷化铝镓中优选铝含量X介于0. 15至0. 3之间。优选地，所述构成该高能隙萧基覆盖层的高能隙半导体材料较佳为砷化铝镓 (AlxGa1^xAs)，而该砷化铝镓中优选铝含量χ介于0. 3至1. 0之间；且该高能隙萧基覆盖层的较佳厚度介于1至15nm之间。优选地，所述构成该穿隧层的低能隙半导体材料为砷化镓或砷化铟镓，且优选其厚度介于ι至IOnm之间。优选地，所述构成该第一及第二蚀刻终止层的半导体材料可为砷化铝(AlAs)。优选地，所述构成该第一及第二蚀刻终止层的半导体材料亦可为磷化铟镓 (InGaP)。优选地，前述构成该第一及第二 η型掺杂覆盖层的材料为砷化镓。此外，本发明亦提供一种异质结构场效晶体管的制作方法，其为多重选择性蚀刻制程，使间极电极直接接触于该高能隙萧基覆盖层上形成萧基接触，包括以下步骤于一半绝缘基板上，依序形成一通道层、一间格层、一 δ掺杂层、一萧基层、一高能隙萧基覆盖层、一穿隧层、一第一蚀刻终止层以及一第二 η型掺杂覆盖层；对该第一 η型掺杂覆盖层进行蚀刻，以形成第一凹槽；对该第一蚀刻终止层进行蚀刻，以形成第二凹槽，且该第二凹槽位于第一凹槽的正下方；对该穿隧层进行蚀刻，以形成第三凹槽，且该第三凹槽位于第二凹槽的正下方；藉此，前述第一、第二与第三凹槽形成一闸极凹槽，可供容纳一闸极电极，并使其与高能隙萧基覆盖层接触形成萧基接触。本发明亦提供另一种适用于双闸极凹槽异质结构场效晶体管的制作方法，其为多重选择性蚀刻制程，使间极电极直接接触于该高能隙萧基覆盖层上形成萧基接触，包括以下步骤于一半绝缘基板上，依序形成一通道层、一间格层、一 δ掺杂层、一萧基层、一高能隙萧基覆盖层、一穿隧层、一第二蚀刻终止层、一第二 η型掺杂覆盖层、一第一蚀刻终止层、一第一 η型掺杂覆盖层、一源极电极、一汲极电极及一间极电极；对该第一 η型掺杂覆盖层进行蚀刻，以形成第一凹槽；对该第一蚀刻终止层进行蚀刻，以形成第二凹槽，且该第二凹槽位于第一凹槽的正下方；对该第二 η型掺杂覆盖层进行蚀刻，以形成第三凹槽；对该第二蚀刻终止层进行蚀刻，以形成第四凹槽，且该第四凹槽位于第三凹槽的正下方；对该穿隧层进行蚀刻，以形成第五凹槽，且该第五凹槽位于第四凹槽的正下方；藉此，前述第一与第二凹槽形成第一闸极凹槽；前述第三、第四与第五凹槽形成第二闸极凹槽，可供容纳一间极电极，并使其与高能隙萧基覆盖层接触形成萧基接触。本发明的异质结构场效晶体管及其制作方法，可以有效降低导通电阻，同时亦可维持萧基接触的高崩溃电压的组件可靠度。为对于本发明的特点与作用能有更深入的了解，下面结合实施例和说明书附图进行详细阐述。
图1Α、1Β为一传统高电子迁移率晶体管组件结构剖面图；图2Α、2Β为另一传统高电子迁移率晶体管组件结构剖面图；图3Α、3Β为本发明的异质结构场效晶体管的剖面结构示意图；图4Α-4Β为本发明的高电子迁移率晶体管组件与传统高电子迁移率晶体管组件的汲极电流Id与闸极电压Vg关系在外加偏压Vd = 14. 5V条件下的特性比较。图5为本发明的高电子迁移率晶体管组件的导通电阻Ron的可靠度HTOL分析结^ ο附图标记说明101-半绝缘基板；102、202-通道层；103、203_间格层；104、 204-δ掺杂层；105、205-萧基层；106、206_第一蚀刻终止层；107、207_第一 η型掺杂层；106a、206a-第二蚀刻终止层；107a、207a_第二 η型掺杂层；108,208-闸极电极；109、 209-源极电极；110,210-汲极电极；211-穿隧层；301-基板；302-通道层；303-间格层； 304-δ掺杂层；305-萧基层；306-第一蚀刻终止层；306a_第二蚀刻终止层；307-第一 η型掺杂覆盖层；307a-第二 η型掺杂覆盖层；308-闸极电极；309-源极电极；310-汲极电极； 311-穿隧层；312-高能隙萧基覆盖层；
具体实施例方式以下结合附图、实施例和试验数据，对本发明上述的和另外的技术特征和优点作更详细的说明。如图3Α所示，本发明一种异质结构场效晶体管，其包含一基板301、一通道层302、 一间格层303、一 δ掺杂层304、一萧基层305、一高能隙萧基覆盖层311、一穿隧层312、一第一蚀刻终止层306、一第一 η型掺杂覆盖层307、一间极电极308、一源极电极309以及一汲极电极310。在本结构中，该基板301通常为半绝缘的砷化镓基板。该通道层302形成于该半绝缘的砷化镓基板301上，其材料可以为砷化镓，亦可为受应力的砷化铟镓(InxGai_xAs)，又常被称为伪高电子迁移率晶体管(pseudomorphic-HEMT ；p-HEMT)。在该通道层302之上， 通常为由中等能隙半导体材料所构成的调制掺杂(modulation doped)层。在本发明的结构中，此调制掺杂层包含前述结构的间格层303、δ掺杂层304以及萧基层305。此中等能隙半导体材料可为砷化铝镓(Alx^vxAs)，其铝含量χ则一般介于0. 15至0. 3之间。于该萧基层305上有一高能隙萧基覆盖层311，由高能隙半导体材料所构成。此高能隙半导体材料可为砷化铝镓(AlxGai_xAs)，其铝含量χ则一般介于0. 3至1. 0之间。在该高能隙萧基覆盖层311上有一穿隧层312，由低能隙半导体材料所构成，并于其上覆盖一层第一蚀刻终止层306。最后，该第一蚀刻终止层306上则覆盖一层第一 η型掺杂覆盖层307。此第一 η型掺杂覆盖层的材料为砷化镓，且其η型掺杂浓度至少高于1 X IO18Cm-3,因此可以直接在该层上镀上金属，形成源极电极309与汲极电极310的欧姆接触。闸极电极308则是透过多重选择性蚀刻制程，将该第一 η型掺杂覆盖层307、该第一蚀刻终止层306以及该穿隧层312 以蚀刻方式去除，形成一闸极凹槽。因此，可以将金属直接镀于闸极凹槽的高能隙萧基覆盖层311，形成闸极电极308的萧基接触。适合应用的高能隙萧基覆盖层厚度介于1至15nm 之间，且透过间极电压及δ掺杂层304，将可调变通道层302的电子浓度，因此改变源极与汲极之间的导电率。在本发明的结构中，该穿隧层312的低能隙半导体材料由砷化镓或砷化铟镓(InxGi^xAs)所构成，且其较佳厚度介于1至IOnm之间。此设计有助于降低组件的导通电阻R。n。为了避免低能隙半导体材料的穿隧层312对闸极电极的萧基接触造成可靠度影响，本发明特别采用多重选择性蚀刻制程，将闸极凹槽蚀刻至该高能隙萧基覆盖层311，因此可保有高能隙半导体材料的萧基接触的优点，具有较高的崩溃电压及组件特性可靠度。图;3B即为本发明的双闸极凹槽高电子迁移率晶体管组件结构剖面图。此结构于第3A图雷同，主要差别在于第一蚀刻终止层306与萧基层305之间插入了另一第二蚀刻终止层306a且于其上插入另一第二 η型掺杂覆盖层307a。本发明所提供的多重选择性蚀刻制程，可制作间极凹槽至该高能隙萧基覆盖层311，使闸极电极308接触于该高能隙萧基覆盖层311上。以下将针对前述的本发明结构， 描述此多重选择性蚀刻制作步骤。首先，先在该第一 η型掺杂的砷化镓覆盖层307上，以曝光显影技术定义出第一间极凹槽位置及大小。接着再以第一道蚀刻制程对该砷化镓覆盖层307进行蚀刻，以形成第一凹槽。此道蚀刻制程可以利用干式蚀刻或湿式蚀刻，只要该蚀刻制程对于砷化镓覆盖层307与该蚀刻终止层306具有高度蚀刻选择性即可。以利用湿式蚀刻技术为例，若以砷化铝(AlAs)或磷化铟镓(InGaP)作为该第一蚀刻终止层306 的材料，则第一道蚀刻制程可以利用琥珀酸(succinic acid)、柠檬酸(citric acid)或醋酸(acetic acid)溶液为蚀刻液对砷化镓进行蚀刻，且该道蚀刻将终止于砷化铝或磷化铟镓的蚀刻终止层306，主要是因为琥珀酸(succinic acid)、柠檬酸(citric acid)或醋酸 (acetic acid)溶液只能蚀刻砷化镓，却无法蚀刻砷化铝或磷化铟镓。接着可以针对该砷化铝或磷化铟镓的蚀刻终止层306进行第二道蚀刻制程，以形成第二凹槽，且该第二凹槽将位于第一凹槽的正下方。第二道蚀刻制程当然也可以利用干式蚀刻或湿式蚀刻，只要该蚀刻制程对于砷化铝与该穿隧层312的低能隙半导体材料(砷化镓或砷化铟镓)具有高度蚀刻选择比即可。以利用湿式蚀刻技术为例，第二道蚀刻制程可以利用盐酸(HCl)、氨水 (NH4OH)或双氧水(H2O2)溶液为蚀刻液对砷化铝进行蚀刻；或利用盐酸(HCl)溶液为蚀刻液对磷化铟镓进行蚀刻，而该道蚀刻将终止于由砷化镓或砷化铟镓所构成的穿隧层312。最后再针对该穿隧层进行第三道蚀刻，并选择适当的蚀刻液，使该蚀刻终止于由砷化铝镓所构成的高能隙萧基覆盖层311之上，形成第三凹槽，且该第三凹槽将恰好位于第二凹槽的正下方。以湿式蚀刻技术为例，第三道蚀刻亦可采用可以利用琥珀酸(succinic acid)、柠檬酸(citric acid)或醋酸(acetic acid)溶液为蚀刻液对砷化镓或砷化铟镓进行蚀刻，并终止于该高能隙萧基覆盖层311。完成此三道选择性蚀刻制程后，即完成一间极凹槽，并使该高能隙萧基覆盖层311直接暴露于表面。镀上间极金属形成萧基接触后，即完成组件制作。 本发明所提供的多重选择性蚀刻制程，亦可用于制作双闸极凹槽至该高能隙萧基覆盖层311，使闸极电极308接触于该高能隙萧基覆盖层311上。双闸极凹槽的制作步骤与单间极凹槽制作步骤类似，先在该第一 n型掺杂的砷化镓覆盖层307上，以曝光显影技术定义出第一间极凹槽位置及大小，再以第一道蚀刻制程对该砷化镓覆盖层307进行蚀刻， 以形成第一凹槽。若以砷化铝(AlAs)或磷化铟镓(InGaP)作为该第一蚀刻终止层306的材料，则第一道蚀刻制程可以利用琥珀酸(succinic acid)、柠檬酸(citric acid)或醋酸 (acetic acid)溶液为蚀刻液对砷化镓进行蚀刻，并终止于砷化铝或磷化铟镓的第一蚀刻终止层306。接着可以针对第一蚀刻终止层306进行第二道蚀刻制程，以形成第二凹槽，且该第二凹槽将位于第一凹槽的正下方。该第一凹槽与第二凹槽则形成第一闸极凹槽。第二道蚀刻制程可以利用盐酸(HCl)、氨水(NH4OH)或双氧水(H2O2)溶液为蚀刻液对砷化铝进行蚀刻；或利用盐酸(HCl)溶液为蚀刻液对磷化铟镓进行蚀刻。上述步骤可以重复应用至第二闸极凹槽制作。首先对第二 η型掺杂砷化镓覆盖层307a进行第三道蚀刻步骤，形成第三凹槽，并对第二蚀刻终止层306a进行第四道蚀刻步骤，形成第四凹槽。最后再针对该穿隧层312进行第五道蚀刻步骤，使该蚀刻终止于高能隙萧基覆盖层311之上，形成第五凹槽。 第三、第四及第五凹槽则形成第二闸极凹槽，位于第一闸极凹槽下方。完成第一闸极凹槽与第二间极凹槽蚀刻制程后，将使该高能隙萧基覆盖层311直接暴露于表面。镀上间极金属形成萧基接触后，即完成双间极凹槽组件制作。本发明的异质结构场效晶体管及其制作方法，已经透过实验证实，可以有效降低导通电阻，同时亦可维持萧基接触的高崩溃电压的组件可靠度。图4A-4B即为本发明的高电子迁移率晶体管组件与传统高电子迁移率晶体管组件的汲极电流Id与闸极电压Vg关系的组件崩溃测试比较，测试条件为Vg = -3V，Vd = 14. 5V，而测试时间为20小时。由图4A 可知，传统高电子迁移率晶体管组件，在组件长时间偏压测试下，将会造成源极电流Id的降低。反观图4B中，本发明结构且利用本发明的多重选择性蚀刻所制作的组件，其源极电流Id与门极塌陷(pinchoff)电压都不会受到应力所影响，足以显示本发明结构及制程对于组件可靠度的提升效果。图5为本发明的高电子迁移率晶体管组件的导通电阻R。n的可靠度HTOL分析结果。组件在操作于8V、17mA以及165°C且在受应力的条件下经过500小时测试，组件的导通电阻R。nW然维持一定值，亦显示本发明可以提供高可靠度的组件特性。综上所述，本发明确实可达到预期的目的，而提供一种以高量铝的高能隙半导体材料为萧基层的异质结构场效晶体管，其中该高能隙萧基层上进一步覆盖一层低能隙半导体材料，藉以降低导通电阻，同时亦可维持萧基接触的高崩溃电压，并具有良好制程稳定性及组件可靠度等优点。以上所述的实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。
权利要求
1.一种异质结构场效晶体管，包括 一基板；一通道层，形成该基板上；一间格层，形成于该通道层上；一 δ掺杂层，形成于该间格层上；一萧基层，形成于该δ掺杂层上；一高能隙萧基覆盖层，覆盖于该萧基层上；一穿隧层，形成于该高能隙萧基覆盖层上；一第一蚀刻终止层，形成于穿隧层上；一第一 η型掺杂覆盖层，形成于该第一蚀刻终止层上；一源极电极，直接形成于该第一 η型掺杂的覆盖层上，形成欧姆接触；一汲极电极，直接形成于该第一 η型掺杂的覆盖层上， 形成欧姆接触；以及一闸极电极，先经由蚀刻制程于高能隙萧基覆盖层上形成一第一间极凹槽，并使该闸极电极接触于该高能隙萧基覆盖层，形成萧基接触。
2.如权利要求1所述的异质结构场效晶体管，其特征在于所述构成该高能隙萧基覆盖层的高能隙半导体材料为砷化铝镓(AlxGai_xAs)的合金化合物半导体，且该砷化铝镓中的铝含量χ介于0. 3至1. 0之间。
3.如权利要求2所述的异质结构场效晶体管，其特征在于厚度介于3. 5至15nm之间。
4.如权利要求1所述的异质结构场效晶体管，其特征在于隙半导体材料为砷化镓(GaAs)或砷化铟镓(InxGai_xAs)。
5.如权利要求4所述的异质结构场效晶体管，其特征在于体材料的厚度介于1至6nm之间。
6.如权利要求1所述的异质结构场效晶体管，其特征在于覆盖层的材料为砷化镓(GaAs)。
7.如权利要求1所述的异质结构场效晶体管，其特征在于层的材料为砷化铝(AlAs)。
8.如权利要求1所述的异质结构场效晶体管，其特征在于层的材料系为磷化铟镓(InGaP)。
9.如权利要求1所述的异质结构场效晶体管，其特征在于刻终止层之间，进一步包含一第二蚀刻终止层，以及一第二 η型掺杂覆盖层； 其中该第二蚀刻终止层位于该穿隧层之上；该第二 η型掺杂覆盖层位于该第二蚀刻终止层之上，且位于该第一蚀刻终止层之下。
10.如权利要求9所述的异质结构场效晶体管，其特征在于所述构成该第二η型掺杂覆盖层的材料为砷化镓(GaAs)。所述高能隙萧基覆盖层的 所述构成该穿隧层的低能 所述穿隧层的低能隙半导 所述构成该第一 η型掺杂 所述构成该第一蚀刻终止 所述构成该第一蚀刻终止 其中介于穿隧层与第一蚀
11.如权利要求9所述的异质结构场效晶体管，其特征在于所述构成该第二蚀刻终止层的材料为砷化铝(AlAs)。
12.如权利要求9所述的异质结构场效晶体管，其特征在于所述构成该第二蚀刻终止层的材料为磷化铟镓(InGaP)。
13.如权利要求1所述的异质结构场效晶体管，其特征在于所述蚀刻制程包含干式蚀刻及湿式蚀刻。
14.一种异质结构场效晶体管的制作方法，包括以下步骤于一基板上，依序形成一通道层、一间格层、一 δ掺杂层、一萧基层、一高能隙萧基覆盖层、一穿隧层、一第一蚀刻终止层以及一第一 η型掺杂覆盖层； 对该第一 η型掺杂的覆盖层进行蚀刻，以形成第一凹槽；对该第一蚀刻终止层进行蚀刻，以形成第二凹槽，且该第二凹槽位于第一凹槽的正下方；对该穿隧层进行蚀刻，以形成第三凹槽，且该第三凹槽位于第二凹槽的正下方；藉此， 前述第一、第二与第三凹槽形成一第一间极凹槽；于第一间极凹槽镀上一间极电极，并使其与该高能隙萧基覆盖层接触形成萧基接触；以及于闸极凹槽两侧的第一η型掺杂覆盖层上分别镀上一源极电极与一汲极电极，并使其与该第一 η型掺杂覆盖层形成欧姆接触。
15.如权利要求14所述的制作方法，其特征在于其中构成该高能隙萧基覆盖层的高能隙半导体材料为砷化铝镓(Alx^vxAs)的合金化合物半导体，且该砷化铝镓中铝含量χ介于0.3至1.0之间。
16.如权利要求14所述的制作方法，其特征在于所述构成该穿隧层的低能隙半导体材料为砷化镓(GaAs)或砷化铟镓(InxGiVxAs)。
17.如权利要求14所述的制作方法，其特征在于所述构成该第一蚀刻终止层的材料为砷化铝(AlAs)。
18.如权利要求14所述的制作方法，其特征在于所述构成该第一蚀刻终止层的材料为磷化铟镓(InGaP)。
19.如权利要求14所述的制作方法，其特征在于其中所进行的蚀刻为干式蚀刻或湿式蚀刻。
20.一种异质结构场效晶体管的制作方法，包括以下步骤于一基板上，依序形成一通道层、一间格层、一 δ掺杂层、一萧基层、一高能隙萧基覆盖层、一穿隧层、一第二蚀刻终止层以及一第二 η型掺杂覆盖层、一第一蚀刻终止层以及一第一η型掺杂覆盖层；对该第一 η型掺杂的覆盖层进行蚀刻，以形成第一凹槽；对该第一蚀刻终止层进行蚀刻，以形成第二凹槽，且该第二凹槽位于第一凹槽的正下方，且前述第一与第二凹槽形成第一间极凹槽；对该第二 η型掺杂的覆盖层进行蚀刻，以形成第三凹槽；对该第二蚀刻终止层进行蚀刻，以形成第四凹槽，且该第四凹槽位于第三凹槽的正下方；对该穿隧层进行蚀刻，以形成第五凹槽，且该第五凹槽位于第四凹槽的正下方；藉此， 前述第三、第四与第五凹槽形成第二闸极凹槽，且第二闸极凹槽位于第一闸极凹槽下方； 于第二间极凹槽镀上一间极电极，并使其与该高能隙萧基覆盖层接触形成萧基接触；以及于第一间极凹槽两侧的第一 η型掺杂覆盖层上分别镀上一源极电极与一汲极电极，并使其与该第一 η型掺杂覆盖层形成欧姆接触。
21.如权利要求20所述的制作方法，其特征在于所述构成该高能隙萧基覆盖层的高能隙半导体材料为砷化铝镓(Alx^vxAs)的合金化合物半导体，且该砷化铝镓中铝含量χ介于0.3至1.0之间。
22.如权利要求20所述的制作方法，其特征在于所述构成该穿隧层的低能隙半导体材料为砷化镓(GaAs)或砷化铟镓(InxGiVxAs)。
23.如权利要求20所述的制作方法，其特征在于所述构成该第一及第二蚀刻终止层的材料为砷化铝(AlAs)。
24.如权利要求20所述的制作方法，其特征在于所述构成该第一及第二蚀刻终止层的材料为磷化铟镓(InGaP)。
25.如权利要求20所述的制作方法，其特征在于其中所进行的蚀刻为干式蚀刻或湿式蚀刻。
全文摘要
本发明涉及一种异质结构场效晶体管及其制作方法，其中所述晶体管的改良结构包括有基板、通道层、间格层、δ掺杂层、萧基层、高能隙萧基覆盖层、穿隧层、第一蚀刻终止层以及第一n型掺杂覆盖层。所述制作方法则包括以下步骤使用第一蚀刻制程对n型掺杂覆盖层进行蚀刻，以形成第一开口；使用第二蚀刻制程对该第一蚀刻终止层进行蚀刻，以于第一开口正下方形成第二开口；使用第三蚀刻制程该穿隧层进行蚀刻，以于第二开口正下方形成第三开口。本发明晶体管的结构及其制备方法不但可以降低组件的导通电阻，亦可保持萧基接触的高崩溃电压，同时又可维持组件制作的稳定性及可靠度。
文档编号H01L29/08GK102446957SQ20111023250
公开日2012年5月9日 申请日期2011年8月12日 优先权日2010年10月13日
发明者刘世明, 苑承刚 申请人:稳懋半导体股份有限公司