专利名称：一种横向扩散金属氧化物功率mos器件的制作方法
技术领域：
本发明涉及一种MOS器件，具体涉及一种横向扩散金属氧化物功率MOS器件。
背景技术：
横向扩散金属氧化物功率MOS器件(LDMOS)；随着半导体行业的迅猛发展，以大功率半导体器件为代表的电力电子技术迅速发展，应用领域不断扩大，如交流电机的控制，打印机驱动电路。在现今各种功率器件中，LDMOS具有工作电压高，工艺相对简单，因此LDMOS 具有广阔的发展前景。在LDMOS器件设计中，击穿电压和导通电阻一直都是人们设计此类器件时所关注的主要目标，外延层的厚度、掺杂浓度、漂移区的长度是LDMOS最重要的参数。可以通过增加漂移区的长度以提高击穿电压，但是这会增加芯片面积和导通电阻。耐压和导通电阻对于外延层的浓度和厚度的要求是矛盾的。高的击穿电压要求厚的轻掺杂外延层和长的漂移区，而低的导通电阻则要求薄的重掺杂外延层和短的漂移区，因此必须选择最佳外延参数和漂移区长度，以便在满足一定的源漏击穿电压的前提下，得到最小的导通电阻。RESURF(降低表面电场原理)一直被广泛应用于高压器件的设计中，此原理要求漂移区电荷和衬底电荷达到电荷平衡，以做到漂移区完全耗尽时可以承受较高耐压。尽管Single RESURF结构能满足一定的击穿电压要求，但由于漂移区浓度低而造成导通电阻较大。如果漂移区注入剂量过大而导致部分耗尽，则靠近沟道区的所述P型阱层与N型轻掺杂层之间的结内电场提前达到硅材料的临界电场而发生击穿，造成击穿电压降低；如果漂移区注入剂量过低而出现完全耗尽并同时有部分漏区也要被耗尽，则靠近漏端的漏极区与N型轻掺杂层之间的结过早发生击穿，同样使击穿电压降低。现有技术有报道在N型轻掺杂层表面注入P型轻掺杂区，从而改善漂移区的表面电场分布，这种设计虽然能提高击穿电压，但不利于降低器件比导通电阻设计；且会导致电场不均勻和相互耗尽从而导致降低LDMOS器件的截止频率。
发明内容
本发明提供一种横向扩散金属氧化物功率MOS器件，此功率MOS器件提高了击穿电压并降低了器件比导通电阻，同时大大改善了器件的响应时间和频率特性。为达到上述目的，本发明采用的技术方案是一种横向扩散金属氧化物功率MOS 器件，包括位于P型的衬底层内的P型阱层和N型轻掺杂层，所述P型阱层与N型轻掺杂层在水平方向相邻从而构成一 PN结，一源极区位于所述P型阱层，一漏极区位于所述衬底层内，位于所述源极区和N型轻掺杂层之间区域的P型阱层上方设有栅氧层，此栅氧层上方设有一栅极区所述N型轻掺杂层由第一 N型轻掺杂区、第二 N型轻掺杂区和P型轻掺杂区组成；所述第一 N型轻掺杂区的掺杂浓度高于所述P型轻掺杂区的掺杂浓度，所述P型轻掺杂区的掺杂浓度高于所述第二 N型轻掺杂区的掺杂浓度；所述第一 N型轻掺杂区与第二 N型轻掺杂区的掺杂浓度比例范围为1.2 1 1. 3 1 ；
所述第一 N型轻掺杂区位于所述第二 N型轻掺杂区上方；所述P型轻掺杂区在水平方向上位于所述第一N型轻掺杂区的中央区域且此P型轻掺杂区在垂直方向上位于所述第一 N型轻掺杂区中央区域的中下部并与所述第二 N型轻掺杂区表面接触。作为优选，所述第一 N型轻掺杂区与P型轻掺杂区的掺杂浓度比例为1. 1 1。作为优选，所述P型阱层和N型轻掺杂层的结深比例为2 1。作为优选，所述漏极区位于所述N型轻掺杂层内。作为优选，所述N型轻掺杂层位于所述漏极区与所述P型阱层之间。由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果1、本发明P型轻掺杂区在垂直方向上位于所述第一 N型轻掺杂区中央区域的中下部并与所述第二 N型轻掺杂区接触，经过仿真测试降低了栅漏电容Cgd，截止频率提高了 8%左右，形成两条电流支路，进一步降低了比导通电阻。2、本发明所述第一 N型轻掺杂区、P型轻掺杂区和第二 N型轻掺杂区的掺杂浓度依次降低，且P型阱层和N型轻掺杂层的结深比例为2 1，有利于衬底层的垂直方向耗尽区与水平方向耗尽区相互耦合，从而便于器件的击穿电压和比导通电阻的参数设计。3、本发明所述P型轻掺杂区两侧的第一 N型轻掺杂区和第二 N型轻掺杂区各自的掺杂浓度不同，且第一 N型轻掺杂区和第二 N型轻掺杂区之间的交界面位于P型轻掺杂区下方；有利于在P型轻掺杂区两侧形成垂直方向的耗尽层，可进一步提高器件的耐高压性能。4、本发明保持高击穿电压的同时，进一步提高N型轻掺杂层的浓度从而降低了器件的整体比导通电阻和器件的开关损耗，且P型轻掺杂区对其N型轻掺杂层内调制的电场更趋于平坦化，有效降低了 P型阱层与N型轻掺杂层之间的电场强度。
附图1为本发明横向扩散金属氧化物功率MOS器件结构示意图；附图2为本发明击穿电压和比导通率与掺杂浓度关系示意图；附图3为本发明击穿电压和比导通率与掺杂浓度比例关系示意图；附图4为本发明电容特性示意图。以上附图中1、衬底层；2、P型阱层；3、N型轻掺杂层；4、源极区；5、漏极区；6、P型轻掺杂区；7、栅氧层；8、栅极区；9、第一 N型轻掺杂区；10、第二 N型轻掺杂区。
具体实施例方式下面结合附图及实施例对本发明作进一步描述实施例一种横向扩散金属氧化物功率MOS器件，包括位于P型的衬底层1内的 P型阱层2和N型轻掺杂层3，所述P型阱层2与N型轻掺杂层3在水平方向相邻从而构成一 PN结，一源极区4位于所述P型阱层2，一漏极区5位于所述衬底层1内，位于所述源极区4和N型轻掺杂层3之间区域的P型阱层2上方设有栅氧层7，此栅氧层7上方设有一栅极区8 ；所述N型轻掺杂层3由第一 N型轻掺杂区9、第二 N型轻掺杂区10和P型轻掺杂区 6组成；所述第一 N型轻掺杂区9的掺杂浓度高于所述P型轻掺杂区6的掺杂浓度，所述P 型轻掺杂区6的掺杂浓度高于所述第二 N型轻掺杂区10的掺杂浓度；
上述第一 N型轻掺杂区9与第二 N型轻掺杂区10的掺杂浓度比例范围为 1. 2 1 1. 3 1 ；上述第一 N型轻掺杂区9位于所述第二 N型轻掺杂区10上方；所述P型轻掺杂区 6在水平方向上位于所述第一 N型轻掺杂区9的中央区域，所述P型轻掺杂区6在垂直方向上位于所述第一 N型轻掺杂区9中央区域的中下部并与所述第二 N型轻掺杂区10接触。上述第一 N型轻掺杂区9与P型轻掺杂区6的掺杂浓度比例为1. 1 1。上述P型阱层2和N型轻掺杂层3的结深比例为2 1。上述漏极区5位于所述N型轻掺杂层3内。上述N型轻掺杂层3位于所述漏极区5与所述P型阱层2之间。采用上述一种横向扩散金属氧化物功率MOS器件时，P型轻掺杂区在垂直方向上位于所述第一 N型轻掺杂区中央区域的中下部并与所述第二 N型轻掺杂区接触，经过仿真测试降低了 Cgd电容，截止频率提高了 8%左右，形成两条电流支路进一步降低了比导通电阻；其次，所述第一 N型轻掺杂区、P型轻掺杂区和第二 N型轻掺杂区的掺杂浓度依次降低， 且P型阱层和N型轻掺杂层的结深比例为2 1，有利于衬底层的垂直方向耗尽区与水平方向耗尽区相互耦合，从而便于器件的击穿电压和比导通电阻的参数设计；再次，所述P型轻掺杂区两侧的第一 N型轻掺杂区和第二 N型轻掺杂区各自的掺杂浓度不同，且第一 N型轻掺杂区和第二 N型轻掺杂区之间的交界面位于P型轻掺杂区下方；有利于在P型轻掺杂区两侧形成垂直方向的耗尽层，可进一步提高器件的耐高压性能；再次，本发明保持高击穿电压的同时，进一步提高N型轻掺杂层的浓度从而降低了器件的整体比导通电阻和器件的开关损耗，且P型轻掺杂区对其N型轻掺杂层内调制的电场更趋于平坦化， 有效降低了 P型阱层与N型轻掺杂层之间的电场强度。上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
权利要求
1.一种横向扩散金属氧化物功率MOS器件，包括位于P型的衬底层(1)内的P型阱层(2)和N型轻掺杂层(3)，所述P型阱层( 与N型轻掺杂层C3)在水平方向相邻从而构成一 PN结，一源极区(4)位于所述P型阱层O)，一漏极区(5)位于所述衬底层(1)内，位于所述源极区(4)和N型轻掺杂层C3)之间区域的P型阱层( 上方设有栅氧层(7)，此栅氧层(7)上方设有一栅极区(8)；其特征在于所述N型轻掺杂层(3)由第一 N型轻掺杂区(9)、第二N型轻掺杂区(10)和P型轻掺杂区(6)组成；所述第一 N型轻掺杂区(9)的掺杂浓度高于所述P型轻掺杂区(6)的掺杂浓度，所述P型轻掺
杂区(6)的掺杂浓度高于所述第二 N型轻掺杂区(10)的掺杂浓度；所述第一 N型轻掺杂区(9)与第二 N型轻掺杂区(10)的掺杂浓度比例范围为 1. 2 1 1. 3 1 ；所述第一 N型轻掺杂区(9)位于所述第二 N型轻掺杂区(10)上方；所述P型轻掺杂区(6)在水平方向上位于所述第一 N型轻掺杂区(9)的中央区域且此P型轻掺杂区(6)在垂直方向上位于所述第一 N型轻掺杂区(9)中央区域的中下部并与所述第二 N型轻掺杂区(10)表面接触。
2.根据权利要求1所述的功率MOS器件，其特征在于所述第一N型轻掺杂区(9)与P 型轻掺杂区(6)的掺杂浓度比例为1. 1 1。
3.根据权利要求1所述的功率MOS器件，其特征在于所述P型阱层(2)和N型轻掺杂层(3)的结深比例为2 1。
4.根据权利要求1-3中任一项所述的功率MOS器件，其特征在于所述漏极区(5)位于所述N型轻掺杂层(3)内。
5.根据权利要求1-3中任一项所述的功率MOS器件，其特征在于所述N型轻掺杂层 (3)位于所述漏极区(5)与所述P型阱层(2)之间。
全文摘要
本发明公开一种横向扩散金属氧化物功率MOS器件，包括位于P型的衬底层内的P型阱层和N型轻掺杂层；所述N型轻掺杂层由第一N型轻掺杂区、第二N型轻掺杂区和P型轻掺杂区组成；所述第一N型轻掺杂区的掺杂浓度高于所述P型轻掺杂区的掺杂浓度，所述P型轻掺杂区的掺杂浓度高于所述第二N型轻掺杂区的掺杂浓度；所述第一N型轻掺杂区位于所述第二N型轻掺杂区上方；所述P型轻掺杂区在水平方向上位于所述第一N型轻掺杂区的中央区域且此P型轻掺杂区在垂直方向上位于所述第一N型轻掺杂区中央区域的中下部并与所述第二N型轻掺杂区表面接触。本发明功率MOS器件提高了击穿电压并降低了器件比导通电阻，同时大大改善了器件的响应时间和频率特性。
文档编号H01L29/78GK102263125SQ20111024345
公开日2011年11月30日 申请日期2011年8月24日 优先权日2011年8月24日
发明者陈伟元 申请人:苏州市职业大学