专利名称：一种大面积完美量子点及其阵列制造方法
技术领域：
本发明涉及一种半导体量子点制备方法，属纳米材料和结构制备与应用技术领域，尤其涉及一种大面积完美量子点及其阵列制造方法。
背景技术：
以半导体量子点(Quantum dot, QD)为代表的半导体纳米结构在纳光电子、纳电子、单光子源、量子功能器件和量子计算等领域有非常广泛的应用前景。大小和形状高度均勻、成核位置精确控制、长程有序、高光学质量和无缺陷的量子点亦称为完美量子点。制造大面积完美量子点及其量子点阵列(Quantum dot arrays, QDAs)是实现许多高性能量子点功能器件(诸如量子点激光器、量子点存储器、量子点单光子源、量子点太阳能电池、 量子点LED等)以及量子计算和量子特性研究的基础和关键。例如，理想的量子点激光器对于量子点性能的要求高密度(High density，< IOiciCnT2)、小尺寸、尺寸和形状高度均勻一致(尺寸的涨落低于10% )。量子点单光子源对于量子点性能的要求成核位置的精确 i$fj5[J (Precisely positioning control)(Low density, < 107cm_2)、1 ] %个生 (Uniformity)。目前，高度均勻有序量子点及其阵列的制造主要限定在非常小的面积内，在大面积上制造量子点一方面容易产生缺陷和引入污染物，另一方面在大面积上获得高度、 均勻有序量子点及其阵列也是一个非常困难的问题，尤其是对尺寸涨落(均勻一致性)的控制，在 cm2面积上生长高度均勻有序的量子点及其阵列现在仍然是一个极具挑战性的科学和技术难题。目前，还没有一种较为理想的实现方法。但是，在大面积上获得高度均勻， 位置、大小、密度和组分可控、长程有序无缺陷的量子点及其阵列(完美量子点及其阵列) 对于量子点器件性能的提高、新一代量子点功能器件的开发、量子计算、量子特性的研究等具有非常重要的作用。但目前还没有一种较为理想和可行的制造方法(低成本、高生产率和一致性好)实现大面积完美量子点及其阵列的规模化生产。这已经成为制约量子器件实用化的技术瓶颈。目前量子点的制备方法主要有应变自组装、化学合成法、离子注入法、VLS 技术(气-液-固相生长)、层状异质结构生长和微细加工相结合等方法。其中 S-K(Stranski-Krastnow)模式下的自组装生长工艺是目前制作半导体QDs最主要也是最具有工业化应用前景的一种技术。分子束外延(Molecular Beam Epitaxy, MBE)和金属有机化学气相沉积(Metal-organic Chemical Vapor D印osition，M0CVD)等外延自组装生长工艺已经被广泛用于自组装量子点的制备。并且已经用于III-V族、II-IV族、IV-VI族等材料体系的半导体量子点的制备。但由于S-K模式量子点自组装生长过程中所固有的特性(浸润层，Wetting Layer)，导致量子点成核过程的随机性，量子点排布却往往是无序的，量子点尺寸大小、形状、位置、组分及其密度分布还无法实现进行精确的控制，难以形成高度均勻有序、位置可控的量子点及其阵列结构。此外，S-K模式直接自组装生长量子点的方法难以实现低密度量子点的制造以及量子点成核空间位置的绝对精确控制，但S-K模式直接自组装生长则在高密度、高光学特性、无缺陷量子点制作方面具有显著的优势。因此，S-K模式直接自组装生长量子点虽然可以获得高密度、无缺陷量子点，但难以实现量子点精确位置控制、低密度量子点的制造，以及尺寸和形状高度均勻性量子点及其阵列的制造。自从利用S-K生长模式获得无位错量子点以来，研究人员一直试图对量子点的大小、形状、密度、均勻性及空间有序排列进行精确有效的控制。目前已经提出了多种方法来提高量子点均勻性，实现量子点大小、形状、组分、密度和成核位置的精确控制，这些方法基本上都是利用运动学和动力学方法在生长表面为量子点提供优先的成核位置。第一种方法是生长多层量子点，但由于最初的量子点分布的随机性，要获得高的有序性必须生长很大数目的量子点层，同时多层结构会带来量子点的尺寸变大，合金效应增强等问题，从而降低量子点的可控性。第二种方法是利用弛豫应变层表面的位错网络为自组装量子点提供成核中心，但位错的形成存在一定程度的随机性，很难产生排布规则的位错网格，因而量子点的分布有序度改善不大，并且不容易控制。另外，滑移位错有可能穿透量子点，破坏量子点的共格性，对量子点的某些应用带来不利影响。利用生长在邻晶衬底或高指数面上均勻分布的台阶作为运动学的量子点成核中心，也可用来提高自组装量子点的有序性，但实验上用这种方法得到量子点阵列只表现出短程的有序性。第三种方法是在预先准备好的图形衬底上进行自组装生长，利用台面图形的边缘所提供的成核中心或者钝化薄膜窗口的外延选择性，直接在图形化衬底表面生长高度均勻有序的量子点阵列，此外，还可以将图形通过生长多量子阱转化为表面的应力分布，然后再进行量子点的生长。已有的研究结果表明基于图形化衬底生长量子点和量子点阵列具有同时实现位置和大小的双重控制控制优点，能够精确控制量子点的位置、大小、形状和尺寸均勻性也较好，并可获得长程有序的量子点阵列，是一种切实可行的方法。目前图形化衬底的方法有多种，主要包括电子束光刻(Electron-beam Lithography, EBL)、聚焦离子束光刻(Focus Ion-beam Lithography, FIB) ^STM^lJ^AFM(Atomic Force Microscopy Local Oxidation Nonlithography) ^tMU 氧化铝模板(AAO)、干涉光刻、纳米球珠光刻(rmnosphere lithography)、嵌段共聚物自组农寸。采用图形化衬底生长量子点和量子点阵列虽然可以实现量子点大小、形状、密度、 位置的精确控制，获得高度均勻、精确位置的量子点及其阵列。但是，在图形化衬底的制造过程中，由于光刻或(和)刻蚀的引入，不可避免的对衬底造成损伤和在衬底表面引入污染物和缺陷，从而大大降低所制造量子点的光学特性和电学特性，难以实现无缺陷量子点的制造，无法获得完美的量子点及其阵列。因此，S-K模式直接自组装生长量子点虽然可以获得高密度、无缺陷量子点，但难以实现量子点精确位置控制、低密度量子点的制造，以及尺寸和形状高度均勻性量子点的制造，量子点成核的随机性和量子点尺寸和形状的非均勻一致性导致基于量子点器件光学和电学特性的下降。采用图形化衬底生长量子点虽然可以实现量子点大小、密度、位置的精确控制，但是，所制造的量子点存在一定的缺陷，无法实现无缺陷量子点的制造。另外，目前自组装生长获得均勻有序、位置控制的量子点主要限定在较小的面积内。所以，大面积，高度均勻，大小、形状、密度和位置精确控制，长程有序无缺陷量子点(完美量子点)的制造是当前一项非常具有挑战性而又亟待解决的科学和技术难题，但大面积完美量子点的制造对于量子点器件性能的提高以及新一代量子功能器件开发和量子特性的研究具有非常迫切的需求，并能够突破制约量子器件实用化的技术瓶颈。
发明内容
本发明的目的就是为了解决目前使用现有的S-K模式直接自组装生长量子点和采用图形化衬底生长量子点均难以实现大面积完美量子点及其阵列的制造的问题，提供一种具有成本低、效率高、适合规模化制造大面积完美量子点及其阵列制造方法。为了实现上述目的，本发明采取如下的技术解决方案一种大面积完美量子点及其阵列制造方法，其特征是，方法的步骤是，在衬底所包括的缓冲层之上沉积一层薄的电介质层，采用软紫外纳米压印和刻蚀工艺在电介质层上制备出纳米孔图形阵列，形成图形化衬底；以制备的图形化衬底为模板， 使用选择性外延生长工艺，在图形窗口区域纳米孔内先生长种子层量子点，然后去除电介质层，最后得到种子层；在种子层之上生长隔离层，在隔离层之上垂直堆积生长量子点，获得大面积完美量子点及其阵列。所述的该方法的基本工艺流程是(1)衬底预处理；衬底清洗去污后，首先在其上生长300-500nm厚的缓冲层，然后沉积一层15-50nm 薄的二氧化硅或氮化硅的电介质层；(2)图形化衬底采用软紫外纳米压印和刻蚀工艺在步骤(1)所述的电介质层上形成大面积纳米孔图形阵列；(3)生长种子层量子点在选择性外延生长量子点之前，首先，需要去除图形化衬底电介质层表面的氧化物和污染物；随后，采用选择性外延生长工艺生长第一层量子点，并进行退火处理；最后， 去除电介质层，获得种子层量子点；(4)垂直堆积生长量子点首先，去除种子层表面的氧化物和污染物；其次，在种子层之上生长薄的隔离层， 隔离层厚度为10-30nm;最后，在隔离层之上垂直堆积生长量子点。根据实际需要继续重复生长隔离层以及垂直堆积生长多层量子点；(5)沉积覆盖层首先低温下沉积一层2-4nm薄的覆盖层，随后正常生长温度下沉积70 SOnm厚
的覆盖层；(6)退火处理。本发明所述的衬底电介质层上的图形纳米孔的直径30 70nm，深度20 70nm。所述图形化衬底的制备过程采用反应离子刻蚀或者等离子体刻蚀或者是湿法刻蚀工艺制得。所述选择性外延生长采用金属有机化合物气相沉积或分子束外延或化学束外延。所述衬底的材料是硅、III-V族、II-VI族化合物半导体、蓝宝石、SiC中的一种，用于III-V、II-VI, IV族半导体化合物量子点的制备。所述种子层量子点和垂直堆积生长量子点之生长前，完全清除污染物和氧化物； 生长完成量子点之后，需要退火处理。所述去除电介质层采用湿法刻蚀工艺，在清除电介质层的过程中应不损伤种子层的量子点或引入缺陷。本发明即可用于大面积高密度完美量子点及其阵列的制作，也可用于大面积低密度完美量子点及其阵列制作。具体来说，在衬底缓冲层之上沉积一层薄的二氧化硅(SiO2)或氮化硅(Si3N4)电介质层(电介质层对于量子点材料表现为非浸润性，阻碍量子点在其表面成核和生长)，采用软紫外纳米压印(UV-NIL)和刻蚀工艺在电介质层上制备出纳米孔图形阵列；以制备的图形化衬底为模板，使用选择性外延生长工艺，在图形窗口区域纳米孔内生长种子层量子点(在电介质层和衬底上的纳米图形共同作用下，确保量子点仅在衬底纳米孔内成核并生长形成量子点)，去除电介质层，得到种子层；在种子层之上生长隔离层，在隔离层之上垂直堆积生长量子点，获得大面积完美量子点及其阵列(在具有不同应力分布的平面上直接 S-K模式外延生长可以获得无缺陷量子点及其阵列，通过垂直堆积生长可以进一步改善均勻有序性和量子点密度及光学特性)。该方法充分结合并利用具有电介质层的图形化衬底、 选择性外延生长和垂直堆积生长工艺的优势。所述步骤O)中图形化衬底的制作过程为(a)在已沉积上电介质层的衬底表面上均勻旋转涂铺UV纳米压印所用的抗蚀剂 (光刻胶)；(b)模具对正后压向涂铺在基片上的抗蚀剂，并采用紫外光从模具背面照射抗蚀剂材料，曝光固化成型；(c)脱模后，使用RIE去除光刻胶残留层，显影、坚膜后在抗蚀剂上复制出模具上纳米特征结构；(d)使用RIE工艺将抗蚀剂上的图形转移到电介质层上，在电介质层上制作出纳米孔图形阵列；(e)去除光刻胶后，得到图形化衬底，在电介质层上形成纳米孔图形阵列。为了实现大面积完美量子点阵列的制造，本发明综合使用了以下策略(1)通过在电介质层上制作图形化代替在衬底上形成图形。为了克服传统直接在衬底上进行图形化对于衬底的损伤和在图形化过程中引入缺陷和污染物，导致生长的量子点具有缺陷，引入在衬底上先沉积一层薄的二氧化硅或氮化硅等电介质层，随后在电介质上进行图形化，获得图形化衬底的方法。电介质层还有另外一个重要作用就是阻止量子点其表面成核和生长。(2)使用选择区域生外延长工艺。由于二氧化硅或氮化硅等电介质性材料对量子点材料(InAsUnGaA&Ge)表面为非浸润性，在非图形化区域量子点难以成核和生长，主要在窗口区域的纳米孔内成核，这大大提高成核位置的控制能力并改进了量子点的侧向有序性。(3)采用垂直堆积生长工艺。根据应变工程原理在垂直堆积生长多层量子点的过程中，由于底层量子点存在而产生的应力场作用，多层量子点中的上层量子点趋向于和底层量子点在垂直方向上保持生长在同一位置而形成垂直匹配。此外，量子点在平面上生长具有很少的缺陷，薄的缓冲层可以十分有效控制量子点成核位置，并提高图形衬底上生长量子点的光学质量。因此，本发明采用以第一层量子点为种子层，结合空间隔离层，采用两层或多层垂直堆积生长工艺，在优化隔离层厚度、退火温度和生长条件等控制下，实现完美量子点及其阵列的制造。垂直堆积生长工艺一方面通过空间隔离层转换最初的图形表面分布场为平面应变场分布，基于表面应力诱导，量子点在平面上生长可以减少缺陷的生成； 另外，垂直堆积生长还能够有效提高量子点的均勻有序性和密度，改善光学特性。(4)结合软UV-NIL和刻蚀工艺实现大面积低缺陷图形化衬底的制造。与其它衬底图形化方法相比，纳米压印光刻一方面在大面积、均勻一致纳米图形阵列的低成本和高生产率制作方面展现出显著的优势，尤其是软UV-NIL工艺具有大尺寸整片晶圆图形化的能力；另一方面，对衬底的损伤很小(NIL是通过抗蚀剂的受力变形实现其图形化，不涉及各种高能束的使用)。它是一种较为理想的图形衬底的制作方法。此外，该方法不但可以制造高密度图形，而且还可以实现低密度图形化模板的制造。满足大面积完美量子点及其阵列的制造对于高质量图形化衬底的苛刻要求。本发明可以采用电子束光刻、聚焦离子束光刻、激光干涉光刻、嵌段共聚物自组装并结合刻蚀工艺制备软UV-NIL用的母模，通过真空浇注工艺制造软UV-NIL用的透明PDMS 模具。本发明的有益效果是1)充分结合并利用S-K模式直接外延生长量子点、具有电介质层图形化衬底、选择性外延生长和垂直堆积生长(组织应变工程)量子点的优势，实现大面积完美量子点及其阵列，为完美和精确可控量子点及其阵列的制造提供一种有效的解决方法。2)具有生产成本低、生产效率高、适合规模化制作的优点，实现了大面积完美量子点及其阵列的低成本、一致性和批量化制备。为提高量子点器件性能以及突破制约量子点器件实用化的技术瓶颈提供一种新的使能技术。3)本发明尤其适合大面积低密度完美量子点及其阵列的制造，为单光子源等器件的开发提供一种有效的解决方案。
图1是大面积完美量子点及其阵列制造工艺技术路线图。2f是本发明的大面积完美量子点及其阵列制作示意图。图3是本发明实施例制作的量子点结构示意图。如是本发明大面积低缺陷图形化衬底制作示意图。图中1.电介质层，2.缓冲层，3.衬底，4.纳米圆形孔，5.选择性外延生长量子点， 6.种子层量子点，7.垂直堆积生长量子点，8.隔离层，9.覆盖层，10. GaAs覆盖层，11.堆积生长MAs量子点，12.种子层MAs量子点，13. GaAs隔离层，14. GaAs缓冲层，15. GaAs衬底， 16.模具，17.抗蚀剂，18. SW2电介质层。
具体实施例方式以下结合附图和实施例对本发明作进一步的详细描述。大面积完美量子点及其阵列制造的技术路线参见图1，包括①衬底预处理；②衬底图形化；③生长种子层量子点；
④垂直堆积生长量子点；⑤沉积覆盖层；⑥退火处理。2f是本发明大面积完美量子点及其阵列制作示意图。其基本工艺流程是图加中，衬底3清洗去污后，首先在其上生长300-500nm厚的缓冲层2，然后沉积 15-50nm 二氧化硅(SiO2)或氮化硅(Si3N4)电介质层1 ；图2b中，采用软UV-NIL和干法刻蚀(RIE或者ICP)或湿法刻蚀工艺在衬底3的电介质层1上制造出大面积纳米圆形孔4阵列；图2c中，使用选择性MOCVD或者MBE或者化学束(CBE)选择性外延生长工艺，该工艺通过选择性外延生长量子点5，即生长种子层量子点6，并进行退火处理；图2d中，湿法刻蚀去除电介质层1，同时去除种子层表面的氧化物和污物，得到种
子层；图中，垂直堆积生长量子点7，首先在种子层之上生长隔离层8，隔离层8厚度为10-30nm ；然后，在隔离层8之上生长2-5ML量子点；图2f中，沉积覆盖层9，首先低温下沉积一层2-4nm薄的覆盖层9，随后在正常高温下沉积70 80nm厚的覆盖层9 ；图2g中，退火处理。图3中，本实施例以砷化镓(GaAs)为衬底3，此刻所述的衬底具体为GaAs衬底15， 在其上采用MOCVD选择性外延生长工艺生长堆积大面积完美砷化銦(InAs)量子点阵列11， 其中，12为种子层InAs量子点。1)衬底15预处理首先对GaAs衬底15进行清洗，去除各种污染物，彻底去除原先的自然氧化层，然后将GaAs衬底15放到MOCVD的生长室，生长一层500nm厚GaAs缓冲层14，以改善图形化衬底的表面质量(使GaAs衬底15表面更加平整并减少缺陷密度)。随后采用离子增强化学气相沉积(PECVD)或电子束辅助溅射工艺在GaAs缓冲层14之上沉积20nm的SW2电介质层18。最后，在AsH3氛围和600-800°C条件下退火30min，以提高SW2薄膜与GaAs衬底 15的粘附性。2)衬底图形化图如-图e是本发明的图形化衬底制作示意图。图中图如中，为在GaAs衬底15表面上均勻旋转涂铺UV纳米压印所用的抗蚀剂17 (光刻胶)；图4b中，模具16对正后压向涂铺在基片上的抗蚀剂17，并采用紫外光从模具16 背面照射抗蚀剂17材料，曝光固化成型；图如中，脱模后，使用RIE去除光刻胶残留层，显影、坚膜后在抗蚀剂17上复制出模具16上纳米特征结构；图4d中，使用RIE工艺将抗蚀剂17上的图形转移到上SW2电介质层18上，在SW2 电介质层18上制作出纳米孔图形阵列。图如中，去除光刻胶后，得到图形化衬底，在SW2电介质层18上形成纳米孔的直径40nm，深度20nm，周期lOOnm。衬底图形化应确保电介质层上纳米孔被完全刻蚀到GaAs 表面。3)生长种子层量子点12种子层量子点的制造过程Stepl 在AsH3氛围和720°C条件下保持5 20分钟，去除GaAs衬底15的表面氧化层和污染物并减小刻蚀的损伤；乂印2 生长GaAs缓冲层14，将图形化衬底送入到MOCVD生长室，在680°C生长 5-8nm的GaAs缓冲层14，生长速度0. 3ML/s (减小孔的深度和进一步改善图形化衬底的表面质量)；St印3 采用选择性MOCVD外延生长工艺生长种子层InAs量子点12。InAs量子点的生长采用低温两步中断生长工艺，以提高量子点的尺寸均勻性。生长完Mep2缓冲层后， 温度降至500°C范围内，继续生长InAs量子点。在InAs量子点生长过程中，根据S-K生长模式，先生长2 3ML的InAs，然后中断沉积，促使量子点进一步成熟和均勻生长，中断时间 70s。再生长2ML的InAs。MOCVD具体生长工艺参数如下生长温度480 500°C;InAs沉积量:3 5ML ；V/III :2-5(采用 TBAs)；反应炉压=IOOmbar ；St印4 在560°C条件下退火20min，确保量子点尽可能仅在纳米孔内的成核和生长；St印5 去除SW2电介质层18，使用HF酸湿法刻蚀去除SW2电介质层，得到种子层InAs量子点12。4)垂直堆积生长InAs量子点11Stepl 在AsH3氛围和720°C条件下保持10 15分钟，去除GaAs衬底15的表面氧化层并降低在电介质层去除过程中由于刻蚀造成的损伤和引入的污染物；St印2 在680°C生长5nm的砷化镓(GaAs)作为隔离层；即GaAs隔离层13。St印3 在480 500°C在隔离层之上垂直堆积生长量子点，先生长2 3ML的 InAs,中断30s，再生长2ML的InAs。即垂直堆积生长InAs量子点11。5)沉积覆盖层10首先沉积3nm的GaAs薄的覆盖层，S卩GaAs覆盖层1001。.生长率为0. 3ML/s，其余生长工艺参数与生长InAs量子点相同。随后在600°C下沉积SOnm厚的GaAs覆盖层1002， 生长率1 μ m/h，其余生长工艺参数同InAs量子点的生长一致。为了提高量子点发光强度，薄的覆盖层1001也可以采用^ixGivxAs,其厚度2-4nm。 此外还可以在InAs层和GaAs覆盖层之间插入LxAlhAs阻挡层，阻挡层的厚度4 5ML。6)退火在AsH3氛围和600°C条件下热退火1小时。本发明在种子层量子点6和垂直堆积生长量子点7之生长前，都需要确保尽可能完全清除污染物和氧化物；生长完成量子点之后，进行退火处理；隔离层8的厚度对于垂直堆积生长量子点7起到非常重要的作用，必须严格控制，厚度不能超过引起应变分布的临界值；衬底图形化时应确保电介质层1上纳米孔被完全刻蚀到GaAs表面。此外，电介质层的厚度因量子点材料和衬底材料的不同而发生变化，在工艺允许的条件下，尽可能采用最小的隔离层厚度，以利于种子层量子点6的成核和生长。
上述虽然结合附图对本发明的具体实施方式
进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。
权利要求
1.一种大面积完美量子点及其阵列制造方法，其特征是，在衬底所包括的缓冲层之上沉积一层薄的电介质层，采用软紫外纳米压印和刻蚀工艺在电介质层上制备出纳米孔图形阵列，形成图形化衬底；以制备的图形化衬底为模板，使用选择性外延生长工艺，在图形窗口区域纳米孔内先生长种子层量子点，然后去除电介质层，最后得到种子层；在种子层之上生长隔离层，在隔离层之上垂直堆积生长量子点，获得大面积完美量子点及其阵列。
2.如权利要求1所述的一种大面积完美量子点及其阵列制造方法，其特征是，所述的该方法的基本工艺流程是(1)衬底预处理；衬底清洗去污后，首先在其上生长300-500nm厚的缓冲层，然后沉积一层15-50nm薄的二氧化硅或氮化硅的电介质层；(2)图形化衬底采用软紫外纳米压印和刻蚀工艺在步骤(1)所述的电介质层上形成大面积纳米孔图形阵列；(3)生长种子层量子点在选择性外延生长量子点之前，首先，需要去除图形化衬底电介质层表面的氧化物和污染物；随后，采用选择性外延生长工艺生长第一层量子点，并进行退火处理；最后，去除电介质层，获得种子层量子点；(4)垂直堆积生长量子点首先，去除种子层表面的氧化物和污染物；其次，在种子层之上生长薄的隔离层，隔离层厚度为10-30nm ；最后，在隔离层之上垂直堆积生长量子点，根据实际需要继续重复生长隔离层以及垂直堆积生长多层量子点；(5)沉积覆盖层首先低温下沉积一层2-4nm薄的覆盖层，随后正常生长温度下沉积70 SOnm厚的覆盖层；(6)退火处理。
3.根据权利要求1或2所述的大面积完美量子点及其阵列制作方法，其特征是，衬底电介质层上的纳米孔图形阵列孔的直径30 70nm，深度20 70nm。
4.根据权利要求1或2所述的大面积完美量子点及其阵列制作方法，其特征是，图形化衬底的制备过程采用反应离子刻蚀或者等离子体刻蚀或者是湿法刻蚀工艺制得。
5.根据权利要求1或2所述的大面积完美量子点及其阵列制作方法，其特征是，选择性外延生长采用金属有机化合物气相沉积或分子束外延或化学束外延。
6.根据权利要求1或2所述的大面积完美量子点及其阵列制作方法，其特征是，衬底材料是硅、III-V族、II-VI族化合物半导体、蓝宝石、SiC中的一种，用于Ill-v、II-VI, IV族半导体化合物量子点的制备。
7.根据权利要求1所述的大面积完美量子点及其阵列制作方法，其特征是，种子层量子点和垂直堆积生长量子点之生长前，完全清除污染物和氧化物；生长完成量子点之后，需要退火处理。
8.根据权利要求1所述的大面积完美量子点及其阵列制作方法，其特征是，去除电介质层采用湿法刻蚀工艺，在清除电介质层的过程中应不损伤种子层的量子点或引入缺陷。
全文摘要
本发明公开了一种大面积完美量子点及其阵列制造方法。首先，在衬底缓冲层之上沉积一层薄的电介质层，采用软紫外纳米压印和刻蚀工艺在电介质层上制作出纳米孔图形阵列；然后，以制备的图形化衬底为模板，使用选择性外延生长工艺，在图形窗口区域纳米孔内生长种子层量子点，去除电介质层，得到种子层；在种子层之上生长隔离层，在隔离层之上垂直堆积生长量子点，获得大面积完美量子点及其阵列。该方法充分结合并利用具有电介质层的图形化衬底、选择性外延生长和垂直堆积生长工艺的优势。实现大小和形状高度均匀、成核位置精确控制、长程有序、光学特性好以及无缺陷的大面积完美量子点的制造，具有成本低、生产效率高、适合规模化生产的优点。
文档编号H01L21/02GK102290435SQ20111027104
公开日2011年12月21日 申请日期2011年9月14日 优先权日2011年9月14日
发明者丁玉成, 兰红波 申请人:青岛理工大学