专利名称：阵列基板及其制作方法
技术领域：
本发明涉及液晶显示器技术领域，特别涉及一种阵列基板及其制作方法
背景技术：
21世纪在显示领域是平板显示的时代。薄膜晶体管液晶显示器(Thin FilmTransistor Liquid Crystal Display, TFT-IXD)由于具有体积小、功耗低以及无福射等特点，在当前的平板显示器领域占据了主导地位。对于TFT-IXD来说，阵列基板及其制造工艺决定了产品性能、成品率和价格。为了有效地降低TFT-IXD的生产成本、提高成品率，TFT-IXD阵列基板的制造工艺逐步进行简化，从开始的七次掩模(7Mask)工艺已经发展到基于狭缝光刻技术的四次掩模(4Mask)工艺。如图I所示，现有技术中采用四次掩模工艺进行阵列基板的制作主要包括以下步骤步骤S11、在基板上形成栅电极和栅线；步骤S12、在栅电极和栅线上沉积绝缘层；步骤S13、在绝缘层上沉积有源层；步骤S14、在有源层上沉积源漏电极层；步骤S15、在源漏电极层上沉积PVX保护层，并在保护层上形成过孔；步骤S16、最后在保护层上形成ITO导电层。其中栅电极的形成、源漏电极层、过孔和氧化铟锡(Indium-Tin Oxide, HO)导电层的形成均需要掩模工艺，因此现有技术中阵列基板的制作共需要四次掩模工艺。步骤Sll利用一次掩模工艺形成栅电极和栅线使得后面的工艺复杂，并且制作的阵列基板的性能很难得到保证。另一方面，现有技术中绝缘层的厚度为400nm，这个厚度较厚，导致TFT的充电时间较长；保护层的厚度为250nm，这个厚度较薄，导致数据线与栅线之间的电容较大，容易产生寄生电容(Cgs)，导致源漏电极和栅极之间发生串扰现象，影响显示品质。
发明内容
(一 )要解决的技术问题本发明要解决的技术问题是如何简化阵列基板的制作工艺，减低成本，并保证其更好的性能。( 二 )技术方案为了解决上述技术问题，本发明提供了一种阵列基板的制作方法，包括以下步骤步骤SI、在基板上连续沉积栅电极，绝缘层和有源层，并通过第一次掩模工艺形成栅电极、栅线和有源层图形；步骤S2、在完成步骤SI的所述基板上沉积保护层，并通过第二次掩模工艺在所述保护层上形成过孔；步骤S3、在完成步骤S2的所述基板上沉积像素电极和源漏电极，并通过第三次掩模工艺形成像素区域、源漏电极和数据线。其中,所述步骤SI具体包括在基板上沉积金属层作为栅电极，在所述金属层上沉积SiNx或SiOx作为绝缘层，在所述绝缘层上沉积a-Si作为有源层；然后采用湿法刻蚀对所述有源层进行刻蚀，采用干法刻蚀对所述绝缘层进行刻蚀，再采用湿法刻蚀对栅电极进行刻蚀，得到栅电极和栅线图形；最后采用湿法刻蚀形成有源层图形。进一步地,所述步骤S2具体包括在完成步骤SI的所述基板上沉积SiNx或SiOx作为保护层，利用第二次掩模工艺在所述有源层上形成过孔，在暴露的所述有源层上形成掺杂n型非晶硅的接触层。所述步骤S3具体包括在完成步骤S2的所述基板上沉积ITO作为像素电极，在所述像素电极上沉积金属层作为源漏电极，采用湿法刻蚀将数据线、源漏电极和像素电极以外的金属层和ITO去除， 然后采用干法刻蚀去除掉像素区域的光刻胶，采用湿法刻蚀形成源漏电极和数据线。在另一个技术方案中，所述步骤SI具体包括在基板上沉积金属层作为栅电极，在所述金属层上沉积SiNx或SiOx作为绝缘层，在所述绝缘层上沉积金属氧化物作为有源层；然后采用干法刻蚀对所述有源层及绝缘层进行刻蚀，再采用湿法刻蚀对栅电极进行刻蚀，得到栅电极和栅线图形；最后采用干法刻蚀形成有源层图形。其中,所述金属氧化物包括氧化锌、氧化铟锌镓及其混合物。所述步骤S2具体包括在完成步骤SI的所述基板上沉积SiNx或SiOx作为保护层，利用第二次掩模工艺在所述有源层上形成过孔。所述步骤S3具体包括在完成步骤S2的所述基板上沉积ITO作为像素电极，在所述像素电极上沉积金属层作为源漏电极，采用湿法刻蚀将数据线、源漏电极和像素电极以外的金属层和ITO去除，然后对像素区域的光刻胶进行灰化，再利用湿法刻蚀形成源漏电极和数据线。其中，所述绝缘层的厚度为200nm-400nm，所述保护层的厚度为250nm_400nm。为了解决上述技术问题，本发明还提供了一种采用上述技术方法制作的阵列基板，包括基板，形成于所述基板上的栅电极，形成于所述栅电极上的绝缘层，形成于所述绝缘层上的有源层，形成于所述基板上的保护层，形成于所述保护层和有源层上的像素电极，以及形成于所述像素电极上的源漏电极。(三)有益效果上述技术方案具有如下有益效果通过将栅电极、绝缘层和有源层一起沉积并进行光刻，节省了一次掩模工艺，仅通过三次掩模工艺就能够实现阵列基板的制作，降低了生产成本；进一步地，通过减少绝缘层的厚度，增加了 TFT的充电电流，缩短了充电时间，通过增加保护层的厚度，减少了数据线和栅线之间的电容，有效消除了 Cgs，优化了阵列基板的性能。
图I是现有技术阵列基板的制作方法的流程图；图2是本发明实施例一的阵列基板的制作方法的流程图3a_图3f是本发明实施例的阵列基板的制作过程示意图；图4是本发明实施例二的阵列基板的制作方法的流程图；其中，I :栅电极；2 :绝缘层；3 :有源层；4 :保护层；5 :像素电极；6 :源漏电极；7 基板；8 :过孔；9 =TFT沟道；10 :像素区域。
具体实施例方式下面结合附图和实施例，对本发明的具体实施方式
作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。实施例一如图2所示，为本发明实施例一的阵列基板的制作方法的流程图，包括以下步骤； 步骤S21、在基板7上连续沉积栅电极1，绝缘层2和有源层3，并通过第一次掩模工艺形成栅电极I、栅线和有源层3的图形；具体地，如图3a所示，在基板7上利用磁控溅射工艺沉积一层厚度在200nm-400nm之间的金属层，作为栅电极1，栅电极I的金属可以选用Mo，Cu，Al等金属；然后利用等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition, PECVD)在金属层上沉积一层厚度在200nm-400nm之间的SiNx或SiOx作为绝缘层2，然后在绝缘层2上沉积厚度在100nm-200nm之间的有源层3，有源层3的材料选用a_Si ；如图3b所示，然后利用第一次掩模工艺形成栅电极I和栅线的图形先采用干法刻蚀对有源层3及绝缘层2进行刻蚀，再采用湿法刻蚀对栅电极I进行刻蚀，形成栅电极I和栅线图形。最后将掩模工艺中涂敷的光刻胶(Photoresist,PR)进行灰化处理,利用干法刻蚀工艺形成有源层图形。步骤S22、在完成步骤S21的基板7上沉积保护层4，并通过第二次掩模工艺形成过孔8 ;如图3c所示，在完成步骤S21的基板7上用PECVD沉积厚度在250nm_400nm之间的SiNx或SiOx作为保护层4 ;如图3d所示，利用第二次掩模工艺，在有源层4上形成过孔8，以便使有源层3连接源漏电极6，并形成TFT沟道9 ;在形成过孔8后，在暴露的有源层3上形成掺杂n型非晶硅的(n+)接触层，以便有源层3和源漏电极6能够形成欧姆接触。步骤S23、在完成步骤S22的基板7上沉积像素电极5和源漏电极6,并通过第三次掩模工艺形成像素区域10、源漏电极6和数据线；具体地，如图3e所示，在完成步骤S22的基板7上用磁控溅射工艺沉积厚度为40nm-100nm之间的ITO作为像素电极5，继续沉积厚度在200nm-400nm之间的金属层作为源漏电极6。如图3f所示，利用第三次掩模工艺形成源漏电极6，数据线和像素电极5 :第一次采用湿法刻蚀将数据线，源漏电极6和像素电极5以外的金属层以及ITO去除dfPR胶灰化，第二次采用干法刻蚀去除掉像素区域10的PR胶，采用湿法刻蚀形成源漏电极6和数据线。实施例二如图3所示，为本发明实施例二的阵列基板的制作方法的流程图，包括以下步骤；步骤S31、在基板7上连续沉积栅电极1，绝缘层2和有源层3，并通过第一次掩模工艺形成栅电极I、栅线和有源层3的图形；具体地，在基板7上利用磁控溅射工艺沉积一层厚度在200nm-400nm之间的金属层，作为栅电极I，可以选用Mo, Cu, Al等金属；然后利用PECVD沉积一层厚度在200nm-400nm之间的SiNx或SiOx作为绝缘层2，和30nm_50nm的金属氧化物作为有源层3，该金属氧化物可以为ZnO、氧化铟锌镓(IGZO)、氧化铟和氧化锌掺杂的混合物及其他金属
氧化物等。然后利用第一次掩模工艺形成栅电极I和栅线图形先采用湿法刻蚀刻去有源层3，然后利用干法刻蚀刻去绝缘层2 ;再进行湿刻形成栅电极I和栅线图形；然后将PR胶进行灰化处理，利用湿法刻蚀工艺形成有源层图形。步骤S32、在完成步骤S31的基板7上沉积保护层4，并通过第二次掩模工艺形成过孔8 ; 在完成步骤S31的基板7上用PECVD沉积厚度在250nm_400nm之间的SiNx或SiOx作为保护层4 ;利用第二次掩模工艺，在有源层3上形成过孔，以便有源层3连接源漏电极6，形成TFT沟道9。步骤S33、在完成步骤S32的基板7上沉积像素电极5和源漏电极6，并通过第三次掩模工艺形成像素区域10、源漏电极6和数据线；具体地，在完成步骤S32的基板7上用磁控溅射工艺沉积厚度在40nm-100nm之间的ITO作为像素电极5，继续沉积厚度在200nm-400nm之间的金属层作为源漏电极6。利用第三次掩模工艺形成源漏电极6，数据线和像素电极5 :第一次采用湿法刻蚀将数据线，源漏电极6和像素电极5以外的金属层以及ITO去除；将PR胶灰化，第二次采用干法刻蚀去除掉像素区域10的PR胶，再经过湿刻形成源漏电极6和数据线。本发明的实施例通过减少绝缘层2的厚度，能够增加TFT打开时的充电电流Ion，从而缩短充电时间，本发明的实施例通过增加保护层4的厚度，能够减少数据线与栅线之间的电容，达到消除寄生电容的目的，避免串扰现象发生，保证显示品质。实施例三如图3f所示，为本发明实施例的阵列基板的结构示意图，本实施例的阵列基板由上述实施例中的方法制作，其包括基板7，形成于基板7上的栅电极1，形成于栅电极I上的绝缘层2，形成于绝缘层2上的有源层3，形成于具有栅电极I的基板7上的保护层4，形成于保护层4和有源层3上的像素电极5，以及形成于像素电极5上的源漏电极6。由以上实施例可以看出，本发明实施例通过将栅电极、绝缘层和有源层一起沉积并进行光刻，节省了一次掩模工艺，仅通过三次掩模工艺就能够实现阵列基板的制作，降低了生产成本；进一步地，通过减少绝缘层的厚度，增加了 TFT的充电电流，缩短了充电时间，通过增加保护层的厚度，减少了数据线和栅线之间的电容，有效消除了寄生电容，保证了显示品质，优化了阵列基板的性能。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。
权利要求
1.阵列基板的制作方法，其特征在于，包括以下步骤 步骤SI、在基板上连续沉积栅电极，绝缘层和有源层，并通过第一次掩模工艺形成栅电极、栅线和有源层图形； 步骤S2、在完成步骤SI的所述基板上沉积保护层，并通过第二次掩模工艺在所述保护层上形成过孔； 步骤S3、在完成步骤S2的所述基板上沉积像素电极和源漏电极，并通过第三次掩模工艺形成像素区域、源漏电极和数据线。
2.如权利要求I所述的阵列基板的制作方法，其特征在于，所述步骤SI具体包括 在基板上沉积金属层作为栅电极，在所述金属层上沉积SiNx或SiOx作为绝缘层，在所述绝缘层上沉积a-Si作为有源层；然后采用干法刻蚀对所述有源层及绝缘层进行刻蚀，再采用湿法刻蚀对栅电极进行刻蚀，得到栅电极和栅线图形；最后采用干法刻蚀形成有源层 图形。
3.如权利要求2所述的阵列基板的制作方法，其特征在于，所述步骤S2具体包括 在完成步骤SI的所述基板上沉积SiNx或SiOx作为保护层，利用第二次掩模工艺在所述有源层上形成过孔，在暴露的所述有源层上形成掺杂η型非晶硅的接触层。
4.如权利要求3所述的阵列基板的制作方法，其特征在于，所述步骤S3具体包括 在完成步骤S2的所述基板上沉积ITO作为像素电极，在所述像素电极上沉积金属层作为源漏电极，采用湿法刻蚀将数据线、源漏电极和像素电极以外的金属层和ITO去除，然后采用干法刻蚀去除掉像素区域的光刻胶，采用湿法刻蚀形成源漏电极和数据线。
5.如权利要求I所述的阵列基板的制作方法，其特征在于，所述步骤SI具体包括 在基板上沉积金属层作为栅电极，在所述金属层上沉积SiNx或SiOx作为绝缘层，在所述绝缘层上沉积金属氧化物作为有源层；然后采用湿法刻蚀对所述有源层进行刻蚀，采用干法刻蚀对所述绝缘层进行刻蚀，再采用湿法刻蚀对栅电极进行刻蚀，得到栅电极和栅线图形；最后采用湿法刻蚀形成有源层图形。
6.如权利要求5所述的阵列基板的制作方法，其特征在于，所述金属氧化物包括氧化锌、氧化铟锌镓及其混合物。
7.如权利要求5所述的阵列基板的制作方法，其特征在于，所述步骤S2具体包括 在完成步骤SI的所述基板上沉积SiNx或SiOx作为保护层，利用第二次掩模工艺在所述有源层上形成过孔。
8.如权利要求5所述的阵列基板的制作方法，其特征在于，所述步骤S3具体包括 在完成步骤S2的所述基板上沉积ITO作为像素电极，在所述像素电极上沉积金属层作为源漏电极，采用湿法刻蚀将数据线、源漏电极和像素电极以外的金属层和ITO去除，然后对像素区域的光刻胶进行灰化，再利用湿法刻蚀形成源漏电极和数据线。
9.如权利要求3-4、6-8任一项所述的阵列基板的制作方法，其特征在于，所述绝缘层的厚度为200nm-400nm,所述保护层的厚度为250nm-400nm。
10. 基板，形成于所述基板上的栅电极，形成于所述栅电极上的绝缘层，形成于所述绝缘层上的有源层，形成于所述基板上的保护层，形成于所述保护层和有源层上的像素电极，以及形成于所述像素电极上的源漏电极。
全文摘要
本发明涉及液晶显示器技术领域，具体公开了一种阵列基板及其制作方法，其中阵列基板的制作方法，包括以下步骤步骤S1、在基板上连续沉积栅电极，绝缘层和有源层，并通过第一次掩模工艺形成栅电极、栅线和有源层图形；步骤S2、在完成步骤S1的所述基板上沉积保护层，并通过第二次掩模工艺在所述保护层上形成过孔；步骤S3、在完成步骤S2的所述基板上沉积像素电极和源漏电极，并通过第三次掩模工艺形成像素区域、源漏电极和数据线。本发明节省了一次掩模工艺，降低了生产成本；增加了TFT的充电电流，缩短了充电时间，且减少了数据线和栅线之间的电容，有效消除了寄生电容，优化了阵列基板的性能。
文档编号H01L29/786GK102629576SQ201110288858
公开日2012年8月8日 申请日期2011年9月26日 优先权日2011年9月26日
发明者宁策 申请人:京东方科技集团股份有限公司