专利名称：一种低功耗阻变存储器结构及制备方法
技术领域：
本发明涉及一种低功耗阻变存储器结构及制备方法，属于CMOS超大规模集成电路(ULSI)技术领域。
背景技术：
随着电子产品的发展，对高性能、高密度、高可靠性的存储设备的要求越来越大。 为了满足需要，微电子技术节点不断向前推进，使得基于传统浮栅结构的FLASH技术正在遭遇严重的技术挑战，其等比缩小的技术最终将会受到物理极限的限制而无法继续推进。 为了解决这个问题，新一代的新型非易失性存储器概念一阻变存储器RRAM诞生。阻变存储器完全基于全新的存储概念，和传统的基于阈值电压改变的flash存储器的概念完全不同，阻变存储器利用电阻的改变实现“O” “I”两种状态的存储。和传统的flash相比，阻变存储器由于其结构简单、功耗低、速度快、存储密度高、制造工艺简单使其成为下一代非挥发性发存储器的最具潜力的器件。但是目前阻变存储器还存在一些问题，如器件的reset 电流较大，从而功耗较大，为此需要采用新结构来降低器件的功耗。
发明内容
针对上述问题，本发明提出了一种低功耗阻变存储器器件结构以及其制备方法， 此结构可以有效地降低器件的功耗。本发明提供的一种阻变存储器，包括衬底，在衬底上设有下电极，在下电极上设有第一阻变层，在第一阻变层上设有第二阻变层，在第二阻变层上设有电子电流阻挡层，在电子电流阻挡层上设有上电极，上电极和电子电流阻挡层导带之间的能带差低于leV。优选地，下电极采用Pt电极或者其它金属功函数较高的惰性电极。优选地，第一阻变层为氧化铝或者铪氧硅等禁带宽度较大的氧化物，同时此氧化物的介电常数较小，一般小于10。优选地，第二阻变层为非化学计量比的氧化钽，TaOx，其中X < 2. 5。优选地，电子电流阻挡层为氧化钛等其它具备较高的介电常数的氧化物，一般大于30。优选地,上电极为Ti或者TiN或者η型娃。本发明还提供阻变存储器的制备方法，包括如下步骤I)在硅衬底上采用物理气相淀积(PVD)方法或其它IC工艺中的成膜方法形成金属电极，并通过光刻定义下电极尺寸；2)利用反应溅射方法或原子层淀积方法淀积第一阻变层；3)采用反应溅射PVD或者原子层淀积方法淀积第二阻变层；4)采用反应溅射PVD或者原子层淀积方法淀积电子电流阻挡层；5)光刻、干法刻蚀制备下电极引出孔；6)采用PVD工艺制备硅膜或者其它成膜技术制备上电极。
和现有技术相比，本发明的积极技术效果在于本发明提出的器件结构可以通过电子电流阻挡层和上电极间存在的势垒有效地抑制电子电流，同时由于电子电流阻挡层介电常数较大，阻变层的介电常数较小，阻变层的电场会得到加强，有利于氧离子的移动。此结构可以有效地抑制电子电流同时又不会减弱引起阻变的离子电流，可以有效地降低功耗。
图I为本发明实施例阻变存储器的结构示意图，其中I-硅衬底；2_下电极；3_第一阻变层；4_第二阻变层；5_电子电流阻挡层；6-上电极；图2为本发明实施例阻变存储器的结构对应的能带示意图，其中=TiO2电场强度为E2，阻变层中的电场强度为El，E2 < E1。
具体实施例方式下面通过具体实施例结合附图对本发明作进一步描述。实施例I-器件制备I)在硅衬底上采用物理气相淀积(PVD)方法或其它IC工艺中的成膜方法形成金属Pt电极，并通过光刻定义下电极尺寸；2)利用反应溅射方法或原子层淀积制备阻变层Al2O3,膜层厚度约为I 3nm ;3)采用反应溅射PVD或者原子层淀积淀积非化学剂量比的TaOx，其中x < 2. 5，膜层厚度约为IOnm ；4)采用反应溅射PVD或者原子层淀积淀积化学剂量比的TiO2膜层厚度约为 20nm ；5)光刻、干法刻蚀制备下电极引出孔；6)采用PVD工艺制备硅膜或者其它成膜技术淀积硅膜，并进行η型掺杂；7)光刻、刻蚀形成上电极。实施例2-器件制备I)在硅衬底上采用物理气相淀积(PVD)方法或其它IC工艺中的成膜方法形成金属Pt电极，并通过光刻定义下电极尺寸；2)利用反应溅射方法或原子层淀积制备阻变层Al2O3,膜层厚度约为I 3nm ;3)采用反应溅射PVD或者原子层淀积淀积非化学剂量比的TaOx，其中x < 2. 5，膜层厚度约为IOnm ；4)采用反应溅射PVD或者原子层淀积淀积化学剂量比的TiO2膜层厚度约为 20nm ；5)光刻、干法刻蚀制备下电极引出孔；6)采用PVD工艺或者其它成膜工艺淀积TiN ；7)光刻、剥离形成上电极。虽然本说明书通过具体的实施例详细描述了本发明通过参照介电常数以及能带宽度以及亲和势来设计阻变存储器结构，在降低电子电流的同时通过介电常数的优化提高氧离子移动所需要的电场，保证阻变发生地第一阻变层和第二阻变层之间。本领域的技术人员应该理解，本发明的实现方式不限于实施例的描述范围，在不脱离本发明实质和精神范围内，可以对本发明进行各种修改和替换。
权利要求
1.一种阻变存储器，其特征在于，包括衬底，在衬底上设有下电极，在下电极上设有第一阻变层，在第一阻变层上设有第二阻变层，在第二阻变层上设有电子电流阻挡层，在电子电流阻挡层上设有上电极，上电极和电子电流阻挡层导带之间的能带差低于lev。
2.如权利要求I所述的阻变存储器，其特征在于，下电极采用Pt电极或者其它金属功函数较高的惰性电极。
3.如权利要求I所述的阻变存储器，其特征在于，第一阻变层为氧化铝或者铪氧硅等禁带宽度较大的氧化物，同时此氧化物的介电常数小于10。
4.如权利要求I所述的阻变存储器，其特征在于，第二阻变层为非化学计量比的氧化钽 TaOx，其中 X < 2. 5。
5.如权利要求I所述的阻变存储器，其特征在于，电子电流阻挡层为介电常数大于30 的氧化钛。
6.如权利要求I所述的阻变存储器，其特征在于，上电极为Ti或者TiN或者η型硅。
7.一种阻变存储器的制备方法，包括如下步骤1)在硅衬底上采用物理气相淀积(PVD)方法或其它IC工艺中的成膜方法形成金属电极，并通过光刻定义下电极尺寸；2)利用反应溅射方法或原子层淀积方法淀积第一阻变层；3)采用反应溅射PVD或者原子层淀积方法淀积第二阻变层；4)采用反应溅射PVD或者原子层淀积方法淀积电子电流阻挡层；5)光刻、干法刻蚀制备下电极引出孔；6)采用PVD工艺制备硅膜或者其它成膜技术制备上电极。
全文摘要
本发明公开了一种阻变存储器及其制备方法，属于CMOS超大规模集成电路(ULSI)技术领域。该阻变存储器包括衬底，在衬底上设有下电极，在下电极上设有第一阻变层，在第一阻变层上设有第二阻变层，在第二阻变层上设有电子电流阻挡层，在电子电流阻挡层上设有上电极，上电极和电子电流阻挡层导带之间的能带差低于1eV。本发明可以有效地抑制电子电流，同时又不会减弱引起阻变的离子电流，能有效地降低功耗。
文档编号H01L45/00GK102593351SQ201210019208
公开日2012年7月18日 申请日期2012年1月20日 优先权日2012年1月20日
发明者张丽杰, 谭胜虎, 黄如 申请人:北京大学