专利名称：横向扩散金属氧化物半导体场效应管及其制造方法
技术领域：
本发明涉及集成电路制造领域，特别是涉及一种横向扩散金属氧化物半导体场效应管(laterally diffused M0SEFT)及其制造方法。
背景技术：
LDMOS由于更容易与CMOS工艺兼容而被广泛采用。与MOS晶体管相比，LDMOS在一些关键器件特性方面，如增益、线性度、开关性能、散热性能以及减少级数等方面具有明显的优势。因而被广泛用于高压功率集成电路中，满足耐高压，实现功率控制等方面的要求。为了提高LDMOS击穿电压，增大输出功率，采用了各种各样的改进技术，如漂移区变掺杂、super-junction和表面形成G降压层技术等,其中最常用且简单有效的工艺方法就是在源漏极之间设置漂移区，漂移区的存在可以提高击穿电压。具体参考图1所示，图1为P型LDMOS的剖面图，所述P型LDMOS包括:P型衬底10、N+的源极11和漏极12、位于源漏极之间的N型的漂移区13、以及位于衬底有源区上的栅极14。由于漂移区13的存在，可以提高漏极耐压水平，但也正是因为漂移区13的存在，增加了源极11和漏极12之间的串联电阻，降低了如图1中虚线箭头所示的源极11到漏极12的开态电流1n，影响了器件的驱动能力。
发明内容
本发明的目的在于提供一种LDMOS器件，以有效降低器件的开态电阻，提高开态电流，提升器件驱动能力。为达到上述目的，本发明的LDMOS器件，包括:
衬底；形成于所述衬底中的深阱以及形成于所述深阱上的浅阱，所述深阱和浅阱的掺杂类型相反；刻蚀所述浅阱和部分厚度的深阱形成的凹槽；形成于所述浅阱中的漏极；形成于所述凹槽中且位于所述漏极两侧的栅极；形成于所述栅极下方的深阱中的源极，所述漏极和源极的掺杂类型与所述浅阱的掺杂类型相同，且所述漏极和源极的掺杂浓度大于所述浅阱的掺杂浓度。可选的，在所述的LDMOS器件中，所述深阱为P阱，所述浅阱为N阱。可选的，在所述的LDMOS器件中，所述深阱为N阱，所述浅阱为P阱。可选的，在所述的LDMOS器件中，所述的漏极厚度范围为50nm 80nm。可选的，在所述的LDMOS器件中，所述的浅阱厚度范围为20nm 250nm.
本发明还提供一种所述LDMOS器件的制造方法，包括:提供衬底；在所述衬底中依次形成深阱和浅阱；
在所述衬底上依次形成缓冲层和掩膜层；刻蚀所述浅阱和部分厚度的深阱形成凹槽；在所述凹槽的底部和侧壁形成隔离层；去除所述凹槽底部的隔离层；在所述凹槽和掩膜层上依次形成栅氧化层和多晶硅薄膜；刻蚀所述栅氧化层和多晶硅薄膜以在所述凹槽中形成栅极；刻蚀去除所述浅阱上的缓冲层和隔离层；进行离子注入在所述浅阱中形成漏极，并在所述栅极下方的深阱中形成源极，所述漏极和源极的掺杂类型与所述浅阱的掺杂类型相同，且所述漏极和源极的掺杂浓度大于所述浅阱的掺杂浓度。可选的，在所述LDMOS器件的制造方法中，在所述衬底中依次形成深阱和浅阱之后，还包括:在所述衬底上依次形成缓冲层和掩膜层。可选的，在所述LDMOS器件的制造方法中，在所述衬底中依次形成深阱和浅阱之前，还包括:在所述衬底上依次形成缓冲层和掩膜层。可选的，在所述LDMOS器件的制造方法中，所述缓冲层为氧化硅，所述掩膜层为氮化硅。可选的，在所述LDMOS器件的制造方法中，所述掩膜层的厚度大于缓冲层的厚度。可选的，在所述LDMOS器件的制造方法中，在所述形成凹槽的刻蚀步骤中，刻蚀去除的深阱的厚度范围为50nm 200nm。可选的，在所述LDMOS器件的制造方法中，在所述凹槽中形成栅极的步骤包括:在所述凹槽的底部和侧壁形成隔离层；去除所述凹槽底部的隔离层；在所述凹槽和掩膜层上依次形成栅氧化层和多晶硅薄膜；刻蚀所述栅氧化层和多晶硅薄膜以在所述凹槽中形成栅极。与现有技术相比，本发明的LDMOS的栅极位于漏极的两侧，源极形成于所述栅极下方的深阱中，即通过源极和漏极在栅极两侧垂直分布的方式，使源漏极之间的电阻由现有技术的串联方式改变为并联方式，使源漏极之间的电阻变为原来的1/2，提高了开态电流，从而有效的提升了器件的驱动能力。
图1为现有技术的LDMOS的剖面图；图2为本发明一实施例的LDMOS的剖面图；图3-图8为本发明一实施例的LDMOS制造方法各步骤中器件的剖面图；图9为本发明一实施例LDMOS的开态电流示意图。
具体实施例方式为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式
做进一步的说明。图2是 本发明一实施例的LDMOS的剖面图，所述LDMOS器件包括:衬底200 ；
在所述衬底200中的深阱210以及所述深阱210上的浅阱220，所述深阱210和浅阱220的掺杂类型相反；刻蚀所述浅阱220和部分厚度的深阱210形成的凹槽300 ；所述浅阱220中的漏极221 ；所述凹槽300中且位于所述漏极221两侧的栅极140 ;以及所述栅极140下方的深阱中的源极211，所述漏极221和源极211的掺杂类型与所述浅阱220的掺杂类型相同，且所述漏极221和源极211的掺杂浓度大于所述浅阱220的掺杂浓度。 下面以形成N型LDMOS为例，结合图3至图8详细介绍本发明LDMOS器件的制造方法，本发明LDMOS器件的制造方法包括以下步骤:如图3所示，首先提供衬底200，并对所述衬底200进行两次离子注入，优选地，第一次离子注入为垂直离子注入，注入离子为硼或者氟化硼，注入能量为IOkev 200kev，注入剂量为IO12CnT2 1014cm_2，以形成深阱210，第二次离子注入同样为垂直离子注入，注入离子为磷或者砷，注入能量为IOkev lOOkev，注入剂量为IO12CnT2 1014cm_2，以形成浅阱220。所述深阱的厚度范围为200nm lOOOnm，所述浅阱的厚度范围为IOOnm 300nm。接着，如图4所示，在所述衬底200上依次形成缓冲层160和掩膜层170。本实施中，所述的缓冲层160由氧化硅组成，所述的掩膜层170由氮化硅组成，优选的，所述的掩膜层170的厚度要大于缓冲层160的厚度，这是因为所述缓冲层160的作用是解决掩膜层170和衬底200之间应力过大的问题，因此所述缓冲层160的厚度相对较薄即可实现此目的，而所述掩膜层170在后续刻蚀过程中起到硬掩膜的作用，因此所述掩膜层170的厚度较大为宜。本实施例中，所述缓冲层160的厚度范围2nm lOOnm，所述的掩膜层170的厚度范围为 10 200nm。需要说明的是，本实施例是在形成所述衬底中依次形成深阱和浅阱之后，在所述衬底上依次形成缓冲层160和掩膜层170，然而应当认识到，在本发明其它具体实施例中，也可以在形成在所述衬底中依次形成深阱和浅阱之前，就形成缓冲层160和掩膜层170，如此仍然能够实现本发明的目的。接着，对所述衬底200，采用光刻和刻蚀的方法，去除部分所述掩膜层170、缓冲层160、浅阱220以及部分厚度的深阱210，形成如图5所示的凹槽300。此步骤可由三次刻蚀完成，第一次刻蚀工艺用于刻蚀掩膜层170，第二次刻蚀工艺用于刻蚀缓冲层160，第三次刻蚀工艺用于刻蚀浅阱220以及部分厚度的深阱210，上述三次刻蚀工艺可以是湿法刻蚀也可以是干法刻蚀工艺，通过调整第三次刻蚀工艺的刻蚀时间或者其他刻蚀条件(如气体流量、刻蚀液温度等)可调整刻蚀去除的深阱的厚度，具体的，剩余的深阱210顶面与凹槽300底部的之间高度H为50nm 200nm。接着，如图6所示，对所述衬底200进行高温热氧化，利用高温氧化方式在所述凹槽300的底部和侧壁形成隔离层120，并利用掩膜层170作为掩膜，利用干法刻蚀工艺去除凹槽300底部的隔离层，从而仅在凹槽300的侧壁保留隔离层120。接着，在所述凹槽300和掩膜层170上依次沉积形成氧化层和多晶硅薄膜，接着利用光刻和刻蚀工艺去除部分氧化层和多晶硅薄膜，之后，在所述凹槽300中形成栅极氧化层150和栅极140。随后，刻蚀去除所述浅阱220上的掩膜层170和缓冲层160，形成如图7所示的结构。接着，如图8所示，以栅极140为掩膜对所述衬底200和浅阱220进行离子注入，在所述栅极140下方的深阱210中形成源极211，并在所述浅阱220中形成漏极221，所述漏极221的厚度范围50nm 80nm，所述漏极221和源极211的掺杂类型与所述浅阱220的掺杂类型相同，且所述漏极221和源极211的掺杂浓度大于所述浅阱220的掺杂浓度。优选的，形成漏极221和源极211的离子注入的剂量要高于形成浅阱220的离子注入的剂量，以达到漏极221和源极211的掺杂浓度大于所述浅阱220的掺杂浓度的目的。本实施例中，所述离子注入为垂直离子注入，注入的离子是磷或者砷，离子能量为Ikev lOOkev，注入剂量为 IO14CnT2 1016cnT2。至此，形成如图2所示的LDMOS结构。与现有技术相比，源极和漏极是垂直的分布在栅极两侧的，源漏极垂直分布的结构，使得源漏极之间的电阻由现有技术的串联方式改变为并联方式，可以把源漏极之间的电阻降低到原来的1/2。如图9所示，其为LDMOS的开态电流示意图所示，因为源漏极之间的串联电阻降低到现有技术的1/2，可以将图中虚线箭头所示的源漏极之间的开态电流1n提高到现有技术的2倍，从而可以有效提升器件的驱动能力。上述方法是以N型LDMOS为例，本领域技术人员应当理解的是，P型LDMOS只需要在各离子注入的步骤中选择相反类型的掺杂离子，各部分结构的掺杂类型即可相反，此处不再赘述。综上所述，现有技术中的源极和漏极是水平分布在栅极两侧的，为了提高击穿电压，在源极和漏极之间靠近漏极区域设置了漂移区，但是漂移区的存在，也提高了源漏极之间的串连电阻，降低了开态电流。本发明提供的LDMOS器件结构，源极和漏极是垂直的分布在栅极两侧的，源漏极垂直分布的结构，使得源漏极之间的电阻由现有技术的串联方式改变为并联方式，可以把源漏极之间的电阻降低到现有技术的1/2，从而提高源漏极之间的开态电流，有效提闻器件的驱动能力。显然，本领域 的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。
权利要求
1.一种横向扩散金属氧化物半导体场效应管，包括: 衬底； 形成于所述衬底中的深阱以及形成于所述深阱上的浅阱，所述深阱和浅阱的掺杂类型相反； 刻蚀所述浅阱和部分厚度的深阱形成的凹槽； 形成于所述浅阱中的漏极； 形成于所述凹槽中且位于所述漏极两侧的栅极； 形成于所述栅极下方的深阱中的源极，所述漏极和源极的掺杂类型与所述浅阱的掺杂类型相同，且所述漏极和源极的掺杂浓度大于所述浅阱的掺杂浓度。
2.如权利要求1所述的横向扩散金属氧化物半导体场效应管，其特征在于，所述深阱为P阱，所述浅阱为N阱。
3.如权利要求1所述的横向扩散金属氧化物半导体场效应管，其特征在于，所述深阱为N阱，所述浅阱为P阱。
4.如权利要求1所述的横向扩散金属氧化物半导体场效应管，其特征在于，所述的漏极厚度范围为50nm 80nm。
5.如权利要求1所述的横向扩散金属氧化物半导体场效应管，其特征在于，所述的浅阱厚度范围为20nm 250nm。·
6.一种横向扩散金属氧化物半导体场效应管的制造方法，包括: 提供衬底； 在所述衬底中依次形成深阱和浅阱； 刻蚀所述浅阱和部分厚度的深阱形成凹槽； 在所述凹槽中形成栅极； 进行离子注入在所述浅阱中形成漏极，并在所述栅极下方的深阱中形成源极，所述漏极和源极的掺杂类型与所述浅阱的掺杂类型相同，且所述漏极和源极的掺杂浓度大于所述浅阱的掺杂浓度。
7.如权利要求6所述的方法，其特征在于，在所述衬底中依次形成深阱和浅阱之后，还包括:在所述衬底上依次形成缓冲层和掩膜层。
8.如权利要求6所述的方法，其特征在于，在所述衬底中依次形成深阱和浅阱之前，还包括:在所述衬底上依次形成缓冲层和掩膜层。
9.如权利要求7或8所述的方法，其特征在于，所述缓冲层为氧化硅，所述掩膜层为氮化硅。
10.如权利要求7或8所述的方法，其特征在于，所述掩膜层的厚度大于缓冲层的厚度。
11.如权利要求6所述的方法，其特征在于，所述形成凹槽的刻蚀步骤中，刻蚀去除的深讲的厚度范围为50nm 200nm。
12.如权利要求6所述的方法，其特征在于，在所述凹槽中形成栅极的步骤包括: 在所述凹槽的底部和侧壁形成隔离层； 去除所述凹槽底部的隔离层； 在所述凹槽和掩膜层上依次形成栅氧化层和多晶硅薄膜； 刻蚀所述栅氧化层和多晶硅薄膜以在所述凹槽中形成栅极。
全文摘要
本发明公开了一种横向扩散金属氧化物半导体场效应管及其制造方法，所述横向扩散金属氧化物半导体场效应管，包括衬底；形成于所述衬底中的深阱以及形成于所述深阱上的浅阱，所述深阱和浅阱的掺杂类型相反；刻蚀所述浅阱和部分厚度的深阱形成的凹槽；形成于所述浅阱中的漏极；形成于所述凹槽中且位于所述漏极两侧的栅极；形成于所述栅极下方的深阱中的源极，所述漏极和源极的掺杂类型与所述浅阱的掺杂类型相同，且所述漏极和源极的掺杂浓度大于所述浅阱的掺杂浓度。本发明提供的一种横向扩散金属氧化物半导体场效应管可以降低开态电阻，提高开态电流，从而有效提高器件的驱动能力。
文档编号H01L21/336GK103247676SQ20121002475
公开日2013年8月14日 申请日期2012年2月3日 优先权日2012年2月3日
发明者刘金华 申请人:中芯国际集成电路制造(上海)有限公司