专利名称：氮化物半导体层及其形成方法以及半导体发光器件的制作方法
技术领域：
本文中描述的实施例一般涉及半导体发光器件、氮化物半导体层以及形成氮化物半导体层的方法。
背景技术：
使用诸如氮化镓等等的氮化物半导体的诸如紫外、蓝色或绿色发光二极管(LED) 以及蓝紫色或蓝色激光二极管(LD)的半导体发光器件已被开发出来。希望提高外量子效率以提高氮化物半导体发光器件的发光效率。为了提高外量子效率，希望在降低凹坑(pit)密度并获得高平坦度的同时减少贯穿氮化物半导体层的位错(dislocation)。
发明内容
根据一个实施例，一种半导体发光器件包括基础层(foundation layer),其具有第一主表面和在与所述第一主表面相反侧上的第二主表面，所述基础层包含氮化物半导体；第一导电类型的第一半导体层，其包含氮化物半导体，所述第一半导体层沿层叠方向与所述基础层层叠；发光层，其被设置在所述基础层与所述第一半导体层之间，所述发光层包含氮化物半导体；以及第二导电类型的第二半导体层，其被设置在所述基础层与所述发光层之间，所述第二导电类型与所述第一导电类型不同，所述第二半导体层包含氮化物半导体。所述第一主表面面对(face)所述第二半导体层。所述基础层具有设置在所述第二主表面上的不平坦部(unevenness),所述不平坦部具有凹部(recess)、侧部和凸部(protrusion)。所述第一主表面具有在沿所述层叠方向观察时覆盖所述凹部的覆盖区。所述基础层具有多个位错，所述位错包括第一位错和第二位错，所述第一位错的一端到达所述凹部，所述第二位错的一端到达所述凸部。至少一个所述第二位错的另一端到达所述侧部而不到达所述第一主表面。到达所述第一主表面的所述第二位错的数目对所有所述第二位错的数目的比例小于到达所述第一主表面的所述第一位错的数目对所有所述第一位错的数目的比例。到达所述第一主表面的所述覆盖区的位错的数目小于所有所述第一位错的数目。根据另一实施例,一种氮化物半导体层具有第一主表面、在与所述第一主表面相反侧上的第二主表面、以及在所述第二主表面上设置的不平坦部。其一端到达所述不平坦部的凸部的至少一个位错的另一端到达所述不平坦部的侧部而没有到达所述第一主表面。其一端到达所述第一主表面且其另一端到达所述凸部的位错的数目对所有到达所述凸部的位错的数目的比例小于其一端到达所述第一主表面且到达所述不平坦部的凹部的位错的数目对所有到达所述凹部的位错的数目的比例。到达在沿从所述第二主表面朝向所述第一主表面的层叠方向观察时覆盖所述凹部的所述第一主表面的区域的位错的数目小于到达所述凹部的位错的数目。根据另一实施例，一种形成氮化物半导体层的方法包括使用III族源材料和V族源材料在衬底的主表面上形成包含氮化物半导体的第一层，所述衬底的所述主表面具有衬底凸部、衬底凹部和衬底侧部；以及使用所述III源材料和所述V族源材料在所述第一层上形成包含氮化物半导体的第二层。在所述第一层的形成中所述V族源材料的供给量对所述III族源材料的供给量的比例低于在所述第二层的形成中所述V族源材料的供给量对所述III族源材料的供给量的比例。所述形成所述第一层包括使在所述第一层中的自所述衬底凹部出现的位错中的至少一个到达所述衬底侧部。所述形成所述第二层包括通过将所述第二层填充到所述不平坦部中而平坦化在所述第一层的表面中形成的不平坦部。
图IA到图ID为示例了根据第一实施例的半导体发光器件的示意图；
图2为示例了根据第一实施例的半导体发光器件的示意性截面图；图3为示例了根据第一实施例的半导体发光器件的一部分的示意性截面图；图4A和4B为示例了根据第一实施例的半导体发光器件的一部分的示意图；图5A到图5C为以工艺顺序示例了根据第一实施例的半导体发光器件的制造方法的示意性截面图；图6A和图6B为示例了与半导体发光器件有关的实验结果的图；图7为示例了与半导体发光器件有关的实验结果的图；图8A和SB为示例了半导体发光器件的特性的电子显微照片；图9A和9B为示例了半导体发光器件的特性的图；图10为示例了半导体发光器件的特性的图；图IlA到图IlD为示例了第二参考例的半导体发光器件的示意图；图12A和图12B为示例了根据第一实施例的其他半导体发光器件的示意性截面图；图13A和13B为示例了根据第二实施例的氮化物半导体层的示意性截面图；图14为示例了根据第三实施例的氮化物半导体层的形成方法的流程图；以及图15A到图15H和图16A到16H为不例了根据实施例的半导体发光器件和用于形成氮化物半导体层的方法的示意性平面图。
具体实施例方式下文中，将参考附图描述各实施例。附图为示意性或概念性的；且各部分的厚度和宽度之间的关系、各部分之间的尺寸的比例等等未必与其实际值相同。此外，即使是对于相同的部分，尺寸和比例可以在附图间被不同地示例。在本申请的说明书和附图中，与关于上文的附图描述的部件相似的部件被标以相似的参考标号，并在适当时略去了详细描述。
(第一实施例)图IA到图ID为示例了根据第一实施例的半导体发光器件的配置的示意图。图2为示例了根据第一实施例的半导体发光器件的配置的示意性截面图。首先，将使用图2描述根据该实施例的半导体发光器件的配置的概述。如图2所示，根据该实施例的半导体发光器件110包括基础层60、第一半导体层10、发光层30以及第二半导体层20。基础层60包含氮化物半导体。基础层60具有比第一半导体层10的杂质浓度低的杂质浓度或为未掺杂层。第一半导体层10包含氮化物半导体并具有第一导电类型。发光层30被设置在基础层60与第一半导体层10之间。发光层30包含氮化物半导体。第二半导体层20被设置在基础层60与发光层30之间。第二半导体层20包含氮化物半导体并具有第二导电类型。第二导电类型不同于第一导电类型。基础层60中的杂质浓度低于第 二半导体层中的杂质浓度。例如，第一导电类型为p型，第二导电类型为n型。然而，实施例不局限于此。第一导电类型可以为n型；第二导电类型可以为p型。下面将描述第一导电类型为p型且第二导电类型为n型的情况。本文中，将从基础层60朝向第一半导体层10的方向取为Z轴方向。将垂直于Z轴的一个轴取为X轴。将垂直于Z轴和X轴的方向取为Y轴。Z轴平行于层叠结构体IOs的层叠方向，该层叠结构体IOs包括基础层60、第二半导体层20、发光层30以及第一半导体层10。在本申请的说明书中，层叠不仅包括以直接接触的方式覆盖的情况，还包括其间插入有另一部件而覆盖的情况。在该实例中，半导体发光器件110还包括多层结构体40。S卩，层叠结构体IOs还包括多层结构体40。多层结构体40被设置在第二半导体层20与发光层30之间。多层结构体40为例如超晶格层。多层结构体40为例如n型。多层结构体40可以在必要时被设置，也可以被略去。多层结构体40可以被视为包括在第二半导体层20中。第二半导体层20用作例如n侧接触层。第二半导体层20可以包括例如n型GaN层。在该实例中，第一半导体层10包括第一 p侧层11、第二 p侧层12以及第三p侧层13。发光层30被设置在第一 p侧层11与第二半导体层20之间(在该实例中,在第一 p侧层11与多层结构体40之间)。第二 p侧层12被设置在第一 p侧层11与发光层30之间。第三P侧层13被设置在第二 p侧层12与发光层30之间。第一 p侧层11用作例如p侧接触层。第一 P侧层11可以包括例如P型GaN层。第二 p侧层12可以包括例如p型GaN层。第三P侧层13可以包括例如p型AlGaN层。下面描述发光层30和多层结构体40的实例。基础层60具有第一主表面60a和第二主表面60b。第一主表面60a为在第二半导体层20侧的主表面。第二主表面60b为在与第一主表面60a相反侧的主表面。第一主表面60a面对第二半导体层20。例如，第二主表面60b为下表面；第一主表面60a为上表面。或者，例如，第二主表面60b可以为上表面；第一主表面60a可以为下表面。从第二主表面60b朝第一主表面60a的方向平行于层叠方向(Z轴方向)。
基础层60具有不平坦部61。该不平坦部61被设置在基础层60的第二主表面60b上。不平坦部61具有凹部61d、侧部61s以及凸部61p。凹部61d为比凸部61p相对更缩进(recede)的部分。凸部61p为比凹部61d相对更突出的部分。侧部61s为凹部61d与凸部61p之间的部分。在该实例中，半导体发光器件110还包括衬底50、缓冲层55、第一电极70以及第二电极80。基础层60被设置在衬底50与第二半导体层20之间。换言之，衬底50被设置为与基础层60的第二主表面60b面对。衬底50可以包括例如蓝宝石、碳化硅(SiC)、硅(Si)衬底、砷化镓(GaAs) ,GaN衬底、AlN衬底等等。缓冲层55被设置在衬底50与基础层60之间。在衬底50的主表面上设置不平坦部(衬底不平坦部51)。缓冲层55被设置在衬底50的主表面上。基础层60被设置在缓冲层55上。通过设置在衬底50中的衬底不平坦部51而形成基础层60的不平坦部61。例如，衬底50的衬底不平坦部51具有衬底凸部 51p、衬底侧部51s以及衬底凹部51d。衬底凸部51p沿Z轴与基础层60的凹部61d面对。衬底凹部51d沿Z轴与基础层60的凸部61p面对。衬底侧部51s与基础层60的侧部61s面对。在形成于衬底50上的缓冲层55上形成上述层叠结构体10s。可以在形成层叠结构体IOs之后分离衬底50。在分离衬底50时可以去除缓冲层55。在分离衬底50之后，可以保留缓冲层55的至少一部分。缓冲层55可以在必要时设置，也可以在一些情况下省略。第一电极70被电连接到第一半导体层10。第二电极80被电连接到第二半导体层20。在该实例中，发光层30被设置在第二半导体层20的一部分与第一半导体层10之间。第二电极80被设置在层叠结构体IOs的在第一半导体层10侧的主表面的第二半导体层20的一部分上。通过在第一电极70与第二电极80之间施加电压使电流经由第一半导体层10和第二半导体层20而在发光层30中流动,从发光层30发射光。半导体发光器件110为例如LED。下面将描述发光层30的配置的实例。图3为示例了根据第一实施例的半导体发光器件的一部分的配置的示意性截面图。如图3所示，发光层30包括多个势垒层31和设置在多个势垒层31之间的阱层32。例如，发光层30可以具有单量子阱(SQW)结构。在该情况下，发光层30包括两个势垒层31和设置在势垒层31之间的阱层32。例如，发光层30可以具有多量子阱(MQW)结构。在该情况下，发光层30具有三个或更多的势垒层31以及设置在势垒层31之间的阱层32。在图3示例的实例中，发光层30包括n+1个势垒层31和n个阱层32 (其中n为不小于I的整数)。第(i+1)势垒层BL (i+1)被设置在第二半导体层20与第i势垒层BLi (其中i为不小于I且不大于n-1的整数)之间。第(i+1)阱层WL (i+1)被设置在第i个阱层WLi与第一半导体层10之间。第一势垒层BLl被设置在第二半导体层20 (在该实例中，多层结构体40)与第一阱层WLl之间。第n阱层WLn被设置在第n势垒层BLn与第(n+1)势垒层BL(N+1)之间。第(n+1)势垒层BL(n+l)被设置在第n阱层WLn与第一半导体层10之间。阱层32包含含有III族元素和V族元素的氮化物半导体。例如，阱层32包含含有铟(In)和镓(Ga)的氮化物半导体。换言之，阱层32包含例如InxsGai_xsN(0. 05 ^ xs ^ 0. 5)。从发光层30发射的光的峰值波长为例如不小于400纳米(nm)且不大于650 (nm)。势垒层31包含含有III族元素和V族元素的氮化物半导体。势垒层31的带隙能量大于阱层32的带隙能量。在势垒层31包含In的情况下，In在势垒层31的III族元素中的组成比低于In在阱层32的III族元素中的组成比(上述In组成比XS)。由此，阱层32的带隙能量小于势垒层31的带隙能量。 多层结构体40包括沿Z轴层叠的多个第一结构体膜(未示例)和设置在第一结构体膜之间的第二结构体膜。换言之，多层结构体40包括沿Z轴方向交替层叠的多个第一结构体膜和多个第二结构体膜。第一结构体膜包含例如GaN ;第二结构体膜包含例如InGaN。图4A和4B为示例了根据第一实施例的半导体发光器件的一部分的配置的示意图。g卩，图4A为示例了基础层60的不平坦部61的示意性平面图。图4B为沿图4A的线A3-A4的截面图。如图4A所示，在基础层60中设置连续的凸部61p和多个凹部61d。在这样的情况下，在衬底50中设置连续的衬底凹部5Id和多个衬底凸部51p。然而，该实施例不局限于此。可以在基础层60中设置连续的凹部61d和多个凸部61p。在这样的情况下，在衬底50中设置连续的衬底凸部51p和多个衬底凹部51d。同样，可以在基础层60中设置多个凸部61p和多个凹部61d。在这样的情况下，在衬底50中设置多个衬底凹部51d和多个衬底凸部51p。例如,可以在基础层60中以螺旋状(spiral configuration)设置一个连续凸部61p，而除凸部61p之外的部分形成一个连续凹部61d(螺旋状)。在该情况下，在衬底50中，以螺旋状设置一个连续的衬底凹部51d，而除衬底凹部51d之外的部分形成一个连续的衬底凸部51d (螺旋状)。换言之，例如，在通过包含Z轴的平面切割基础层60 (或衬底50)时形成从多个凸部和多个凹部中选择的至少一个就足够了。下面将描述在基础层60中设置连续凸部61p和多个凹部61d的情况。如图4A所示，在例如沿Z轴观察时的正六边形的中心和六个拐角处分别设置基础层60的不平坦部分61的多个凹部61d。在该情况下，在正六边形的中心和六个拐角处分别设置衬底50的多个衬底凸部51p。然而，多个凹部61d的设置是任意的。多个衬底凸部5Ip的设置是任意的。在该实例中，凹部61的平面形状(planar configuration)(沿Z轴观察时的形状)为圆。在该情况下，衬底凸部51p的平面形状同样为圆。然而，实施例不局限于此。凹部61的平面形状是任意的。换言之，衬底凸部5 Ip的平面形状是任意的。例如，在衬底50的位于第二半导体层20侧上的主表面上以重复图形形成多个衬底凸部51p。
例如，选择性地蚀刻成为衬底侧部51s和衬底凹部51d的衬底50的主表面的区域。由此，制成衬底凸部51p、衬底侧部51s以及衬底凹部51d。通过在具有衬底不平坦部51的衬底50的主表面上形成基础层60，在基础层60的第二主表面60b中形成不平坦部61。在该实例中，在衬底50的主表面上形成缓冲层55 ;且在缓冲层55上形成基础层60。即使在去除衬底50 (以及缓冲层55)之后，也可以基本上保持基础层60的不平坦部61的形状。基础层60的与衬底凸部51p面对的部分成为凹部61d ;基础层60的与衬底凹部51d面对的部分成为凸部61p ;且基础层60的与衬底侧部51s面对的部分成为侧部61s。缓冲层55的厚度为例如不小于约IOnm且不大于约50nm。另一方面，衬底不平坦部51的高度(深度)和周期为例如不小于约500nm且不大于约3iim。由此，在基础层60中形成基本上反映衬底不平坦部51的形状的不平坦部61，这是因为缓冲层55的厚度显著小于衬底不平坦部51的高度(深度)和周期。如图4B所示，凸部61p和第二半导体层20之间沿Z轴的距离Lp长于凹部61d与·第二半导体层20之间沿Z轴的距离Ld。凹部61d与凸部61p之间沿Z轴的距离(距离Lp与距离Ld之间的差)对应于凹部61d与凸部61p之间的高度h61(或深度)。不平坦部61的高度为例如大于等于500nm且小于等于3iim。不平坦部61的周期为例如大于等于500nm且小于等于3 ii m。凸部61p为例如从不平坦部61的最突出部分到自不平坦部61的最突出部分起的高度h61的10%的位置的部分。凹部61d为例如从不平坦部61的最缩进部分到自不平坦部61的最缩进部分起的高度h61(深度)的10%的位置的部分。侧部61s为不平坦部61的除了凸部61p和凹部61d之外的部分(高度h61的80%的部分)。本文中，为了简化描述，将衬底50的衬底凸部51p取为位于高于衬底凹部51d的位置。在该情况下，基础层60的凸部61p位于低于凹部61d的位置。在衬底50中设置连续衬底凹部51d和多个衬底凸部51p。在基础层60中设置连续凸部61p和多个凹部61d。下面的说明专注于多个衬底凸部51p中的两个。描述连接两个衬底凸部51p的中心的线(沿Z轴观察时的平面形状的重心)平行于X轴的情况。在该情况下，连接多个凹部61d的这两个中心的线平行于X轴。多个衬底凸部51p中的每一个的高度h51( S卩，衬底凹部51d的深度)为例如约I微米(Pm)。在沿X轴并置的两个衬底凸部51p之间的衬底凹部51d的宽度W22(沿X轴的长度)为例如约1.5 ym。在沿X轴并置的两个衬底凸部51p的中心之间的沿X轴的间隔W23为例如约1.5iim。在该实例中，在通过经过沿X轴并置的两个衬底凸部51p的中心的X-Z平面切割衬底50时获得的多个衬底凹部51d的中心之间的间隔与间隔W23相同。衬底凸部51p的沿X轴的宽度W21为例如约2 u m。如上所述，缓冲层55的厚度充分小于衬底不平坦部51的高度(深度)和周期。在该情况下，缓冲层55的厚度基本上可忽略；且基础层60的不平坦部61的形状与衬底50的衬底不平坦部51的形状基本上匹配。基础层60的凸部61p的高度h61(即，多个凹部61d中的每一个的深度)为例如约lum。在基础层60中，沿X轴并置的两个凹部61d之间的凸部61p的宽度W12(沿X轴的长度)为例如约1.5iim。在基础层60中，沿X轴并置的两个凹部61d的中心之间的沿X轴的间隔W13为例如约5 u m。在该实例中，在通过经过沿X轴并置的两个凹部61d的中心的X-Z平面切割基础层60时获得的多个凸部61p的中心之间的间隔与间隔W13相同。基础层60的凹部61d的沿X轴的宽度Wll为例如约2iim。上述描述为衬底50的衬底不平坦部51和基础层60的不平坦部61的一个实例；该实施例并不局限于此。即使在衬底50中设置连续的衬底凸部51p和多个衬底凹部51d且在基础层60中设置连续凹部61d和多个凸部61p的情况下，例如，基础层60的不平坦部61的形状与衬底50的衬底不平坦部51的形状基本上匹配。基础层60具有位错。位错为具有线状(line configuration)的晶体缺陷。下面将描述在基础层60中发生的位错。图IA为沿图IB到ID的线A1-A2的截面图。图IB、IC以及ID分别为图IA的BI平面、Cl平面以及Dl平面的平面图。BI平面、Cl平面以及Dl平面为垂直于Z轴的平面。图IB示例了在基础层60的第一主表面60a处的位错65。图IC示例了在包括基础层60的凹部61d的平面处的位错65。图ID示例了在包括基础层60的凸部61p的平面处的位错 65。如图IA所示，在基础层60中发生位错65。例如，当在衬底50的主表面上形成缓冲层55和在缓冲层55上进行基础层60的晶体生长时发生位错65。位错65至少形成在基础层60的内部。位错65通过缓冲层55而实质上到达衬底50的主表面。在基础层60的晶体生长期间，从衬底50的主表面朝向第一主表面60a形成位错65。如图IA所示，到达凸部61p的位错65中的至少一个还到达在该至少一个位错65的另一端处的凸部61p，并且不到达第一主表面60a。换言之，从衬底凹部51d发生的位错65到达衬底凹部51d而不到达第一主表面60a。如图IA所示,到达凸部61p的位错65中的至少一个还到达侧部61s,并且不到达第一主表面60a。换言之，从衬底凹部51d发生的位错65到达衬底侧部51s而不到达第一主表面60a。虽然在图IA中未示例，到达凸部6Ip的位错65 (到达衬底凹部5Id的位错65)的极小部分到达第一主表面60a ;剩余的较大部分被消灭(annihilate)而没有到达第一主表面 60a。换言之，如图ID所示，相对大数目的位错65到达凸部61p。从凸部61p和从衬底凹部51d发生到达凸部61p的位错65。如图IC所示，在包括凹部61d的平面(实质上包括衬底凸部51p的平面)中，在沿Z轴观察时覆盖凸部61p的区域的位错65显著减少。这是因为从凸部61p发生的位错65已经通过到达侧部61而在包括凹部61d的平面的高度处被消灭。如图IB所示，如所预料的，在沿Z轴观察时覆盖凸部61p的第一主表面60a的区域的位错65的数目是低的。由此，到达凸部61p的位错65的极小部分到达第一主表面60a ；剩余的较大部分通过到达侧部61s被消灭而没有到达第一主表面60a。另一方面,如图1A、IB和IC所不,从凹部6Id朝向第一主表面60a,从凹部6Id发生的位错65同样减少。然而，减少的程度没有从凸部61p发生的位错65在第一主表面60a处的减少的程度大。例如，比较图IB和1D，到达凸部61p的位错65的约10%到达第一主表面60a ;剩余的约90%被消灭而没有到达第一主表面60a。另一方面，比较图IB和1C，到达凹部61d的位错65的约50%到达第一主表面60a ;剩余的约50%被消灭而没有到达第一主表面60a。由此，到达凸部61p且到达第一主表面60a的位错65的数目对所有到达凸部61p的位错65的数目的比例(在上述实例中，10%)低于到达凹部61d且到达第一主表面60a的位错65的数目对所有到达凹部61d的位错65的数目的比例(在上述实例中，50 % )。如上所述，所有到达凹部61d的位错65的约50%也到达沿Z轴观察时覆盖凹部61d的第一主表面60a的区域。换言之，到达在沿Z轴方向(从第二主表面60b朝向第一主表面60a的层叠方向)观察时覆盖凹部61d的第一主表面60a的区域的位错65的数目小于到达凹部61d的位错65的数目。换言之，到达凹部61d的位错65在第一主表面60a的位置(高度)处较少。上述图IA到ID示意性示例了位错65。相应地,例如，到达凸部61p且到达第一主表面60a的位错65的数目对所有到达凸部61p的位错65的数目的比例的值和到达凹部61d且到达第一主表面60a的位错65的数目对所有到达凹部61d的位错65的数目的比例
在基础层60中，在凸部61p是连续的且设置多个凹部61d的情况下，“到达凸部61p且到达第一主表面60a的位错65”可以被取为例如在与Z轴垂直的平面的单位表面积中包括的到达第一主表面60a且到达凸部61p的位错65。在该情况下，“所有到达凸部61p的位错65”可以被取为在与Z轴垂直的平面的单位表面积中包括的所有到达凸部61p的位错65。在设置多个凹部61d的情况下，“到达凹部61d且到达第一主表面60a的位错65”可以被取为例如到达第一主表面60a且到达一个凹部61d的位错。在该情况下，“所有到达凹部61d的位错”可以被取为所有到达一个凹部61d的位错65。或者，“到达凹部61d且到达第一主表面60a的位错65”可以被取为例如在与Z轴垂直的平面的单位表面积中包括的到达第一主表面60a且到达凹部61d的位错65。在该情况下，“所有到达凹部61d的位错”可以被取为在与Z轴垂直的平面的单位表面积中包括的所有到达凹部61d的位错。“到达在沿Z轴方向观察时覆盖凹部61d的第一主表面60a的区域的位错65”可以被取为，例如，对于在与Z轴垂直的平面的单位表面积中包括的凹部61d，到达在沿Z轴方向观察时覆盖凹部61d的第一主表面60a的区域的位错65。另一方面，在基础层60中凹部61d是连续的且设置多个凸部61p的情况下，例如，可以将与在垂直于Z轴的平面的单位表面面积中包括的凹部61d有关的特性用于凹部61d。例如，可以将与一个凸部61p有关的特性或与在垂直于Z轴的平面的单位表面积中包括的凸部61p有关的特性用于凸部61p。其中半导体发光器件110还包括设置在基础层60的第二主表面60b侧上的衬底50的情况为如下。基础层60被设置在衬底50与第二半导体层20之间。衬底50具有与基础层60的不平坦部61面对的衬底不平坦部51。衬底50包括在与基础层60面对的表面中设置的衬底不平坦部51。衬底不平坦部51包括衬底凹部51d、衬底侧部51s以及衬底凸部51p。到达衬底凹部51d的位错65中的至少一个还到达衬底侧部51s而没有到达基础层60的第一主表面60a。到达衬底凹部51d且到达第一主表面60a的位错65的数目对所有到达衬底凹部51d的位错65的数目的比例低于到达衬底凸部51p且到达第一主表面60a的位错65的数目对所有到达衬底凸部51p的位错65的数目的比例。到达在沿Z轴方向观察时覆盖衬底凸部51p的第一主表面60a的区域的位错65的数目小于到达衬底凸部51p的位错65的数目。换言之，到达衬底凸部51p的位错65在第一主表面60a的位置(高度)处较少。通过这样的配置，可以提供既具有低位错密度也具有高表面平坦度的具有高效率的氮化物半导体发光器件。下面描述根据实施例的半导体发光器件110的制造方法的一个实例。图5A到图5C为以工艺顺序示例了根据第一实施例的半导体发光器件的制造方法 的示意性截面图。S卩，这些附图示例了基础层60的形成方法。如图5A所示，在其中设置衬底不平坦部51的衬底50的主表面上(在该实例中，在缓冲层55上)使用III族源材料和V族源材料形成第一层64a。第一层64a包含氮化物半导体。第一层64a为基础层60的一部分。在初始阶段，第一层64a为多个微晶体63。多个微晶体63中的每一个的宽度(沿与Z轴垂直的方向的宽度)和多个微晶体63中的每一个的高度为例如约30nm。多个微晶体63 (第一层64a)形成在衬底凹部51d上和衬底凸部51p上。在微晶体63中形成位错65。位错65沿例如Z轴延伸。凹坑容易在衬底50的未被微晶体63覆盖的部分处形成。优选多个微晶体63覆盖衬底50的主表面。由此，抑制凹坑的形成。如图5B所示，第一层64a的形成继续。从而，在保持图5B中示例的微晶体63的形状(configuration)的同时第一层64a的厚度增大。第一层64a的厚度约为衬底凸部51p的高度。在该过程中，在第一层64a的下表面处沿Z轴延伸的位错65的一部分的延伸方向改变到与Z轴交叉的方向(例如，垂直于Z轴的方向)。于是，通过在多个微晶体63合并时这些位错65的彼此抵碰(collide)而消灭位错65的一部分。在衬底凹部51d上方的延伸方向改变到与Z轴交叉的方向的位错65的一部分与衬底侧部51s抵碰而被消灭。如图5C所示，使用III族源材料和V族源材料在第一层64a上形成第二层64b。第二层64b包含氮化物半导体。第二层64b为用于形成基础层60的另一部分的层。在形成第二层64b时，例如，采用这样的条件，其中，第二层64b沿Z轴的生长速率快于第二层64b沿与Z轴垂直的方向的生长速率。从而，通过从衬底凹部51d生长的部分与从衬底凸部51p生长的部分合并，可以进行平坦化。换言之，通过提高第二层64b的形成的层叠方向的生长速率，从衬底凹部51d的生长相对快于从衬底凸部51p的生长。由此，促进了对衬底凹部51d的填充。从而，可以使平坦度较高。同样，可以使平坦化所需的膜厚度更薄。从这样的第一层64a和第二层64b制造基础层60。随后,在基础层60上形成第二半导体层20 (以及多层结构体40)、发光层30、以及第一半导体层10 ;形成电极并将电极构图为预定的形状；获得半导体发光器件110。在上述形成方法中，位错65在第一层64a的形成期间减少；通过随后形成第二层64b而获得高平坦度。由此，获得既具有低位错密度也具有高表面平坦度的具有高效率的氮化物半导体发光器件。换言之，在形成基础层60时，位错65在不高于衬底不平坦部51的高度的区域(在衬底凸部51p与衬底凹部51d之间沿Z轴的区域)中弯曲。随后，填充衬底不平坦部51。在该填充期间，不需要弯曲位错65的延伸方向，这是因为许多位错65已经改变到与Z轴交叉的方向(例如，正交方向)。由此，可以实现高表面平坦度和较低的位错密度。在该形成方法的第一层64a的形成中，使位错65的延伸方向在不高于衬底凸部51p的高度的区域中改变到与Z轴交叉的方向(例如，正交方向)。由此，在不高于衬底凸部51p的高度的区域内部，在衬底凹部51d处发生的位错65 (到达基础层60的凸部61p的位错65)大幅减低。通过使用不高于该高度的区域，由于在衬底凹部51d上方延伸方向改 变到与Z轴交叉的方向的位错65的一部分与衬底侧部51s抵碰并被消灭,可以大幅地抑制当位错65的传播方向(延伸方向)再次改变时到达第一主表面60a的位错65 ;并获得大的位错减少效果。例如，位错65的传播方向的改变的位置(沿Z轴方向的位置)随微晶体63的尺寸改变。在衬底凹部51d附近的位错密度高于邻近第一主表面60a—侧的位错密度。随着位错65的传播方向的改变的位置接近衬底凹部51d，在微晶体63的合并期间彼此相遇的位错65的比例增加。因此，随着位错65的传播方向的改变的位置接近衬底凹部51d，位错减少效果增大。随着在基础层60的初始生长阶段中微晶体63的尺寸减小，位错减少效果增大且是良好的。另一方面，由于第二层64b沿层叠方向的生长较快，第二层64b的位错65的减少程度低于第一层64a的位错65的减少程度。在该实施例中，衬底凹部51d和衬底凸部51p的平面形状(在沿Z轴观察时的形状)是任意的。相似地，基础层60的凸部61p和凹部61d的平面形状是任意的。衬底凹部51d和衬底凸部61p的平面形状以及基础层60的凸部61p和凹部61d的平面形状可以包括例如各种形状，例如，四边形(包括菱形(diamond)等等)、六边形、圆形、扁圆形等等。在第一层64a中，在不高于衬底凸部51p的高度的区域内部位错减少。因此，衬底凹部51d的宽度W22 (沿垂直于Z轴的方向的长度)大于衬底凸部5Ip的宽度W21 (沿垂直于Z轴的方向的长度)是有利的。相似地，在不高于基础层60的凸部61p的高度的区域(在凸部61p与凹部61d之间沿Z轴的区域)中第一层64a的位错65减少。因此，基础层60的凸部61p的宽度W12 (沿垂直于Z轴的方向的长度)大于凹部61d的宽度Wll (沿垂直于Z轴的方向的长度)是有利的。由此，可以增大第一层64a的位错减少效果。在该实施例中，衬底凸部51p的高度h51(衬底凹部51d的深度)和基础层60的凹部61d的深度(凸部61p的高度h61)是任意的。衬底凸部5Ip的高度h51和基础层60的凸部61p的高度h61大于从发光层30发射的光的峰值波长、的半波长(入/2)是有利的。由此，可以通过光的衍射效应提高光提取效率。
在衬底凸部5Ip的高度h51和基础层60的凸部61p的高度h61增加得太大的情况下，当在衬底不平坦部51上形成基础层60时，表面平坦性容易劣化。例如，高度h51和高度h61不大于衬底凹部5Id的宽度W22(即，基础层60的凸部61p的宽度Wl2)是有利的。
由此，更容易获得高表面平坦度。下面将更具体地描述根据该实施例的半导体发光器件110的制造方法的一个实例。在蓝宝石衬底50的主表面上形成具有用于形成衬底不平坦部51的图形的光致抗蚀剂。光致抗蚀剂包括例如多个圆形图形。多个圆形图形分别覆盖衬底50的主表面的用于形成衬底凸部51p的部分。使用RIE(反应离子蚀刻)装置蚀刻从光致抗蚀剂的圆形图形暴露的部分的衬底50。由此，形成具有约Iym的深度的衬底凹部51d。宽度W22为约I. 5 Um0与间距(pitch)对应的间隔W23为约5iim。间距为在具有相似形状的邻近图形的中心之间的最小距离。衬底50不限于蓝宝石衬底，可以包括硅(Si)、砷化镓(GaAs)、氮化硅(SiC)、GaN衬底、AlN衬底等等。 使用有机清洁和酸清洁来处理衬底50 ;并将衬底50置于MOCVD系统的反应腔中。使用三甲基镓(TMGa)、三甲基铝(TMAl)和氨(NH3)形成缓冲层55。缓冲层55为例如GaN层。缓冲层55的厚度为约30nm。然后，使用TMGa和氨在包含氮气和氢气的气氛中在1120°C下形成基础层60。基础层60为例如未掺杂的GaN层。基础层60的厚度为例如约3 iim。具体而言，如上所述，形成第一层64a和第二层64b。首先，例如，在具有30nm的宽度和30nm的高度的衬底凹部5Id和衬底凸部5Ip上形成GaN的多个微晶体63。接着，生长GaN层。由此，使微晶体63彼此合并；以及在衬底凹部51d上将GaN层生长到0. 5 ii m的厚度。使用具有0. 5 y m的厚度的GaN层形成第一层64a。上述微晶体63被视为包含在第一层64a中。第一层64a的形成称为第一工艺。随后，实施第二工艺，其中，在第一层64a上形成第二层64b。在该实例中，第二层64b的形成温度为1120°C，该温度与第一层64a的形成温度相同。第二工艺的氨的供给量例如是第一工艺的氨的供给量的四倍。在第二工艺中，载体气体的氢气的减少量为氨的增加量。换言之，第二工艺的气体的总供给量与第一工艺的气体的总供给量相同。通过在这些条件下形成第二层64b,第一层64a和第二层64b的总厚度为约3 y m。换言之,第二层64b的厚度为约2. 5 ii m。由此，形成基础层60 (具有约3 u m的厚度)。然后，使用硅烷(SiH4)作为杂质源气体，形成第二半导体层20 (n侧接触层)。第二半导体层20的厚度为例如4iim。在该实例中，第二半导体层20的形成温度为1100°C，该温度低于第一层64a和第二层64b的形成温度。接着，形成多层结构体40。具体而言，例如，在氮气氛中使用TMGa和氨在800°C下形成未掺杂的GaN膜(第一结构体膜)。第一结构体膜的厚度为例如3nm。接着，通过添加三甲基铟(TMIn)在800°C下形成未掺杂的Inatl7Gaa93N膜(第二结构体膜)。第二结构体膜的厚度为例如lnm。第一结构体膜和第二结构体膜的形成被重复总共20次。然后，最终，形成具有3nm厚度的未掺杂的GaN膜(第一结构体膜)。由此，形成多层结构体40。然后，形成发光层30。具体而言，例如，在衬底50处于850°C的温度的条件下，在氮气气氛中使用TMGa和氨形成未掺杂的GaN层(多个势垒层31的第一势垒层BLl)。该GaN层的厚度为例如5nm。接着，在衬底50处于730°C的温度的条件下，使用TMGa、TMIn以及氨形成未掺杂的Inai5Gaa85N层(多个阱层32的第一阱层WLl)。该Inai5Gaa85N层的厚度为例如2. 5nm。随后，通过重复上述势垒层31的形成和上述阱层32的形成，形成发光层30。然后，在1030°C下在包含氮气和氢气的气氛中使用TMAl、TMGa和氨以及双(环戊二烯基)镁(CP2Mg)作为杂质源材料形成第三p侧层13。然后，使用TMGa和氨形成第二 p侧层12。随后，形成第一 p侧层11 (p侧接触层)。第三p侧层13的厚度为例如IOnm ;第二 P侧层12的厚度为例如80nm ;第一 p侧层11的厚度为例如10nm。由此形成第一半导体层10。在生长上述晶体之后，将温度降低到室温。通过进行从第一 P侧层11侧上的主表面直到到达第二半导体层20的中途的厚度进行对层叠结构体IOs的干法蚀刻，暴露第二半导体层20的一部分。然后，在暴露的第二半导体层20上形成由Ti/Pt/Au的层叠膜构成的第二电极80。在第一 p侧层11上形成由ITO构成的第一电极70。由此,形成半导体发光 器件110。下面将描述由发明人独自进行的用以产生根据实施例的配置的实验。在这些实验中，基础层60的形成条件不同于根据实施例的形成方法的基础层60的形成条件。即，在实施例中，基础层60的形成包括第一层64a的形成(第一工艺)和具有与第一层64a不同的形成条件的第二层64b的形成(第二工艺)。比较而言，在下述实验中，基础层60的形成条件对于一个基础层60而言是恒定的。此时，通过在基础层60的形成期间改变各种源材料供给比率而形成基础层60 ;并评估基础层60的位错65和凹坑。在这些实验中，衬底50和缓冲层55的条件与关于实施例描述的条件相同。图6A和6B为示例了与半导体发光器件有关的实验结果的图。图6A示例了位错65的密度的评估结果；图68示例了凹坑密度的评估结果。在这些图中，水平轴为在形成基础层60时的V族源材料的供给量对III族源材料的供给量的比例，即，V族/111族比率R(V/III)。在这些图中示例的这些实验中，使用四种类型的V族/III族比率R(V/III) :330、660、1320和2460。在图6A中，左侧的垂直轴示例了基础层60的螺位错(screw dislocation)密度Csd ;右侧的垂直轴示例了刃位错(edge dislocation)密度Ced。图6B的垂直轴示例了凹坑密度Cp。通过从样品的X射线衍射测量的对称面和非对称面的摇摆曲线半高宽度和样品的TEM(透射电子显微镜)图像确定螺位错密度Csd和刃位错密度Ced。刃位错密度Ced和螺位错密度Csd为基础层60的第一主表面60a的密度。从SEM(扫描电子显微镜)图像确定凹坑密度Cp。当形成基础层60时，如图6A所示，在V族/III族比率R(V/III)低时，位错密度(螺位错密度Csd和刃位错密度Ced)低。如图6B所示，在V族/III族比率R(V/III)低时，凹坑密度Cp高。当凹坑密度Cp高时，基础层60的平坦性是差的，并出现空洞(void)。换言之，在V族/III族比率R(V/III)低的条件下形成基础层60的情况下，平坦性是差的；并且，例如，还出现空洞等等。从图6A和6B可以看出，在降低位错密度与降低凹坑密度Cp之间存在与V族/111族比率R(V/III)有关的折衷关系。在保持低凹坑密度Cp (例如，凹坑密度CpSO)的同时稳定地获得低位错密度的V族/III族比率R(V/III)为例如1320。此时，刃位错密度Ced为约4X 108/cm2。换言之，在使用一个条件形成基础层60的该参考例中，当凹坑密度Cp稳定地保持在0时，刃位错密度Ced不小于约4X 108/cm2。图7为示例了与半导体发光器件有关的实验结果的图。该图示例了刃位错密度Ced与半导体发光器件的光输出OP之间的关系的评估结果。水平轴示例了刃位错密度Ced ;垂直轴示例了光输出OP(标准化值)。如图7所示，半导体发光器件的光输出OP随刃位错密度Ced的降低而提高。为了获得高光输出0P。刃位错密度Ced尽可能低是有利的。然而，如关于图6A和6B所描述的，在降低位错密度与降低凹坑密度Cp之间存在折衷关系；存在对位错密度(例如，刃位错密度Ced)的降低的限制。然而，对于如图6A所示例的V族/III族比率R(V/III)为低(例如，约330)的条件，凹坑密度Cp急剧增加且平坦性大幅劣化。因此，通常不采用V族/III族比率R(V/ III)为低的条件。例如，当形成基础层60时，通常采用V族/III族比率R(V/III)不小于约2000且不大于约3000的条件。通常，舍弃V族/III族比率R(V/III)为低的条件，这是因为，凹坑密度Cp高、平坦性差且出现空洞等等。尽管如此，本发明人对在通常被舍弃的条件下由此制造的基础层60进行了评估。然而，发现如图6A所示，对于V族/III族比率R(V/III)低的条件，位错密度(螺位错密度Csd和刃位错密度Ced 二者)明显降低。基于该新发现的现象，发明人调查了获得其中位错密度低且凹坑密度Cp低(即，表面平坦度高)的条件。结果，发现根据实施例的配置可以获得既具有低位错密度也具有高表面平坦度的高效率的半导体发光器件。换言之，在基础层60的形成的第一层64a中，位错65在不高于衬底不平坦部51的高度的区域中弯曲。用随后形成的第二层64b填充衬底不平坦部51以确保平坦度。不必使第二层64b的位错65弯曲。由此，可同时实现高表面平坦度和低位错密度。图8A和SB为示例了半导体发光器件的特性的电子显微照片。这些图示例了作为半导体发光器件的一部分的衬底50和基础层60的截面TEM图像。图8A对应于根据实施例的半导体发光器件110。图SB对应于第一参考例的半导体发光器件191。在半导体发光器件110中，基础层60的第一层64a的V族/111族比率R(V/III)为330。第二层64b的V族/III族比率R(V/III)为1320。另一方面，在半导体发光器件191中，使用一个条件形成基础层60。g卩，在半导体发光器件191的基础层60的形成中，V族/III族比率R(V/III)为1320。换言之，这对应于仅仅形成第二层64b而不形成第一层64a。在衬底50上的缓冲层55上以该条件形成基础层60。基础层60的厚度为约3 u m。在图8A和8B中，图像内部的暗线对应于位错65。从图8A和8B可以看出，与第一比较例的半导体发光器件191相比，在半导体发光器件110中，从基础层60的第二主表面60b到达第一主表面60a的位错65明显较少。从图8A可以看出，在半导体发光器件110中，位错65的传播方向在从凹部61d的下表面向上约IOOnm的区域中和从凸部61p的下表面向上约IOOnm的区域中改变。“下表面”为在衬底50侧的表面；“向上”为从衬底50朝向基础层60的方向。位错65的传播方向的改变为从沿Z轴向上的方向改变到与Z轴交叉的方向。通过改变位错65的传播方向，位错65彼此抵碰；由此消灭向上延伸的位错65。此夕卜，到达凸部61p的下表面的位错65 (到达衬底凹部51d的位错65)的一部分还到达侧部61s (衬底侧部51s)并被消灭。因此，到达凸部61p且到达第一主表面60a的位错65的数目对所有到达凸部61p的位错65的数目的比例低于到达凹部61d且到达第一主表面60a的位错65的数目对所有到达凹部61d的位错的数目的比例。由于这些现象，与衬底50面对的基础层60的表面(第二主表面60b)处的位错65在自基础层60的第二主表面60b起500nm的区域中减少到1/5或更少。换言之，在半导体发光器件110中，到达凸部61p的位错65中的至少一个在从第二主表面60b朝向第一主表面60a的不大于500nm的区域中还从第二主表面60b侧上的凸部61p的表面到达侧部61s。在与Z轴垂直的平面的单位表面积中包括的到达第一主表面60a且到达凸部61p 的位错65的数目与在单位表面积中包括的到达第一主表面60a且到达凹部61d的位错65的数目的总和不大于在单位表面积中包括的到达凸部61p的位错65的数目与在单位表面积中包括的到达凹部61d的位错65的数目的总和的1/5。其更希望地不大于1/8。另一方面,在图8B所不例的第一参考例的半导体发光器件191中，到达凹部61d和凸部61p的位错65的较大部分沿Z轴传播并到达基础层60的第一主表面60a。因此，到达凸部61p且到达第一主表面60a的位错65的数目对所有到达凸部61p的位错的数目的比例约与到达凹部61d且到达第一主表面60a的位错65的数目对所有到达凹部61d的位错的数目的比例相同。在第一主表面60a处，由于位错65而形成凹坑；因而表面平坦性差。图9A和9B为示例了半导体发光器件的特性的图。S卩，这些图示例了半导体发光器件110和半导体发光器件191的位错密度的测量结果。图9A示例了刃位错密度Ced ;图9B示例了螺位错密度Csd。如图9A和9B所示，半导体发光器件110的刃位错密度Ced和螺位错密度Csd低于半导体发光器件191的刃位错密度Ced和螺位错密度Csd。例如，在半导体发光器件191的刃位错密度Ced为约4. I X IOVcm2时，半导体发光器件110的刃位错密度Ced减小一半，为约2. OX 108/cm2。在半导体发光器件191的螺位错密度Csd为约5. 6X 107/cm2时，半导体发光器件110的刃位错密度Ced大幅降低到约3. 6 X IOVcm2。图10为示例了半导体发光器件的特性的图。S卩，该图示例了半导体发光器件110和191的光发射特性的测量结果。水平轴为驱动电流Id ;垂直轴为发光效率Eff (相对值)。如图10所示，半导体发光器件110的发光效率EfT高于半导体发光器件191的发光效率Eff。特别地，半导体发光器件110的发光效率Eff在低电流区域中极大地增加。这是因为，在半导体发光器件110中，作为非辐射复合中心的位错的密度低，因而更多的载流子对辐射复合做出贡献。由此，根据基于实施例的半导体发光器件110，获得了既具有低位错密度也具有高表面平坦度的高效率的氮化物半导体发光器件。虽然对于根据实施例的基础层60在上面描述了第一层64a和第二层64b的形成温度相同的情况，但实施例并不局限于此。例如，在第一层64a的形成温度为1060°C且第二层64b的形成温度为1120°C的情况下，同样获得了与上述结果相似的结果。例如，在第一层64a的形成期间反应腔内部的压力为1013hPa且在第二层64b的形成期间反应腔内部的压力为400hPa的情况下，同样获得了与上述结果相似的结果。在实施例中，第二层64b的形成温度不低于第一层64a的形成温度是有利的。由此，例如，可以较容易地改善填充性(fiIIabiIity)并获得高表面平坦度。在实施例中，在第二层64b的形成期间反应腔内部的压力不大于在第一层64a的形成期间反应腔内部的压力是有利的。由此，例如，可以较容易地改善填充性并获得高表面平坦度。
在实施例中，基础层60的厚度不小于Iiim且不大于4 iim是有利的。通过使基础层60的厚度不小于I U m且不大于4 y m，可以较容易地实现对衬底不平坦部51的良好填充性并获得平坦的基础层60。图IlA到图IlD为示例了第二参考例的半导体发光器件的配置的示意图。图IlA为沿图IlB到图IlD的线A1-A2的截面图。图11B、图IlC和图IlD分别为图IlA的BI平面、Cl平面和Dl平面的平面图。在第二参考例的半导体发光器件192中，使用一个条件形成基础层60。该形成的V族/III族比率R(V/III)是低的，例如，330。换言之，这对应于仅使用半导体发光器件110的第一层64a的形成条件而形成的半导体发光器件192的整个基础层60。半导体发光器件192对应于在图6A和图6B中示例的V族/III族比率R(V/III)为例如330的情况。在图IlA所示例的半导体发光器件192中，在基础层60中形成空洞60v。此外，虽然到达凸部61p的位错65的一部分还到达侧部61s，但到达凸部61p的许多位错65到达第一主表面60a。在半导体发光器件192中，在不低于衬底凸部51p的高度的区域中，位错65的延伸方向改变到到达Z轴方向的方向(例如，正交方向)。因此，在衬底凹部51d处发生的位错65的一部分到达在衬底凸部51p上方的第一主表面60a。因此，如图IIB和IlC所示，到达当沿Z轴方向观察时覆盖凹部61d的第一主表面60a的区域的位错65的数目大于到达凹部61d的位错65的数目。如图IlD所示，半导体发光器件192的第二主表面60b的位错65的特性与半导体发光器件110的第二主表面60b的位错65的特性相似。由此，在第二参考例的半导体发光器件192中，由于仅仅使用低V族/III族比率R(V/III)进行基础层60的形成，因此出现空洞60v。于是，如图6B所示，凹坑密度Cp是高的。此外，由于在衬底凹部51d处发生的位错65的一部分到达在衬底凸部51p上方的第一主表面60a，因此位错65的减少程度低。比较而言，在根据实施例的半导体发光器件110中，基础层60的形成包括使用低V族/III族比率R(V/III)形成第一层64a和使用高V族/III族比率R(V/III)形成第二层64b。因此，抑制了空洞60v的出现。并且，凹坑密度Cp是低的。此外，在衬底凹部51d处发生的位错65的延伸方向在不高于衬底凸部51p的高度的区域中改变到到达Z轴方向的方向，从而通过到达彼此或到达侧部61s而消灭。因此，位错65的减少程度高。图12A和12B为示例了根据第一实施例的其他半导体发光器件的配置的示意性截面图。
如图12A所示，在根据实施例的半导体发光器件111中未设置缓冲层55。或者，缓冲层55是薄的；衬底50实质上接触基础层60。在该情况下同样地，如果基础层60具有上述配置，则可以提供既具有低位错密度也具有高表面平坦度的高效率的氮化物半导体发光器件。在根据实施例的半导体发光器件112中，如图12B所示，未设置衬底50和缓冲层55。例如，通过在衬底50上(在缓冲层55上)形成包括基础层60的层叠结构体IOs并随后去除衬底50 (以及缓冲层55)而获得该配置。在该情况下同样地，如果基础层60具有上述配置，则可以提供既具有低位错密度也具有高表面平坦度的高效率的氮化物半导体发光器件。在衬底50被去除的情况下，使用可利用溶液化学蚀刻的Si作为衬底50是有利的，这是因为，可以没有损伤地去除基础层60并且这些工艺是容易的。第二实施例
该实施例涉及氮化物半导体层。图13A和13B为示例了根据第二实施例的氮化物半导体层的配置的示意性截面图。如图13A所示，根据该实施例的氮化物半导体层120 (例如，基础层60)包括第一主表面60a和第二主表面60b。第二主表面60b为在与第一主表面60a相反侧上的主表面。氮化物半导体层120还包括设置在第二主表面60b中的不平坦部61。到达不平坦部61的凸部61p的位错65中的至少一个到达不平坦部61的侧部61s并且不到达第一主表面60a。到达凸部61p且到达第一主表面60a的位错65的数目对所有到达凸部61p的位错的数目的比例低于到达不平坦部61的凹部61d且到达第一主表面60a的位错65的数目对所有到达凹部61d的位错的数目的比例。到达当沿从第二主表面60b朝向第一主表面60a的层叠方向(例如，Z轴方向)观察时覆盖凹部61的第一主表面60a的区域的位错65的数目小于到达凹部61d的位错65的数目。在例如衬底50上设置氮化物半导体层120。即，氮化物半导体层120被形成在衬底50上。衬底50具有与氮化物半导体层120的不平坦部61面对的衬底不平坦部51。氮化物半导体层120可以用作例如半导体发光器件的第二半导体层20、发光层30和第一半导体层10的基础层。或者，氮化物半导体层120可被用作例如在半导体发光器件中包括的半导体层中的至少一部分。或者，氮化物半导体层120可被应用于使用氮化物半导体层的半导体器件，例如，晶体管(例如，HEMT)等等。根据该实施例的氮化物半导体层120可以包括关于第一实施例描述的第一层64a和第二层64b。氮化物半导体层120的制造方法可以包括关于第一实施例描述的制造方法的至少一部分。在根据该实施例的氮化物半导体层121 (例如，基础层60)中，如图13B所示，未设置衬底50和缓冲层55。通过例如在衬底50上(在缓冲层55上)形成基础层60且随后去除衬底50 (和缓冲层55)，获得该配置。在该情况下同样地，如果基础层60具有上述配置，则可以提供既具有低位错密度也具有高表面平坦度的氮化物半导体层。氮化物半导体层121同样可被应用于诸如LED等等的半导体发光器件和诸如晶体管(例如，HEMT)等等的使用氮化物半导体层的半导体器件。第三实施例该实施例涉及氮化物半导体层的形成方法。图14为示例了根据第三实施例的氮化物半导体层的形成方法的流程图。如图14所示，根据该实施例的氮化物半导体层的形成方法包括第一工艺(步骤S110)和第二工艺(步骤S120)。第一工艺包括通过使用III族源材料和V族源材料在其中设置有衬底凸部51p、衬底凹部51d和衬底侧部51s的衬底50的主表面上形成包含氮化物半导体的第一层64a。衬底凸部51p为衬底50的主表面的比衬底凹部51d相对更加突出的部分。衬底 凹部51d为比衬底凸部51p相对更加缩进的部分。衬底侧部51s为在衬底凸部51p与衬底凹部51d之间的部分。衬底凸部51p为例如从衬底50的主表面的最突出部分到自该最突出部分起的衬底凸部51p的高度h51的10%的位置的部分。衬底凹部51d为例如从主表面的最缩进部分到自该最缩进部分起的高度h51 (深度)的10%的位置的部分。衬底侧部51s为例如主表面的除了衬底凸部51p和衬底凹部51d之外的部分(高度h61的80%的部分)。第二工艺包括使用III族源材料和V族源材料在第一层64a上形成包含氮化物半导体的第二层64b。第一工艺的V族源材料的供给量对III族源材料的供给量的比例(V族/III族比率R(V/III))低于第二工艺的V族源材料的供给量对III族源材料的供给量的比例(V族/III 族比率 R(V/III))。第一工艺包括在第一层64a中的从衬底凹部51d发生且还到达衬底侧部51s的位错65中的至少一个。第二工艺包括用第二层64b填充在第一层64a的表面中形成的不平坦部以平坦化第二层64b。由此，可以提供用于形成既具有低位错密度也具有高表面平坦度的高效率的氮化物半导体层的方法。第二工艺的位错密度的降低程度低于第一工艺的位错密度的降低程度。在该实施例中，第一工艺包括在第一层64a的具有自衬底凹部51d的不大于500nm的厚度的区域中使从衬底凹部51d发生的位错65到达衬底侧部51s。第一层64a的厚度可以小于500nm。在该实施例中，第一工艺的V族/III族比率R(V/III)小于660且不小于200是有利的。由此，例如，更容易获得位错密度降低效果。在该实施例中，第二工艺的V族/III族比率R(V/III)不小于660是有利的。由此，例如，可以更稳定地降低凹坑密度Cp且容易地获得较高的表面平坦度。该实施例不仅可应用于氮化物半导体层的形成方法，还可以应用于使用氮化物半导体层制造任何半导体器件(包括，例如，半导体发光器件)的方法。存在这样的在具有衬底不平坦部51的衬底50上形成氮化物半导体层的方法形成具有小平面表面(facet surface)的晶体单元；以及随后通过在促进横向生长来形成平坦膜的同时，使位错线在横向方向上弯曲(第三参考例)。在该情况下，位错65的方向在高于衬底凸部51p的高度h51的位置处改变。因此，位错65不到达衬底侧部51s。因此，在第三参考例中，位错密度降低效果是不充分的。同样，存在这样的方法，其中，从衬底凸部51p生长晶体而不从衬底凹部51d生长晶体，并通过使从衬底凸部51p生长的晶体在衬底凹部51d上方合并(第四参考例)。在该情况下同样地，由于位错65不到达衬底侧部51s，因此位错密度降低效果是不充分的。存在这样的方法，其中，使用V族/III族比率R(V/III)不小于0且不大于100的条件在具有衬底不平坦部51的衬底50上形成III族氮化物半导体(第五参考例)。在该情况下，所形成的III族氮化物半导体为富金属的并且实质上为Ga层或Al层。在该情况下，空洞容易出现；凹坑密度Cp增大；不能获得具有良好特性的氮化物半导体层。比较而言，在该实施例中，V族/III族比率R(V/III)被设定到不小于200。由此，金属含量比率是适当的；获得具有良好特性的氮化物半导体层。虽然存在其中使用与衬底50不同的材料在衬底50上形成不平坦部并在不平坦部 上形成氮化物半导体层的方法(第六参考例)，但该情况下的制造是复杂的。比较而言，在该实施例中，由于在衬底50自身中形成衬底不平坦部51而没有使用其他材料，因此生产率闻。在该实施例中在衬底50中设置多个衬底凸部51p的情况下，在与Z轴垂直的平面中二维地设置多个衬底凸部51p是有利的。在衬底50中设置多个衬底凹部51d的情况下，在与Z轴垂直的平面中二维地设置多个衬底凹部51d是有利的。由此，从衬底凹部51d发生的位错65在该平面中延伸时容易到达衬底侧部51s ;从而位错密度降低的效果提高。在基础层60中设置多个凹部61d的情况下，在与Z轴垂直的平面中二维地设置多个凹部61d是有利的。在基础层60中设置多个凸部61p的情况下，在与Z轴垂直的平面中二维地设置多个凸部61p是有利的。由此，从凸部61p发生的位错65在该平面中延伸时容易到达侧部61s ;从而位错密度降低的效果提高。换言之，选自凸部61p和凹部61d的至少一者被多个地设置在基础层60中并且被二维地设置在与Z轴方向垂直的平面中是有利的。图15A到图15H以及图16A到16H为示例了根据该实施例的半导体发光器件的配置和形成氮化物半导体层的方法的示意性平面图。S卩，这些图示例了基础层60的不平坦部61 (凹部61d和凸部61p)以及衬底不平坦部51 (衬底凸部51p和衬底凹部51d)的平面形状和平面设置(在沿Z轴观察时的形状和设置)。如图15A到图15H以及图16A到图16H所示，衬底凸部51p和衬底凹部51d可以具有各种形状，例如，三角形、四边形(包括菱形和平行四边形)、六边形等等。可以在三角形的顶点、六边形的中心和顶点等等处设置被多个地设置的衬底凸部51p和被多个地设置的衬底凹部51d。除了上述之外，在实施例中不平坦部61和衬底不平坦部51的平面设置的各种修改是可能的。根据实施例，可以提供既具有低位错密度也具有高表面平坦度的高效率的半导体发光器件、氮化物半导体层以及形成氮化物半导体层的方法。在本说明书中，“氮化物半导体”包括化学式为BxInyAlzGamN (0彡x彡I，0^y^l,0^z^ l,x+y+z ( I)的所有半导体成分，其中每个组成比x,y和z分别在该范围内变化。“氮化物半导体”还包含上述化学式中的N(氮)之外的V族元素、被添加以控制各种特性(例如导电类型等等)的各种元素、以及非故意地包含的各种元素。在本申请的说明书中，“垂直”和“平行”不但指严格垂直和严格平行，还包括例如由制造工艺引起的波动等。基本垂直和基本平行就足够了。上文中，参考具体实例描述了本发明的示例性实施例。然而，本发明不限于这些具体实例。例如，本领域的技术人员可以通过从已知技术适当地选择包括在半导体发光器件中的诸如基础层、半导体层、发光层、电极、衬底、缓冲层等的部件的具体配置而相似地实施本发明；这样的实施在获得相似的效果的程度上包括在本发明的范围内。此外，具体实例的任何两个或更多的要素可以在技术可行的范围内组合且在包含本发明的主旨的程度上包括在本发明的范围内。
另外，本领域的技术人员基于上面作为本发明的实施例描述的半导体发光器件、氮化物半导体层和形成氮化物半导体层的方法，通过适当的设计修改而可实施的所有半导体发光器件、氮化物半导体层和形成氮化物半导体层的方法同样在包含本发明的精神的程度上包括在本发明的范围内。本领域的技术人员在本发明的精神内可以构思各种其他改变和修改，且应理解，这样的改变和修改同样包含在本发明的范围内。虽然已描述了特定实施例，但这些实施例仅作为实例给出，并不旨在限制本发明的范围。实际上，本文中描述的新颖实施例可以以各种其它形式具体化；另外，可以在不脱离本发明的精神的情况下对本文中描述的实施例进行形式上的各种省略、替代和改变。所附权利要求及其等效物旨在涵盖落入本发明的范围和精神内的这样的形式或修改。
权利要求
1.一种半导体发光器件，包括 基础层，其具有第一主表面和在与所述第一主表面相反侧上的第二主表面，所述基础层包含氮化物半导体； 第一导电类型的第一半导体层，其包含氮化物半导体，所述第一半导体层沿层叠方向与所述基础层层叠； 发光层，其被设置在所述基础层与所述第一半导体层之间，所述发光层包含氮化物半导体；以及 第二导电类型的第二半导体层，其被设置在所述基础层与所述发光层之间，所述第二导电类型与所述第一导电类型不同，所述第二半导体层包含氮化物半导体， 所述第一主表面面对所述第二半导体层， 所述基础层具有设置在所述第二主表面上的不平坦部，所述不平坦部具有凹部、侧部和凸部， 所述第一主表面具有在沿所述层叠方向观察时覆盖所述凹部的覆盖区， 所述基础层具有多个位错，所述位错包括第一位错和第二位错，所述第一位错的一端到达所述凹部，所述第二位错的一端到达所述凸部， 至少ー个所述第二位错的另一端到达所述侧部而不到达所述第一主表面， 到达所述第一主表面的所述第二位错的数目对所有所述第二位错的数目的比例小于到达所述第一主表面的所述第一位错的数目对所有所述第一位错的数目的比例，且到达所述第一主表面的所述覆盖区的位错的数目小于所有所述第一位错的数目。
2.根据权利要求I的器件，其中，在与所述层叠方向垂直的平面的単位表面积中包括的其一端到达所述第一主表面且其另一端到达所述凸部的位错的数目与在所述单位表面积中包括的其一端到达所述第一主表面且其另一端到达所述凹部的位错的数目的总和不大于在所述单位表面积中包括的到达所述凸部的位错的数目与在所述单位表面积中包括的到达所述凹部的位错的数目的总和的1/5。
3.根据权利要求I的器件，其中，其一端到达所述凸部的位错中的至少ー个在从所述凸部的表面朝向所述第一主表面的500纳米内的区域中到达所述侧部。
4.根据权利要求I的器件，其中，所述基础层的厚度不小于I微米且不大于4微米。
5.根据权利要求I的器件，其中，所述凸部和所述凹部中的至少ー者被多个地设置，且所述至少一者中的多个被ニ维地设置在与所述层叠方向垂直的平面中。
6.根据权利要求I的器件，其中，在所述基础层中的杂质浓度低于在所述第一半导体层中的杂质浓度并低于在所述第二半导体层中的杂质浓度。
7.根据权利要求I的器件，其中，所述第一导电类型为p型，所述第二导电类型为n型。
8.根据权利要求I的器件，其中， 所述第一半导体层包括P型GaN层，且 所述第二半导体层包括n型GaN层。
9.根据权利要求I的器件，其中，所述基础层为未掺杂的GaN层。
10.根据权利要求I的器件，其中，所述不平坦部的高度不小于500纳米且不大于3微米。
11.根据权利要求I的器件，其中，所述不平坦部被形成为具有不小于500纳米且不大于3微米的周期。
12.根据权利要求I的器件，还包括衬底，所述基础层被设置在所述衬底与所述第二半导体层之间，所述衬底具有与所述基础层的不平坦部面对的衬底不平坦部。
13.ー种氮化物半导体层，具有第一主表面、在与所述第一主表面相反侧上的第二主表面、以及在所述第二主表面上设置的不平坦部， 其一端到达所述不平坦部的凸部的至少ー个位错的另一端到达所述不平坦部的侧部而没有到达所述第一主表面， 其一端到达所述第一主表面且其另一端到达所述凸部的位错的数目对所有到达所述凸部的位错的数目的比例小于其一端到达所述第一主表面且到达所述不平坦部的凹部的位错的数目对所有到达所述凹部的位错的数目的比例，且 到达在沿从所述第二主表面朝向所述第一主表面的层叠方向观察时覆盖所述凹部的所述第一主表面的区域的位错的数目小于到达所述凹部的位错的数目。
14.根据权利要求13的氮化物半导体层，其中，在与所述层叠方向垂直的平面的単位表面积中包括的其一端到达所述第一主表面且其另一端到达所述凸部的位错的数目与在所述单位表面积中包括的其一端到达所述第一主表面且其另一端到达所述凹部的位错的数目的总和不大于在所述单位表面积中包括的到达所述凸部的位错的数目与在所述单位表面积中包括的到达所述凹部的位错的数目的总和的1/5。
15.根据权利要求13的氮化物半导体层，其中，其一端到达所述凸部的位错中的至少一个在从所述凸部的表面朝向所述第一主表面的500纳米内的区域中到达所述侧部。
16.根据权利要求13的氮化物半导体层，其中，所述氮化物半导体层的厚度不小于I微米且不大于4微米。
17.根据权利要求13的氮化物半导体层，其中，所述凸部和所述凹部中的至少ー者被多个地设置，且所述至少ー者中的多个被ニ维地设置在与所述层叠方向垂直的平面中。
18.根据权利要求13的氮化物半导体层，其中，所述氮化物半导体层被形成在衬底上，且所述衬底具有与所述氮化物半导体层的不平坦部面对的衬底不平坦部。
19.ー种形成氮化物半导体层的方法，包括 使用III族源材料和V族源材料在衬底的主表面上形成包含氮化物半导体的第一层，所述衬底的所述主表面具有衬底凸部、衬底凹部和衬底侧部；以及 使用所述III源材料和所述V族源材料在所述第一层上形成包含氮化物半导体的第二层， 在所述第一层的形成中所述V族源材料的供给量对所述III族源材料的供给量的比例低于在所述第二层的形成中所述V族源材料的供给量对所述III族源材料的供给量的比例， 所述形成所述第一层包括使在所述第一层中的从所述衬底凹部出现的位错中的至少ー个到达所述衬底侧部，且 所述形成所述第二层包括通过将所述第二层填充到所述不平坦部中而平坦化在所述第一层的表面中形成的不平坦部。
20.根据权利要求19的方法，其中，所述形成所述第一层包括使从所述衬底凹部出现的所述位错在自所述第一层的所述衬底凹部起500纳米内的所述第一层的区域中到达所述衬底侧部。
21.根据权利要求19的方法，其中，在所述形成所述第一层时的所述比例小于660并且不小于200。
22.根据权利要求19的方法，其中，在所述形成所述第二层时的所述比例不小于660。
全文摘要
本发明涉及半导体发光器件、氮化物半导体层以及形成氮化物半导体层的方法。根据实施例，一种半导体发光器件包括基础层、第一半导体层、发光层以及第二半导体层。所述基础层具有不平坦部，所述不平坦部具有凹部、侧部和凸部。所述基础层的第一主表面具有覆盖区。所述基础层具有多个位错，所述位错包括其一端到达所述凹部的第一位错和其一端到达所述凸部的第二位错。到达所述第一主表面的所述第二位错的数目对所有所述第二位错的数目的比例小于到达所述第一主表面的所述第一位错的数目对所有所述第一位错的数目的比例。到达所述第一主表面的所述覆盖区的位错的数目小于所有所述第一位错的数目。
文档编号H01L33/20GK102800770SQ201210048490
公开日2012年11月28日 申请日期2012年2月28日 优先权日2011年5月24日
发明者彦坂年辉, 原田佳幸, 菅井麻希, 布上真也 申请人:株式会社东芝