伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构及其加工方法
【专利摘要】一种伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构及其加工方法，其中前述改良结构包括有一基板、一伪晶型高电子迁移率晶体管结构层、一蚀刻终止分隔层以及一异质接面双极晶体管结构层；其中该伪晶型高电子迁移率晶体管结构层的结构包括有一缓冲层、一能障层、一第一通道间格层、一通道层、一第二通道间格层、一萧基能障层、一蚀刻终止层以及至少一覆盖层；并包括一异质接面双极晶体管的加工步骤以及一伪晶型高电子迁移率晶体管的加工步骤。
【专利说明】伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构及其加工方法
【技术领域】
[0001]本发明涉及一种伪晶型闻电子迁移率晶体管和异质接面双极晶体管嘉晶改良结构的加工方法，尤指一种采用了在一通道层之上下分别增加一第一通道间格层以及一第二通道间格层的伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构。
【背景技术】
[0002]伪晶型高电子迁移率晶体管(pseudomorphicHigh Electron MobilityTransistor ；pHEMT)以及异质接面双极晶体管(Heterojunction Bipolar Transistor ；HBT)具有高效率、高线性、高功率密度以及面积小等优点，常常被应用在无线通讯作为微波功率放大器，是通讯电子市场非常重要的元件之一。将此两种晶体管的加工整合在同一块晶片之上，不但可以降低加工成本，还可以缩小元件使用的空间，达到缩小晶片的面积。
[0003]图1为一传统伪晶型闻电子迁移率晶体管和异质接面双极晶体管嘉晶结构的剖面结构示意图，其中结构依次包含有一基板101、一伪晶型高电子迁移率晶体管结构层170、一蚀刻终止分隔层119以及一异质接面双极晶体管结构层180 ;其中该伪晶型高电子迁移率晶体管结构层170的结构依次包含有一缓冲层103、一第一 δ掺杂层(单一原子层的掺杂层)105、一能障层107、一通道层109、一萧基能障层111、一第二 δ掺杂层113、一蚀刻终止层115以及一接触层117 ;其中该缓冲层103形成于该基板101之上；该第一 δ掺杂层105形成于该缓冲层103之上；该能障层107形成于该第一 δ掺杂层105之上；而该通道层109形成于该能障层107之上；该萧基能障层111形成于该通道层109之上；而该第二 δ掺杂层113则形成于该萧基能障层111之上；该蚀刻终止层115形成于该第二 δ掺杂层113之上；而该接触层117则形成于该蚀刻终止层115之上；而该异质接面双极晶体管结构层180的结构依次包含有一集极层121、一基极层123、一射极层125以及一射极接触层127 ;其中而该集极层121系形成于该蚀刻终止分隔层119之上；而该基极层123则形成于该集极层121之上；而该射极层125则形成于该基极层123之上；而该射极接触层127则形成于该射极层125之上；传统根据此磊晶结构可分别加工出伪晶型高电子迁移率晶体管以及异质接面双极晶体管；传统上在该伪晶型高电子迁移率晶体管结构层170当中，采用了该第一 δ掺杂层105以及该第二 δ掺杂层113，此两个δ掺杂层主要的功用是试着改善伪晶型高电子迁移率晶体管在输出电流、功率放大率，并降低其电阻，然而实际加工出的伪晶型高电子迁移率晶体管，其效果仍旧不尽理想。
[0004]有鉴于此，本发明为了改善上述的缺点，本发明的发明人提出了一种伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶结构及其加工方法，此改良结构与其加工方法不但可以更有效降低其电阻，应用于开关元件时，可提供一个低插入损失的开关，并同时可缩小元件的大小，又可维持元件加工的可靠度与稳定性。
【发明内容】
[0005]本发明的主要目的在于提供一种伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶结构，其中于一通道层的上下分别增加一第一通道间格层以及一第二通道间格层，调整该通道层、该第一通道间格层以及该第二通道间格层的厚度，可调整出所需特性的晶体管结构；于该通道层中使用砷化铟镓(InxGal-xAs)的合金化合物半导体，通过提高该砷化铟镓当中铟(In)的含量可以让电阻降低；再通过该第一通道间格层以及该第二通道间格层采用砷化镓(GaAs)的材料，能有效分散栅极电压，进而可更大幅降低其电阻，应用于开关元件时，可提供一个低插入损失的开关，并同时可缩小元件的大小，并具有良好加工稳定性及元件可靠度等优点。
[0006]为了达到上述的目的，本发明提供一种伪晶型高电子迁移率晶体管改良结构，由下而上依序包括一基板、一缓冲层、一能障层、一第一通道间格层、一通道层、一第二通道间格层、一萧基能障层、一蚀刻终止层以及至少一覆盖层；一栅极凹槽，蚀刻终止于该萧基能障层上方所形成的凹槽；于该栅极凹槽内，该萧基能障层之上设置一栅极电极；于该覆盖层的一端上设置一漏极电极；以及于该覆盖层的另一端上设置一源极电极。
[0007]本发明亦提供一种伪晶型高电子迁移率晶体管改良结构的加工方法，包括以下步骤:
[0008]于一基板上，依序形成一缓冲层、一能障层、一第一通道间格层、一通道层、一第二通道间格层、一萧基能障层、一蚀刻终止层以及至少一覆盖层；
[0009]以曝光显影技术划定一栅极凹槽区，先对该覆盖层进行蚀刻，使蚀刻终止于该蚀刻终止层；再对该蚀刻终止层进行蚀刻，使蚀刻终止于该萧基能障层，而形成一栅极凹槽；
[0010]于该栅极凹槽内，该萧基能障层之上，镀上一栅极电极，并使该栅极电极与该萧基能障层形成萧基接触。
[0011]实施时，亦可在上述的结构与方法当中，于该覆盖层的一端上，镀上一漏极电极，并使该漏极电极与该覆盖层形成欧姆接触；且更于该覆盖层的另一端上，镀上一源极电极，并使该源极电极与该覆盖层形成欧姆接触。
[0012]于实施时,前述构成该通道层的材料为砷化铟镓(InxGal-xAs)的合金化合物半导体，且该砷化铟镓中的铟含量X在大于O小于0.5之间；尤其在该砷化铟镓中的铟含量X在大于0.3小于0.4之间时,表现最佳。
[0013]于实施时，前述构成该通道层的厚度为大于IOA小于300A。
[0014]于实施时，前述构成该第一通道间格层及该第二通道间格层的材料为砷化镓(GaAs)0
[0015]于实施时，前述构成该第一通道间格层及该第二通道间格层的厚度为大于IOA小于200A;尤其在该第一通道间格层及该第二通道间格层的厚度为大于20A小于70A时，有较佳的表现。
[0016]本发明亦提供另一种伪晶型闻电子迁移率晶体管和异质接面双极晶体管嘉晶改良结构，由下而上依序包括一基板、一伪晶型高电子迁移率晶体管结构层、一蚀刻终止分隔层以及一异质接面双极晶体管结构层；其中该伪晶型高电子迁移率晶体管结构层由下而上依序包括一缓冲层、一能障层、一第一通道间格层、一通道层、一第二通道间格层、一萧基能障层、一蚀刻终止层以及至少一覆盖层；该异质接面双极晶体管结构层由下而上依序包括一次集极层、一集极层、一基极层、一射极层以及一射极覆盖层。[0017]本发明亦提供另一种伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构的加工方法，包括以下步骤:
[0018]于一基板上，依序形成一伪晶型高电子迁移率晶体管结构层、一蚀刻终止分隔层以及一异质接面双极晶体管结构层；其中该伪晶型高电子迁移率晶体管结构层由下而上依序包括一缓冲层、一能障层、一第一通道间格层、一通道层、一第二通道间格层、一萧基能障层、一蚀刻终止层以及至少一覆盖层；该异质接面双极晶体管结构层由下而上依序包括一次集极层、一集极层、一基极层、一射极层以及一射极覆盖层；
[0019]以曝光显影技术划定一伪晶型高电子迁移率晶体管蚀刻区，先对该异质接面双极晶体管结构层进行蚀刻，使蚀刻终止于该蚀刻终止分隔层；再对该蚀刻终止分隔层进行蚀亥|J，使蚀刻终止于该覆盖层；再于该伪晶型高电子迁移率晶体管蚀刻区的内，以曝光显影技术划定一栅极凹槽区，对该覆盖层进行蚀刻，使蚀刻终止于该蚀刻终止层；再对该蚀刻终止层进行蚀刻，使蚀刻终止于该萧基能障层，而形成一栅极凹槽；于该栅极凹槽内，该萧基能障层之上，镀上一栅极电极，并使该栅极电极与该萧基能障层形成萧基接触:
[0020]以曝光显影技术划定一基极电极接触区，对该基极电极接触区进行蚀刻，使蚀刻终止于该基极层；再于该基极电极接触区的内，以曝光显影技术划定一集极电极接触区，对该集极电极接触区进行蚀刻，使蚀刻终止于该次集极层；在该集极电极接触区内，该次集极层之上，设置一集极电极，并使该集极电极与该次集极层形成欧姆接触；在该基极电极接触区内，该基极层之上，设置一基极电极，并使该基极电极与该基极层形成欧姆接触；在该射极覆盖层的一端上，设置一射极电极。
[0021]实施时，亦可在上述的结构与方法当中，于该覆盖层的一端上，镀上一漏极电极，并使该漏极电极与该覆盖层形成欧姆接触；更该覆盖层的另一端上，镀上一源极电极，并使该源极电极与该覆盖层形成欧姆接触。
[0022]实施时，亦可在上述的结构与方法当中，其中该射极电极与该射极覆盖层形成欧姆接触。
[0023]实施时，亦可在上述的结构与方法当中，在介于该射极覆盖层以及该射极电极之间，更设置一射极接触层，并使该射极电极与该射极接触层形成欧姆接触；在对该基极电极接触区的蚀刻程序需增加至少一道对该射极接触层进行蚀刻的程序。
[0024]于实施时,前述构成该通道层的材料为砷化铟镓(InxGal-xAs)的合金化合物半导体，且该砷化铟镓中的铟含量X在大于O小于0.5之间；尤其在该砷化铟镓中的铟含量X在大于0.3小于0.4之间时,表现最佳。
[0025]于实施时，前述构成该通道层的厚度为大于IOA小于300A。于实施时，前述构成该第一通道间格层及该第二通道间格层的材料为砷化镓(GaAs)。
[0026]于实施时，前述构成该第一通道间格层及该第二通道间格层的厚度为大于IOA小于200A;尤其在该第一通道间格层及该第二通道间格层的厚度为大于2UA小于70A时，有较佳的表现。
[0027]本发明的有益效果在于，通过于一通道层的上下分别增加一第一通道间格层以及一第二通道间格层，能有效分散栅极电压，进而可更大幅降低其电阻，应用于开关元件时，可提供一个低插入损失的开关，并同时可缩小元件的大小，并具有良好加工稳定性及元件可靠度等优点。具备较大的产业利用价值，【专利附图】
【附图说明】
[0028]图1为一传统伪晶型闻电子迁移率晶体管和异质接面双极晶体管嘉晶结构的首Ij面结构示意图。
[0029]图2?4为本发明的一种伪晶型高电子迁移率晶体管改良结构的数种实施例的剖面结构示意图。
[0030]图5?16为本发明的一种伪晶型闻电子迁移率晶体管和异质接面双极晶体管嘉晶改良结构的数种实施例的剖面结构示意图。
[0031]附图标记说明:101-基板；103-缓冲层；105-第一 δ掺杂层；107-能障层；113-第二 δ掺杂层；115-第一蚀刻终止层；117-接触层；119-第二蚀刻终止层；121-集极层；123_基极层；125_射极层；127_射极接触层；170-伪晶型高电子迁移率晶体管结构层；180-异质接面双极晶体管结构层；201-基板；203_缓冲层；207-能障层；208_第一通道间格层；209_通道层；210_第二通道间格层；211_萧基能障层；215_蚀刻终止层；216_覆盖层；217_迭加蚀刻终止层；218_迭加覆盖层；219_蚀刻终止分隔层；220_次集极层；221-集极层；223_基极层；225_射极层；226_射极覆盖层；227_射极接触层；231_栅极电极；233_漏极电极；235_源极电极；237_栅极凹槽；251_基极电极；253_集极电极；255_射极电极；257_基极电极接触区；259_集极电极接触区；261-伪晶型高电子迁移率晶体管蚀刻区；270_伪晶型高电子迁移率晶体管结构层；280_异质接面双极晶体管结构层；290_上层覆盖迭加层。
【具体实施方式】
[0032]图2即为本发明的一种伪晶型高电子迁移率晶体管改良结构的剖面结构示意图，其包含一基板201、一缓冲层203、一能障层207、一第一通道间格层208、一通道层209、一第二通道间格层210、一萧基能障层211、一蚀刻终止层215以及至少一覆盖层216、一栅极电极231、一漏极电极233、源极电极235以及一栅极凹槽237。
[0033]在本发明的结构中，该基板201通常为半绝缘的砷化镓(GaAs)基板所构成。该缓冲层203形成于该基板201之上，其材料为砷化铝镓(AlGaAs)或是砷化镓(GaAs)，通常由一层未掺杂砷化招镓(AlGaAs)结合一层未掺杂砷化镓(GaAs)所组合而成。该能障层207形成于该缓冲层203之上，其材料为砷化铝镓(AlGaAs)所构成，通常由数层未掺杂砷化铝镓(AlGaAs)层、η型掺杂砷化铝镓(AlGaAs)层所组合而构成该能障层207。该第一通道间格层208形成于该能障层207之上，通常该第一通道间格层208为砷化镓(GaAs)所构成，通常为未掺杂的砷化镓(GaAs)，且该第一通道间格层208的厚度通常为大于IOA小于200A;尤其在该第一通道间格层208的厚度为大于20A小于70A时，有较佳的表现。该通道层209形成于该第一通道间格层208之上，通常该通道层209为砷化铟镓(InxGal-xAs)所构成，通常该砷化铟镓中的铟原子个数所占原子总数的含量X为大于O小于0.5之间，而在该砷化铟镓中的铟含量X大于0.3小于0.4之间时，表现最佳，且该通道层209的厚度通常为大于IOA小于300A。该第二通道间格层210形成于该通道层209之上，通常该第二通道间格层210为砷化镓(GaAs)所构成，通常为未掺杂的砷化镓(GaAs)，且该第二通道间格层210的厚度通常为大于IOA小于200A;尤其在该第二通道间格层210的厚度为大于20A小于70A时，有较佳的表现。该萧基能障层211形成于该第二通道间格层210之上，其材料为砷化铝镓(AlGaAs)所构成，通常由数层η型掺杂砷化铝镓(AlGaAs)层、未掺杂砷化铝镓(AlGaAs)层所组合而构成该萧基能障层211。该蚀刻终止层215形成于该萧基能障层211之上，其材料为砷化铝(AlAs)或是磷化铟镓(InGaP)。该覆盖层216形成于该蚀刻终止层215之上，其材料为砷化镓(GaAs)、砷化铝镓(AlxGal-xAs)、砷化铟铝(InxAll-xAs)、砷化铟镓(InxGal-xAs)或是砷化铝铟镓(InAlGaAs),通常由数层上述的材料层所组合而构成该覆盖层216。以曝光显影技术划定一栅极凹槽区的位置及大小，先对该覆盖层216进行蚀亥IJ，使蚀刻终止于该蚀刻终止层215，该蚀刻加工可以选用干式蚀刻或是湿式蚀刻，只要该蚀刻加工具有高度选择比即可，以湿式蚀刻为例，当该覆盖层216的材料为砷化镓(GaAs)时，该蚀刻加工可以利用朽1檬酸(citric acid)、琥拍酸(succinic acid)或醋酸(aceticacid)溶液对砷化镓进行蚀刻。再对该蚀刻终止层215进行蚀刻，使蚀刻终止于该萧基能障层211，而形成一栅极凹槽237，同样地该蚀刻加工可以选用干式蚀刻或是湿式蚀刻，只要该蚀刻加工具有高度选择比即可，以湿式蚀刻为例，可使用氨水(NH40H)、双氧水(H202 )或盐酸(HCl)溶液对砷化铝(AlAs)进行蚀刻；或利用盐酸(HCl)溶液为蚀刻液对磷化铟镓(InGaP)进行蚀刻。于该栅极凹槽237内，该萧基能障层211之上，镀上一栅极电极231，并使该栅极电极231与该萧基能障层211形成萧基接触。于该覆盖层216的一端上，镀上一漏极电极233，并使该漏极电极233与该覆盖层216形成欧姆接触；且更于该覆盖层216的另一端上，镀上一源极电极235，并使该源极电极235与该覆盖层216形成欧姆接触。
[0034]请参考图3，为本发明的另一实施例的剖面结构示意图，其主要结构与图2所示的实施例大致相同，惟，在该覆盖层216之上，介于该覆盖层216与该漏极电极233及该源极电极235之间，设置至少一上层覆盖迭加层290 ;其中该上层覆盖迭加层290由至少一迭加覆盖层218所构成，其材料为砷化镓(GaAs)、砷化铝镓(AlxGal-xAs)、砷化铟铝(InxAl Ι-xAs )、砷化铟镓(InxGal-xAs )或是砷化铝铟镓(InAlGaAs )，通常由数层上述的材料层所组合而构成该迭加覆盖层218 ;在对该覆盖层216进行蚀刻的前，需增加至少一道蚀刻程序，先对该上层覆盖迭加层290进行蚀刻，使蚀刻终止于该覆盖层216，的后再对该覆盖层216进行蚀刻；该蚀刻加工可以选用干式蚀刻或是湿式蚀刻，只要该蚀刻加工具有高度选择比即可，以湿式蚀刻为例，当该上层覆盖迭加层290内的该迭加覆盖层218的材料为砷化镓(GaAs)时,该蚀刻加工可以利用朽1檬酸(citric acid)、琥拍酸(succinic acid)或醋酸(acetic acid)溶液对砷化镓进行蚀刻；于该漏极电极233设置于该上层覆盖迭加层290的一端上，并使该漏极电极233与该上层覆盖迭加层290形成欧姆接触；而该源极电极235设置于该上层覆盖迭加层290的另一端上，并使该源极电极235与该上层覆盖迭加层290形成欧姆接触。
[0035]再请参阅图4所示，为本发明的另一实施例的剖面结构示意图。其主要结构与图3所示的实施例大致相同，惟，在该上层覆盖迭加层290的结构，更设置一迭加蚀刻终止层217于该迭加覆盖层218之下，使该上层覆盖迭加层290的结构包括有:该迭加蚀刻终止层217以及形成于该迭加蚀刻终止层217之上的该迭加覆盖层218 ;该迭加蚀刻终止层217的材料为砷化铝(AlAs)或是磷化铟镓(InGaP);对该上层覆盖迭加层290的蚀刻程序需增加至少一道对该迭加蚀刻终止层217进行蚀刻的程序，该蚀刻加工可以选用干式蚀刻或是湿式蚀刻，只要该蚀刻加工具有高度选择比即可，以湿式蚀刻为例，可使用氨水(NH40H)、双氧水(H202)或盐酸(HCl)溶液对砷化铝(AlAs)进行蚀刻；或利用盐酸(HCl)溶液为蚀刻液对磷化铟镓(InGaP )进行蚀刻。
[0036]图5为本发明的一种伪晶型闻电子迁移率晶体管和异质接面双极晶体管嘉晶改良结构的剖面结构示意图，其包含一基板201、一伪晶型高电子迁移率晶体管结构层270、一蚀刻终止分隔层219以及一异质接面双极晶体管结构层280。其中尚包括有一异质接面双极晶体管的加工步骤以及一伪晶型高电子迁移率晶体管的加工步骤。其中该伪晶型高电子迁移率晶体管结构层270，其主要结构与第2图所示的实施例大致相同，包含一缓冲层203、一能障层207、一第一通道间格层208、一通道层209、一第二通道间格层210、一萧基能障层211、一蚀刻终止层215以及至少一覆盖层216。该蚀刻终止分隔层219系形成于该伪晶型高电子迁移率晶体管结构层270之上，其材料为砷化铝(AlAs)或是磷化铟镓(InGaP)。该异质接面双极晶体管结构层280，其主要结构包含一次集极层220、一集极层221、一基极层223、一射极层225以及一射极覆盖层226。其中该次集极层220形成于该蚀刻终止分隔层219之上，其材料为未掺杂的砷化镓(GaAs)或η型高浓度硅(Si)掺杂砷化镓(GaAs)所构成。该集极层221形成于该次集极层220之上，其材料为η型掺杂砷化镓(GaAs)所构成，通常都会掺杂像是硅(S i)等材料。该基极层223形成于该集极层221之上，其材料为P型掺杂砷化镓(GaAs)所构成，通常都会掺杂像是碳(C)等材料。该射极层225形成于该基极层223之上，其材料为η型磷化铟镓(InGaP)所构成，通常都会掺杂像是硅(Si)等材料。该射极覆盖层226形成于该射极层225之上，其材料为η型掺杂砷化镓(GaAs)所构成，通常都会掺杂像是硅(Si)等材料。请参考图6，为本发明的一实施例的剖面结构示意图，其中该异质接面双极晶体管的加工步骤，包括以下步骤:以曝光显影技术划定一基极电极接触区257的位置及大小，对该基极电极接触区257进行蚀刻，先蚀刻该射极覆盖层226，使蚀刻终止于该射极层225，该蚀刻加工可以选用干式蚀刻或是湿式蚀刻，只要该蚀刻加工具有高度选择比即可，以湿式蚀刻为例，该蚀刻加工可以利用柠檬酸(citric acid)、琥珀酸(succinic acid)或醋酸(acetic acid)溶液对砷化镓进行蚀刻。再于该基极电极接触区257的内，蚀刻该射极层225，使蚀刻终止于该基极层223，同样地，该蚀刻加工可以选用干式蚀刻或是湿式蚀刻，只要该蚀刻加工具有高度选择比即可。再于该基极电极接触区257的内，以曝光显影技术划定一集极电极接触区259的位置及大小，对该集极电极接触区259进行蚀刻，先蚀刻该基极层223，使蚀刻终止于该集极层221，该蚀刻加工可以选用干式蚀刻或是湿式蚀刻，只要该蚀刻加工具有高度选择比即可，以湿式蚀刻为例，该蚀刻加工可以利用朽1檬酸(citric acid)、琥拍酸(succinic acid)或醋酸(acetic acid)溶液对砷化镓进行蚀刻。再于该集极电极接触区259的内，蚀刻该集极层221，使蚀刻终止于该次集极层220，同样地，该蚀刻加工可以选用干式蚀刻或是湿式蚀刻，只要该蚀刻加工具有高度选择比即可。于该集极电极接触区259的内，该次集极层220之上，镀上一集极电极253，并使该集极电极253与该次集极层220形成欧姆接触；于该基极电极接触区257内，该基极层223之上，镀上一基极电极251，并使该基极电极251与该基极层223形成欧姆接触；在该射极覆盖层226的一端上，镀上一射极电极255，并使该射极电极255与该射极覆盖层226形成欧姆接触。其中该伪晶型高电子迁移率晶体管，包括以下步骤:以曝光显影技术划定一伪晶型高电子迁移率晶体管蚀刻区261，先对该异质接面双极晶体管结构层280进行蚀刻，在该异质接面双极晶体管结构层280的内，逐步蚀刻该射极覆盖层226、该射极层225、该基极层223、该集极层221以及该次集极层220，使蚀刻终止于该蚀刻终止分隔层219。再对该蚀刻终止分隔层219进行蚀刻，使蚀刻终止于该覆盖层216，该蚀刻加工可以选用干式蚀刻或是湿式蚀刻，只要该蚀刻加工具有高度选择比即可，以湿式蚀刻为例，可使用氨水(NH40H)、双氧水(H202)或盐酸(HCl)溶液对砷化铝(AlAs)进行蚀刻；或利用盐酸(HCl)溶液为蚀刻液对磷化铟镓(InGaP)进行蚀刻。再于该伪晶型高电子迁移率晶体管蚀刻区261的内，以曝光显影技术划定一栅极凹槽区，对该覆盖层216进行蚀刻，使蚀刻终止于该蚀刻终止层215。再于该伪晶型高电子迁移率晶体管蚀刻区261的内，对该蚀刻终止层215进行蚀刻，使蚀刻终止于该萧基能障层211，而形成一栅极凹槽237。于该栅极凹槽237内，该萧基能障层211之上，镀上一栅极电极231，并使该栅极电极231与该萧基能障层211形成萧基接触。再于该伪晶型高电子迁移率晶体管蚀刻区261的内，该覆盖层216的一端上，镀上一漏极电极233，并使该漏极电极233与该覆盖层216形成欧姆接触。再于该伪晶型高电子迁移率晶体管蚀刻区261之内，该覆盖层216的另一端上，镀上一源极电极235，并使该源极电极235与该覆盖层216形成欧姆接触。
[0037]再请参考图7，为本发明的另一实施例的剖面结构示意图，其主要结构与图5所示的实施例大致相同，惟，在该射极覆盖层226之上，介于该射极覆盖层226与该射极电极255之间，设置一射极接触层227。该射极接触层227，其材料为η型掺杂砷化铝镓(AlGaAs)所构成，通常都会掺杂像是硅(Si)等材料。该射极接触层227的增设，需调整该异质接面双极晶体管的加工步骤以及调整该伪晶型高电子迁移率晶体管的加工步骤。请参考第8图，为本发明的一实施例的剖面结构示意图，其中该异质接面双极晶体管的加工步骤中，在该基极电极接触区257的内，对该射极覆盖层226进行蚀刻的前，需增加一道蚀刻加工，先于该基极电极接触区257的内，蚀刻该射极接触层227，使蚀刻终止于该射极覆盖层226，之后再于该基极电极接触区257之内，对该射极覆盖层226进行蚀刻，并使该射极电极255与该射极接触层227形成欧姆接触。其中该伪晶型高电子迁移率晶体管的加工步骤，在对该异质接面双极晶体管结构层280进行蚀刻的步骤中，需增加一道蚀刻加工，先于该伪晶型高电子迁移率晶体管蚀刻区261的内，蚀刻该射极接触层227，使蚀刻终止于该射极覆盖层226，再于该伪晶型高电子迁移率晶体管蚀刻区261的内，逐步蚀刻该异质接面双极晶体管结构层 280。
[0038]图9为本发明的一种伪晶型闻电子迁移率晶体管和异质接面双极晶体管嘉晶改良结构的剖面结构示意图，其包含一基板201、一伪晶型高电子迁移率晶体管结构层270、一蚀刻终止分隔层219以及一异质接面双极晶体管结构层280。其中尚包括有一异质接面双极晶体管的加工步骤以及一伪晶型高电子迁移率晶体管的加工步骤。其中该伪晶型高电子迁移率晶体管结构层270，其主要结构与第3图所示的实施例大致相同，包含一缓冲层203、一能障层207、一第一通道间格层208、一通道层209、一第二通道间格层210、一萧基能障层211、一蚀刻终止层215、至少一覆盖层216以及至少一上层覆盖迭加层290。其中该上层覆盖迭加层290由至少一迭加覆盖层218所构成，其材料为砷化镓(GaAs)、砷化铝镓(AlxGal-xAs)、砷化铟铝(InxAll-xAs)、砷化铟镓(InxGal-xAs)或是砷化铝铟镓(InAlGaAs),通常由数层上述的材料层所组合而构成该迭加覆盖层218。请参考图10，为本发明的一实施例的剖面结构示意图，其中该异质接面双极晶体管的加工步骤中，在对该覆盖层216进行蚀刻的前，需增加至少一道蚀刻程序，先对该上层覆盖迭加层290进行蚀刻，使蚀刻终止于该覆盖层216，之后再对该覆盖层216进行蚀刻；该蚀刻加工可以选用干式蚀刻或是湿式蚀刻，只要该蚀刻加工具有高度选择比即可。于该漏极电极233设置于该上层覆盖迭加层290的一端上，并使该漏极电极233与该上层覆盖迭加层290形成欧姆接触；而该源极电极235设置于该上层覆盖迭加层290的另一端上，并使该源极电极235与该上层覆盖迭加层290形成欧姆接触。
[0039]再请参考图11，为本发明的另一实施例的剖面结构示意图，其主要结构与图9所示的实施例大致相同，惟，在该射极覆盖层226之上，介于该射极覆盖层226与该射极电极255之间，设置一射极接触层227。该射极接触层227，其材料为η型掺杂砷化铝镓(AlGaAs)所构成，通常都会掺杂像是硅(Si)等材料。该射极接触层227的增设，需调整该异质接面双极晶体管的加工步骤以及调整该伪晶型高电子迁移率晶体管的加工步骤。请参考图12，为本发明的一实施例的剖面结构示意图，其中该异质接面双极晶体管的加工步骤中，在该基极电极接触区257之内，对该射极覆盖层226进行蚀刻的前，需增加一道蚀刻加工，先于该基极电极接触区257的内，蚀刻该射极接触层227，使蚀刻终止于该射极覆盖层226，之后再于该基极电极接触区257的内，对该射极覆盖层226进行蚀刻，并使该射极电极255与该射极接触层227形成欧姆接触。其中该伪晶型高电子迁移率晶体管的加工步骤，在对该异质接面双极晶体管结构层280进行蚀刻的步骤中，需增加一道蚀刻加工，先于该伪晶型高电子迁移率晶体管蚀刻区261的内，蚀刻该射极接触层227，使蚀刻终止于该射极覆盖层226，再于该伪晶型高电子迁移率晶体管蚀刻区261的内，逐步蚀刻该异质接面双极晶体管结构层 280。
[0040]图13为本发明的一种伪晶型闻电子迁移率晶体管和异质接面双极晶体管嘉晶改良结构的剖面结构示意图，其包含一基板201、一伪晶型高电子迁移率晶体管结构层270、一蚀刻终止分隔层219以及一异质接面双极晶体管结构层280。其中尚包括有一异质接面双极晶体管的加工步骤以及一伪晶型高电子迁移率晶体管的加工步骤。其中该伪晶型高电子迁移率晶体管结构层270，其主要结构与图4所示的实施例大致相同，包含一缓冲层203、一能障层207、一第一通道间格层208、一通道层209、一第二通道间格层210、一萧基能障层211、一蚀刻终止层215、至少一覆盖层216以及至少一上层覆盖迭加层290。其中该上层覆盖迭加层290的结构，更设置一迭加蚀刻终止层217于该迭加覆盖层218之下，使该上层覆盖迭加层290的结构包括有:该迭加蚀刻终止层217以及形成于该迭加蚀刻终止层217之上的该迭加覆盖层218 ;该迭加蚀刻终止层217的材料为砷化铝(AlAs)或是磷化铟镓(InGaP);请参考图14，为本发明的一实施例的剖面结构示意图，对该上层覆盖迭加层290的蚀刻程序需增加至少一道对该迭加蚀刻终止层217进行蚀刻的程序，该蚀刻加工可以选用干式蚀刻或是湿式蚀刻，只要该蚀刻加工具有高度选择比即可。
[0041]再请参考图15，为本发明的另一实施例的剖面结构示意图，其主要结构与图13所示的实施例大致相同，惟，在该射极覆盖层226之上，介于该射极覆盖层226与该射极电极255之间，设置一射极接触层227。该射极接触层227，其材料为η型掺杂砷化铝镓(AlGaAs)所构成，通常都会掺杂像是硅(Si)等材料。该射极接触层227的增设，需调整该异质接面双极晶体管的加工步骤以及调整该伪晶型高电子迁移率晶体管的加工步骤。请参考图16，为本发明的一实施例的剖面结构示意图，其中该异质接面双极晶体管的加工步骤中，在该基极电极接触区257的内，对该射极覆盖层226进行蚀刻的前，需增加一道蚀刻加工，先于该基极电极接触区257之内，蚀刻该射极接触层227，使蚀刻终止于该射极覆盖层226，之后再于该基极电极接触区257之内，对该射极覆盖层226进行蚀刻，并使该射极电极255与该射极接触层227形成欧姆接触。其中该伪晶型高电子迁移率晶体管的加工步骤，在对该异质接面双极晶体管结构层280进行蚀刻的步骤中，需增加一道蚀刻加工，先于该伪晶型高电子迁移率晶体管蚀刻区261的内，蚀刻该射极接触层227，使蚀刻终止于该射极覆盖层226，再于该伪晶型高电子迁移率晶体管蚀刻区261之内，逐步蚀刻该异质接面双极晶体管结构层 280。
[0042]综上所述，本发明确实可达到预期的目的，而提供一种于一通道层之上下分别增加一第一通道间格层以及一第二通道间格层，能有效分散栅极电压，进而可更大幅降低其电阻，应用于开关元件时，可提供一个低插入损失的开关，并同时可缩小元件的大小，并具有良好加工稳定性及元件可靠度等优点。其确具产业利用的价值，爰依法提出专利申请。
[0043]上述说明与图式仅是用以说明本发明的实施例，本领域普通技术人员可依此做出许多等效的局部变化与修饰，其并未脱离本发明的技术与精神。
【权利要求】
1.一种伪晶型高电子迁移率晶体管改良结构，其特征在于，包括有: 一基板； 一缓冲层，形成于该基板之上； 一能障层，形成于该缓冲层之上； 一第一通道间格层，形成于该能障层之上； 一通道层，形成于该第一通道间格层之上； 一第二通道间格层，形成于该通道层之上； 一萧基能障层，形成于该第二通道间格层之上； 一蚀刻终止层，形成于该萧基能障层之上； 至少一覆盖层，形成于该蚀刻终止层之上； 一栅极凹槽，先经由至少一道蚀刻加工，而蚀刻终止于该萧基能障层上方所形成的凹槽； 一栅极电极，设置于该栅极凹槽内，该萧基能障层之上； 一漏极电极，设置于该覆盖层的一端上；以及 一源极电极，设置于该覆盖层的另一端上。
2.根据权利要求1所述的伪晶型高电子迁移率晶体管改良结构，其特征在于，构成该通道层的材料为砷化铟镓的合金化合物半导体，且该砷化铟镓中的铟含量X大于O小于0.5。
3.根据权利要求1所述的伪晶型高电子迁移率晶体管改良结构，其特征在于，该通道层的厚度在大于IOA小于3 OOA之间。
4.根据权利要卞I所述的伪晶型高电子迁移率晶体管改良结构，其特征在于，构成该第一通道间格层及该第二通道间格层的材料为砷化镓。
5.根据权利要求1所述的伪晶型高电子迁移率晶体管改良结构，其特征在于，该第一通道间格层及该第二通道间格层的厚度在大于IUA小于200A之间。
6.根据权利要求1所述的伪晶型高电子迁移车晶体管改良结构，其特征在于，于该覆盖层之上，更设置至少一上层覆盖迭加层，使该上层覆盖迭加层介于该覆盖层与该漏极电极以及该源极电极之间，且其中该上层覆盖迭加层的结构包括有: 至少一迭加覆盖层，藉此形成该上层覆盖迭加层。
7.根据权利要求6所述的伪晶型高电子迁移率晶体管改良结构，其特征在于，于该上层覆盖迭加层的结构，更设置一迭加蚀刻终止层于该迭加覆盖层之下，使该上层覆盖迭加层的结构包括有: 该迭加蚀刻终止层；以及 该迭加覆盖层，形成于该迭加蚀刻终止层之上，藉此形成该上层覆盖迭加层。
8.一种伪晶型高电子迁移率晶体管改良结构的加工方法，其特征在于，包括以下步骤: 于一基板上，依序形成一缓冲层、一能障层、一第一通道间格层、一通道层、一第二通道间格层、一萧基能障层、一蚀刻终止层以及至少一覆盖层； 以曝光显影技术划定一栅极凹槽区，先对该覆盖层进行蚀刻，使蚀刻终止于该蚀刻终止层；再对该蚀刻终止层进行蚀刻，使蚀刻终止于该萧基能障层，而形成一栅极凹槽；以及于该栅极凹槽内，该萧基能障层之上，镀上一栅极电极，并使该栅极电极与该萧基能障层形成萧基接触。
9.根据权利要求8所述的伪晶型高电子迁移率晶体管改良结构的加工方法，其特征在于，构成该通道层的材料为砷化铟镓的合金化合物半导体，且该砷化铟镓中的铟含量X在大于O小于0.5之间。
10.根据权利要求8所述的伪晶型高电子迁移率晶体管改良结构的加工方法，其特征在于，该通道层的厚度大于IOA小于300A。
11.根据权利要求8所述的伪晶型高电子迁移率晶体管改良结构的加工方法，其特征在于，构成该第一通道间格层及该第二通道间格层的材料为砷化镓者。
12.根据权利要求8所述的伪晶型高电子迁移率晶体管改良结构的加工方法，其特征在于，该第一通道间格层及该第二通道间格层的厚度大于104小于200A。
13.根据权利要求8所述的伪晶型高电子迁移率晶体管改良结构的加工方法，其特征在于，更于该覆盖层的一端上，镀上一漏极电极，并使该漏极电极与该覆盖层形成欧姆接触；且更于该覆盖层的另一端上，镀上一源极电极，并使该源极电极与该覆盖层形成欧姆接触。
14.根据权利要求8所述的伪晶型高电子迁移率晶体管改良结构的加工方法，其特征在于，更于该覆盖层之上，设置至少一上层覆盖迭加层，且其中该上层覆盖迭加层的结构包括有: 至少一迭加覆盖层，藉此形成该上层覆盖迭加层； 在对该覆盖层进行蚀刻的前，需增加至少一道蚀刻程序，先对该上层覆盖迭加层进行蚀刻，使蚀刻终止于该覆盖层，之后再对该覆盖层进行蚀刻； 于该上层覆盖迭加层的一端上，设置一漏极电极，并使该漏极电极与该上层覆盖迭加层形成欧姆接触；以及 于该上层覆盖迭加层的另一端上，设置一源极电极，并使该源极电极与该上层覆盖迭加层形成欧姆接触。
15.根据权利要求14所述的伪晶型高电子迁移率晶体管改良结构的加工方法，其特征在于，于该上层覆盖迭加层的结构，更设置一迭加蚀刻终止层于该迭加覆盖层之下，使该上层覆盖迭加层的结构包括有: 该迭加蚀刻终止层；以及 该迭加覆盖层，形成于该迭加蚀刻终止层之上，藉此形成该上层覆盖迭加层； 对该上层覆盖迭加层的蚀刻程序需增加至少一道对该迭加蚀刻终止层进行蚀刻的程序。
16.一种伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构，其特征在于，包括有: 一基板； 一伪晶型高电子迁移率晶体管结构层，形成于该基板之上； 一蚀刻终止分隔层，形成于该伪晶型高电子迁移率晶体管结构层之上；以及 一异质接面双极晶体管结构层，形成于该蚀刻终止分隔层之上； 其中该伪晶型高电子迁移率晶体管结构层包括有:一缓冲层； 一能障层，形成于该缓冲层之上； 一第一通道间格层，形成于该能障层之上； 一通道层，形成于该第一通道间格层之上； 一第二通道间格层，形成于该通道层之上； 一萧基能障层，形成于该第二通道间格层之上； 一蚀刻终止层，形成于该萧基能障层之上；以及 至少一覆盖层，形成于该蚀刻终止层之上，藉此形成该伪晶型高电子迁移率晶体管结构层。
17.根据权利要求16所述的伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构，其特征在于，构成该通道层的材料为砷化铟镓的合金化合物半导体，且该砷化铟镓中的铟含量X大于O小于0.5。
18.根据权利要求16所述的伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构，其特征在于，该通道层的厚度大于IOA小于300A。
19.根据权利要 求16所述的伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构，其特征在于，构成该第一通道间格层及该第二通道间格层的材料为砷化镓者。
20.根据权利要求16所述的伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构，其特征在于，该第一通道间格层及该第二通道间格层的厚度大于IOA小于200A。
21.根据权利要求16所述的伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构，其特征在于，于该覆盖层之上，更设置至少一上层覆盖迭加层，且其中该上层覆盖迭加层的结构包括有: 至少一迭加覆盖层，藉此形成该上层覆盖迭加层。
22.根据权利要求21所述的伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构，其特征在于，于该上层覆盖迭加层的结构，更设置一迭加蚀刻终止层于该迭加覆盖层之下，使该上层覆盖迭加层的结构包括有: 该迭加蚀刻终止层；以及 该迭加覆盖层，形成于该迭加蚀刻终止层之上，藉此形成该上层覆盖迭加层。
23.根据权利要求16所述的伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构，其特征在于，该异质接面双极晶体管结构层包括有: 一次集极层； 一集极层，形成于该次集极层之上； 一基极层，形成于该集极层之上； 一射极层，形成于该基极层之上；以及 一射极覆盖层，形成于该射极层之上，藉此形成该异质接面双极晶体管结构层。
24.根据权利要求23所述的伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构，其特征在于，于该射极覆盖层之上，更设置一射极接触层。
25.一种伪晶型闻电子迁移率晶体管和异质接面双极晶体管嘉晶改良结构的加工方法，其特征在于，包括以下步骤: 于一基板上，依序形成一伪晶型高电子迁移率晶体管结构层、一蚀刻终止分隔层以及一异质接面双极晶体管结构层； 其中该伪晶型高电子迁移率晶体管结构层包括有: 一缓冲层； 一能障层，形成于该缓冲层之上； 一第一通道间格层，形成于该能障层之上； 一通道层，形成于该第一通道间格层之上； 一第二通道间格层，形成于该通道层之上； 一萧基能障层，形成于该第二通道间格层之上； 一蚀刻终止层，形成于该萧基能障层之上；以及 至少一覆盖层，形成于该蚀刻终止层之上，藉此形成该伪晶型高电子迁移率晶体管结构层； 其中尚包括有: 一异质接面双极晶体管的加工步骤；以及 一伪晶型高电子迁移率晶体管的加工步骤； 其中该伪晶型高电子迁移率晶体管的加工步骤，包括以下步骤: 以曝光显影技术划定一伪晶型高电子迁移率晶体管蚀刻区，先对该异质接面双极晶体管结构层进行蚀刻，使蚀刻 终止于该蚀刻终止分隔层； 再对该蚀刻终止分隔层进行蚀刻，使蚀刻终止于该覆盖层； 再于该伪晶型高电子迁移率晶体管蚀刻区之内，以曝光显影技术划定一栅极凹槽区，对该覆盖层进行蚀刻，使蚀刻终止于该蚀刻终止层； 再对该蚀刻终止层进行蚀刻，使蚀刻终止于该萧基能障层，而形成一栅极凹槽；以及于该栅极凹槽内，该萧基能障层之上，镀上一栅极电极，并使该栅极电极与该萧基能障层形成萧基接触。
26.根据权利要求25所述的伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构的加工方法，其特征在于，构成该通道层的材料为砷化铟镓的合金化合物半导体，且该砷化铟镓中的铟含量X大于O小于0.5。
27.根据权利要求25所述的伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构的加工方法，其特征在于，该通道层的厚度大于IOA小于300A。
28.根据权利要求25所述的伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构的加工方法，其中构成该第一通道间格层及该第二通道间格层的材料系为砷化镓者。
29.如申请专利范围第25项所述的伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构的加工方法，其特征在于，该第一通道间格层及该第二通道间格层的厚度大于IOA小于200A。
30.根据权利要求25所述的伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构的加工方法，其特征在于，更于该覆盖层的一端上，镀上一漏极电极，并使该漏极电极与该覆盖层形成欧姆接触；更该覆盖层的另一端上，镀上一源极电极，并使该源极电极与该覆盖层形成欧姆接触。
31.根据权利要求25所述的伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构的加工方法，其特征在于，于该覆盖层之上，更设置至少一上层覆盖迭加层，且其中该上层覆盖迭加层的结构包括有: 至少一迭加覆盖层，藉此形成该上层覆盖迭加层； 此时需修改对该蚀刻终止分隔层的蚀刻程序，使对该蚀刻终止分隔层的蚀刻终止于该上层覆盖迭加层； 再于该伪晶型高电子迁移率晶体管蚀刻区之内，以曝光显影技术划定一栅极凹槽区的后，以及在对该覆盖层进行蚀刻之前，需增加至少一道蚀刻程序，先对该上层覆盖迭加层进行蚀刻，使蚀刻终止于该覆盖层，之后再对该覆盖层进行蚀刻； 于该上层覆盖迭加层的一端上，设置一漏极电极，并使该漏极电极与该上层覆盖迭加层形成欧姆接触；以及 于该上层覆盖迭加层的另一端上，设置一源极电极，并使该源极电极与该上层覆盖迭加层形成欧姆接触。
32.根据权利要求25所述的伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构的加工方法，其特征在于，于该上层覆盖迭加层的结构，更设置一迭加蚀刻终止层于该迭加覆盖层之下，使该上层覆盖迭加层的结构包括有: 该迭加蚀刻终止层；以及 该迭加覆盖层迭加覆盖层，形成于该迭加蚀刻终止层之上，藉此形成该上层覆盖迭加层； 对该上层覆盖迭加层的蚀刻程序需增加至少一道对该迭加蚀刻终止层进行蚀刻的程序。
33.根据权利要求25所述的伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构的加工方法，其特征在于，该异质接面双极晶体管结构层包括有: 一次集极层； 一集极层，形成于该次集极层之上； 一基极层，形成于该集极层之上； 一射极层，形成于该基极层之上；以及 一射极覆盖层，形成于该射极层之上，藉此形成该异质接面双极晶体管结构层； 其中该异质接面双极晶体管的加工步骤，包括以下步骤: 以曝光显影技术划定一基极电极接触区，对该基极电极接触区进行蚀刻，使蚀刻终止于该基极层； 再于该基极电极接触区的内，以曝光显影技术划定一集极电极接触区，对该集极电极接触区进行蚀刻，使蚀刻终止于该次集极层； 在该集极电极接触区内，该次集极层之上，设置一集极电极，并使该集极电极与该次集极层形成欧姆接触； 在该基极电极接触区内，该基极层之上，设置一基极电极，并使该基极电极与该基极层形成欧姆接触；以及 在该射极覆盖层的一端上，设置一射极电极。
34.根据权利要求33所述的伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构的加工方法，其特征在于，该射极电极与该射极覆盖层形成欧姆接触。
35.根据权利要求33所述的伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构的加工方法，其特征在于，介于该射极覆盖层以及该射极电极之间，更设置一射极接触层，并使该射极电极与该射极接触层形成欧姆接触；在对该基极电极接触区的蚀刻程序需增加至少一道对 该射极接触层进行蚀刻的程序。
【文档编号】H01L27/06GK103456780SQ201210179870
【公开日】2013年12月18日 申请日期:2012年6月1日 优先权日:2012年6月1日
【发明者】蔡绪孝, 林正国, 洪秉杉, 高谷信一郎 申请人:稳懋半导体股份有限公司