半导体工艺及其半导体结构的制作方法
【专利摘要】本发明是有关于一种半导体工艺，其包含提供一个基板，该基板具有金属层，该金属层包含有第一金属层及第二金属层，该第一金属层具有多个第一基底区及多个第一外侧区，该第二金属层具有多个第二基底区及多个第二外侧区；形成第一光刻胶层；形成多个承载部；移除该第一光刻胶层；形成第二光刻胶层；形成多个导接部，各该导接部具有第一接合层及第二接合层，各该第一接合层连接各该承载部；移除该第二光刻胶层以显露出所述导接部及所述承载部；移除所述第一外侧区；回焊所述第二接合层，以使所述第二接合层覆盖所述第一接合层以形成多个混成凸块；以及移除所述第二外侧区，以使所述第一基底区及所述第二基底区形成多个凸块下金属层。
【专利说明】半导体工艺及其半导体结构
【技术领域】
[0001]本发明是有关于一种半导体工艺，特别是有关于一种凸块具有保护层的半导体工艺。
【背景技术】
[0002]现有习知半导体封装结构能够借由焊料使芯片的凸块与另一个基板的连接垫电性接合，然而当电子产品体积越来越小时，芯片上的凸块间距相对也越来越小，于此情形下，焊料在回焊时容易溢流至邻近凸块而产生短路的情形，导致产品良率不佳。
[0003]由此可见，上述现有的半导体封装结构在方法、产品结构及使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。因此如何能创设一种新的半导体工艺及其半导体结构，亦成为当前业界极需改进的目标。
【发明内容】
[0004]本发明的目的在于，克服现有的半导体封装结构存在的缺陷，而提供一种新的半导体工艺及其半导体结构，所要解决的技术问题是使其在于提供一种半导体工艺，由于各该混成凸块具有该承载部，因此各该第二接合层能够被限位于各该承载面的该第二区以提升电性连接可靠度，此外若所述混成凸块含有铜，所述第二接合层亦具有防止所述混成凸块氧化的功效。
[0005]本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体工艺，其中至少包含下列步骤:提供一个基板，该基板具有表面及形成于该表面的金属层，该金属层包含有第一金属层及第二金属层，该第一金属层具有多个第一基底区及多个位于第一基底区外侧的第一外侧区，该第二金属层具有多个第二基底区及多个位于第二基底区外侧的第二外侧区；形成第一光刻胶层于该金属层，该第一光刻胶层具有多个第一开口 ；形成多个承载部于所述第一开口 ；移除该第一光刻胶层以显露出所述承载部，各该承载部具有承载面，各该承载面具有第一区及第二区；形成第二光刻胶层于该金属层，且该第二光刻胶层覆盖所述承载部，该第二光刻胶层具有多个第二开口且所述第二开口显露所述承载面的所述第一区；形成多个导接部于所述第二开口，各该导接部具有第一接合层及第二接合层，所述第一接合层覆盖所述承载面的所述第一区，且各该第一接合层连接各该承载部，各该第一接合层具有顶面及环壁，各该第二接合层覆盖各该第一接合层的该顶面；移除该第二光刻胶层以显露出所述导接部及所述承载部；移除该第一金属层的所述第一外侧区以显露出该第二金属层的所述第二外侧区；回焊所述导接部的所述第二接合层，以使所述第二接合层覆盖所述第一接合层的所述环壁以形成多个混成凸块；以及移除该第二金属层的所述第二外侧区，以使该第一金属层的所述第一基底区及该第二金属层的所述第二基底区形成多个凸块下金属层。
[0006]本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
[0007]前述的半导体工艺，其特征在于各该第二接合层限位于各该承载面的该第二区。[0008]前述的半导体工艺，其特征在于各该承载部具有第一厚度，各该第一接合层具有第二厚度，该第二厚度大于该第一厚度。
[0009]前述的半导体工艺，其特征在于所述承载部的材质选用金、镍或铜。
[0010]前述的半导体工艺，其特征在于所述第一接合层的材质选用金、镍或铜。
[0011 ] 前述的半导体工艺，其特征在于所述凸块下金属层的材质选用钛/铜、钛钨/铜或
钦鹤/金。
[0012]本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种半导体结构，其中至少包含:一个基板，其具有表面及多个形成于该表面的凸块下金属层；以及多个混成凸块，其形成于所述凸块下金属层上，各该混成凸块具有承载部及导接部，该导接部具有第一接合层及第二接合层，各该承载部具有承载面，各该承载面具有第一区及第二区，各该第一接合层覆盖各该承载面的该第一区且连接该承载部，各该第一接合层具有顶面及环壁，所述第二接合层覆盖所述第一接合层的所述顶面及所述环壁。
[0013]本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
[0014]前述的半导体结构，其特征在于各该第二接合层限位于各该承载面的该第二区。
[0015]前述的半导体结构，其特征在于各该承载部具有第一厚度，各该第一接合层具有第二厚度，该第二厚度大于该第一厚度。
[0016]前述的半导体结构，其特征在于所述承载部的材质选用金、镍或铜。
[0017]前述的半导体结构，其特征在于所述第一接合层的材质选用金、镍或铜。
[0018]前述的半导体结构，其特征在于所述凸块下金属层的材质选用钛/铜、钛钨/铜或
钦鹤/金。
[0019]本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下:其包含提供一个基板，该基板具有表面及形成于该表面的金属层，该金属层包含有第一金属层及第二金属层，该第一金属层具有多个第一基底区及多个位于第一基底区外侧的第一外侧区，该第二金属层具有多个第二基底区及多个位于第二基底区外侧的第二外侧区；形成第一光刻胶层于该金属层，该第一光刻胶层具有多个第一开口 ；形成多个承载部于所述第一开口 ；移除该第一光刻胶层以显露出所述承载部，各该承载部具有承载面，各该承载面具有第一区及第二区；形成第二光刻胶层于该金属层，且该第二光刻胶层覆盖所述承载部，该第二光刻胶层具有多个第二开口且所述第二开口显露所述承载面的所述第一区；形成多个导接部于所述第二开口，各该导接部具有第一接合层及第二接合层，所述第一接合层覆盖所述承载面的所述第一区，且各该第一接合层连接各该承载部，各该第一接合层具有顶面及环壁，各该第二接合层覆盖各该第一接合层的该顶面；移除该第二光刻胶层以显露出所述导接部及所述承载部；移除该第一金属层的所述第一外侧区以显露出该第二金属层的所述第二外侧区；回焊所述导接部的所述第二接合层，以使所述第二接合层覆盖所述第一接合层的所述环壁以形成多个混成凸块；以及移除该第二金属层的所述第二外侧区，以使该第一金属层的所述第一基底区及该第二金属层的所述第二基底区形成多个凸块下金属层。
[0020]借由上述技术方案，本发明半导体工艺及其半导体结构至少具有下列优点及有益效果:由于各该混成凸块具有该承载部，因此各该第二接合层被限位于各该承载面的该第二区以提升电性连接可靠度，此外若所述混成凸块含有铜，所述第二接合层亦具有防止所述混成凸块氧化的功效。
[0021]上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
【专利附图】
【附图说明】
[0022]图1是依据本发明的一较佳实施例，一种半导体工艺的流程图。
[0023]图2A至图2J是依据本发明的一较佳实施例，该半导体工艺的截面示意图。
[0024]100:半导体结构
[0025]110:基板111:表面
[0026]112:凸块下金属层
[0027]120:混成凸块121:承载部
[0028]121a:承载面121b:第一区
[0029]121c:第二区122:导接部
[0030]122a:第一接合层122b:第二接合层
[0031]122c:顶面122d:环壁
[0032]200:金属层`
[0033]210:第一金属层211:第一基底区
[0034]212:第一外侧区
[0035]220:第二金属层221:第二基底区
[0036]222:第二外侧区
[0037]Hl:第一厚度H2:第二厚度
[0038]01:第一开02:第二开口
[0039]Pl:第一光刻胶层P2:第二光刻胶层
【具体实施方式】
[0040]为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的半导体工艺及其半导体结构其【具体实施方式】、方法、步骤、结构、特征及其功效，详细说明如后。
[0041]请参阅图1及图2A至图2J，其本发明的一较佳实施例，一种半导体工艺包含下列步骤:首先，请参阅图1及图2A，提供一个基板110，该基板110具有表面111及形成于该表面111的金属层200,该金属层200包含有第一金属层210及第二金属层220,该第一金属层210具有多个第一基底区211及多个位于第一基底区211外侧的第一外侧区212，该第二金属层220具有多个第二基底区221及多个位于第二基底区221外侧的第二外侧区222 ;接着，请参阅图1及图2B，形成一第一光刻胶层Pl于该金属层200，该第一光刻胶层Pl具有多个第一开口 01 ;之后，请参阅图1及图2C，形成多个承载部121于所述第一开口 01，所述承载部121的材质选用金、镍或铜；接着，请参阅图1及图2D，移除该第一光刻胶层Pl以显露出所述承载部121，各该承载部121具有承载面121a，各该承载面121a具有第一区121b及第二区121c。[0042]之后，请参阅图1及图2E，形成第二光刻胶层P2于该金属层200，且该第二光刻胶层P2覆盖所述承载部121，该第二光刻胶层P2具有多个第二开口 02且所述第二开口 02显露所述承载面121a的所述第一区121b ;接着，请参阅图1及图2F，形成多个导接部122于所述第二开口 02，各该导接部122具有一第一接合层122a及一第二接合层122b，所述第一接合层122a的材质选用金、镍或铜，所述第二接合层122b的材质为焊料，所述第一接合层122a覆盖所述承载面121a的所述第一区121b，且各该第一接合层122a连接各该承载部121，在本实施例中，各该第一接合层122a具有顶面122c及环壁122d，各该第二接合层122b覆盖各该第一接合层122a的该顶面122c ;之后，请参阅图1及图2G，移除该第二光刻胶层P2以显露出所述导接部122及所述承载部121，各该承载部121具有第一厚度H1，各该第一接合层122a具有第二厚度H2，该第二厚度H2大于该第一厚度Hl。
[0043]接着，请参阅图1及图2H，移除该第一金属层210的所述第一外侧区212以显露出该第二金属层220的所述第二外侧区222 ;之后，请参阅图1及图21，回焊所述导接部122的所述第二接合层122b，以使所述第二接合层122b覆盖所述第一接合层122a的所述环壁122d以形成多个混成凸块120，各该第二接合层122b限位于各该承载面121a的该第二区121c ;最后，请参阅图1及图2J，移除该第二金属层220的所述第二外侧区222，以使该第一金属层210的所述第一基底区211及该第二金属层220的所述第二基底区221形成多个凸块下金属层112以形成半导体结构100，所述凸块下金属层112的材质选用钛/铜、钛钨/铜或钛钨/金。由于各该混成凸块120具有该承载部121，因此各该第二接合层122b被限位于各该承载面121a的该第二区121c以提升电性连接可靠度，此外若所述混成凸块120含有铜，所述第二接合层122b亦具有防止所述混成凸块120氧化的功效。
[0044]请再参阅图2J，其为本发明的一种半导体结构100，其至少包含有一个基板110以及多个混成凸块120，该基板110具有表面111及多个形成于该表面111的凸块下金属层112，所述混成凸块120形成于所述凸块下金属层112上，所述凸块下金属层112的材质选用钛/铜、钛钨/铜或钛钨/金，各该混成凸块120具有承载部121及导接部122，该导接部122具有第一接合层122a及第二接合层122b，所述承载部121的材质选用金、镍或铜，所述第一接合层122a的材质选用金、镍或铜，所述第二接合层122b的材质为焊料，各该承载部121具有第一厚度Hl，各该第一接合层122a具有第二厚度H2，该第二厚度H2大于该第一厚度Hl，各该承载部121具有承载面121a，各该承载面121a具有第一区121b及第二区121c，各该第一接合层122a覆盖各该承载面121a的该第一区121b且连接该承载部121，且各该第一接合层122a具有顶面122c及环壁122d，所述第二接合层122b覆盖所述第一接合层122a的所述顶面122c及所述环壁122d，较佳地，在本实施例中，各该第二接合层122b限位于各该承载面121a的该第二区121c。
[0045]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
【权利要求】
1.一种半导体工艺，其特征在于其至少包含下列步骤: 提供一个基板，该基板具有表面及形成于该表面的金属层，该金属层包含有第一金属层及第二金属层，该第一金属层具有多个第一基底区及多个位于第一基底区外侧的第一外侧区，该第二金属层具有多个第二基底区及多个位于第二基底区外侧的第二外侧区； 形成第一光刻胶层于该金属层，该第一光刻胶层具有多个第一开口 ； 形成多个承载部于所述第一开口； 移除该第一光刻胶层以显露出所述承载部，各该承载部具有承载面，各该承载面具有第一区及第二区； 形成第二光刻胶层于该金属层，且该第二光刻胶层覆盖所述承载部，该第二光刻胶层具有多个第二开口且所述第二开口显露所述承载面的所述第一区； 形成多个导接部于所述第二开口，各该导接部具有第一接合层及第二接合层，所述第一接合层覆盖所述承载面的所述第一区，且各该第一接合层连接各该承载部，各该第一接合层具有顶面及环壁，各该第二接合层覆盖各该第一接合层的该顶面； 移除该第二光刻胶层以显露出所述导接部及所述承载部； 移除该第一金属层的所述第一外侧区以显露出该第二金属层的所述第二外侧区；回焊所述导接部的所述第二接合层，以使所述第二接合层覆盖所述第一接合层的所述环壁以形成多个混成凸块；以及 移除该第二金属层的所述第二外侧区，以使该第一金属层的所述第一基底区及该第二金属层的所述第二基底区形成多个凸块下金属层。
2.如权利要求1所述的半导 体工艺，其特征在于各该第二接合层限位于各该承载面的该第二区。
3.如权利要求1所述的半导体工艺，其特征在于各该承载部具有第一厚度，各该第一接合层具有第二厚度，该第二厚度大于该第一厚度。
4.如权利要求1所述的半导体工艺，其特征在于所述承载部的材质选用金、镍或铜。
5.如权利要求1所述的半导体工艺，其特征在于所述第一接合层的材质选用金、镍或铜。
6.如权利要求1所述的半导体工艺，其特征在于所述凸块下金属层的材质选用钛/铜、钛鹤/铜或钛鹤/金。
7.一种半导体结构，其特征在于至少包含: 一个基板，其具有表面及多个形成于该表面的凸块下金属层；以及多个混成凸块，其形成于所述凸块下金属层上，各该混成凸块具有承载部及导接部，该导接部具有第一接合层及第二接合层，各该承载部具有承载面，各该承载面具有第一区及第二区，各该第一接合层覆盖各该承载面的该第一区且连接该承载部，各该第一接合层具有顶面及环壁，所述第二接合层覆盖所述第一接合层的所述顶面及所述环壁。
8.如权利要求7所述的半导体结构，其特征在于各该第二接合层限位于各该承载面的该第二区。
9.如权利要求7所述的半导体结构，其特征在于各该承载部具有第一厚度，各该第一接合层具有第二厚度，该第二厚度大于该第一厚度。
10.如权利要求7所述的半导体结构，其特征在于所述承载部的材质选用金、镍或铜。
11.如权利要求7所述的半导体结构，其特征在于所述第一接合层的材质选用金、镍或铜。
12.如权 利要求7所述的半导体结构，其特征在于所述凸块下金属层的材质选用钛/铜、钛鹤/铜或钛鹤/金。
【文档编号】H01L21/768GK103531529SQ201210229720
【公开日】2014年1月22日 申请日期:2012年7月4日 优先权日:2012年7月4日
【发明者】郭志明, 何荣华, 林恭安, 陈昇晖 申请人:颀邦科技股份有限公司