专利名称：非易失性半导体存储器件及其制造方法
技术领域：
本发明涉及一种非易失性半导体存储器件及其制造方法，具体地涉及一种电阻随机存取非易失性半导体存储器件及其制造方法。
背景技术：
在非易失性存储器领域中，已经积极研究了闪速存储器、FeRAM (FerroelectricRandom Access Memory :铁电随机存取存储器)、MRAM (Magnetic Random Access Memory 磁性随机存取存储器)、0UM(Ovonic Unified Memory :奥弗辛斯基电效应统一存储器)、PRAM(Phase change Random Access Memory :相变随机存取存储器；专利文献I)等。近年来，已经提出了一种与该非易失性存储器不同的电阻随机存取非易失性存储器(ReRAM !resistance random access nonvolatile memory)(非专利文献 I)。在这种电阻随机存取非易失性存储器中，通过施加电压脉冲并改变存储单元的电阻变化部分的电阻值来写入信息。电阻随机存取非易失性存储器能够无损地读写信息。另外，电阻随机存取非易失性存储器具有小元件面积，因而能够被多值化。从而，由于电阻随机存取非易失性存储器比现有的非易失性存储器具有更高的电位，所以期望其是有前景的。电阻随机存取非易失性存储器的电阻变化机制分为两种主要类型电化学型和细丝型(filament type)。电化学型需要正电压和负电压来改变电阻，而细丝型使得单极操作成为可能。(非专利文献I和2)电阻变化元件具有通过在电极之间插入电阻变化层形成的结构。这意味着是两端子元件。通常使用诸如WOx (氧化鹤)、NiOx (氧化镍)、TaOx (氧化钽)、ZrOx (氧化错)、HfOx(氧化铪)等过渡金属氧化物作为细丝型电阻变化元件的电阻变化层的材料。在许多种情况下，初始状态处于绝缘态。通常使用诸如Pt (钼)、Ru (钌)、W (鹤)、A1 (招)、Cu (铜)等单物质金属、尤其是贵金属作为电极的材料。图1是示出典型细丝型电阻变化元件的操作方法的实例的示意图。该电阻变化元件具有通过堆叠上电极252、电阻变化层241和下电极251形成的结构；并且与电阻器250串联耦合。通过电极之间的介电击穿进行初始化。也就是,如(a)所示，将施加到上电极252的电压VT.E.、施加到下电极251的电压VB.E.和施加到晶体管250栅极的电压Ve分别设定为
2.5V、0V和2V。由此将介电击穿电压施加在上电极252和下电极251之间。结果，如(b)所示，在电阻变化层241的一部分中，在上电极252和下电极251之间形成(也称为“成型(forming)”)了类似桥的、称为细丝(filament) 241a的低电阻导电路径。该状态称为低电阻状态(LRS)。在这种情况下，在介电击穿之后，通过经由外部电路(在图中未示出)来控制在细丝241a中流动的电流，控制细丝241a的电阻，使其不要太小。例如，调整流动的电流，使其具有IkW的电阻。通过切断细丝的一部分执行电阻增加。也就是，如(b)所示，将施加到上电极252的电压Vtr、施加到下电极251的电压VB.E.和施加到晶体管250栅极的电压Ve分别设定为1.0V、0V和5V。结果，如(C)所示，细丝的一部分被切断(也称为“复位(Reset)”)。这种状态称为高电阻状态(HRS)。通过对细丝241a提供不小于阈值的功率来使细丝241a切断。在这种情况下，必须将超过阈值的电压施加到细丝241a的两端(P=V2/R，V>(RP)°_5)。已经知道，可以通过隧道势垒模式来解释细丝241a切断的部分。通过向细丝施加比电阻增加电压高的电压，并且由此使切断的细丝再次耦合来执行电阻减小。也就是，如(C)所示，将施加到上电 极252的电压VT.E.、施加到下电极251的电压VB.E.和施加到晶体管250栅极的电压Ve分别设定为2. 5V、0V和2V。结果，如(b)所示，切断的细丝241a再次耦合(也称为“置位(Set)”)。该状态为低电阻状态(LRS)。通过隧道势垒的介电击穿使细丝241a再次耦合。[现有技术文献][专利文献][专利文献I]日本未审查专利公布No. 2007-149170[非专利文献][非专利文献I]ff. ff. Zhuang et al.，"Novel Colossal Magnetoresistive Thin FilmNonvolatile Resistance Random Access Memory (RRAM)〃，Electron DevicesMeeting, 2002.1EDM，02. Digest.1nternational, pp. 193-196(2002).[非专利文献2]Shima et al. "Resistance switching in the metal deficient-typeoxides:Ni0 and CoO", Appl. Phys. Lett. 91，012901 (2007) ·[非专利文献3]G. S. Park et al. , " Observation of electric-field induced Ni filamentchannels in polycrystalline NiOx film", Appl. Phys. Lett. 91，222103 (2007)·[非专利文献4]C. Yoshida et al.，〃High speed resistive switching in Pt/Ti02/TiNfilm fornonvolatile memory application' Appl. Phys. Lett. 91, 223510(2007).
发明内容
如上所述，通常使用贵金属作为在电阻变化元件中的电极的材料。一个原因是当使用贵金属作为电极材料时，电极几乎不会被氧化，由此获得了良好的电阻变化特性。如果电极材料是容易氧化的材料，存储单元的可靠性就会受到如保持特性降低的不利影响。然而当使用贵金属时，也存在下面的问题。首先，贵金属几乎不能通过干法工艺处理。另外，贵金属本身非常昂贵。此外，贵金属的制造工艺关于其他制造工艺没有生产线的兼容性，因此增加了引入制造工艺的制造成本。而且，考虑到污染，与CMOS生产线的亲和性很差。为了避免上述问题，本发明人研究了使用诸如氮化钛的、具有高度生产线兼容性的现有材料作为电阻变化元件中的电极材料的方法。这里，基于在细丝型电阻变化元件中使用ZrOx (氧化错)用于电阻变换层并且使用Ru (钌)或TiNx氮化钛(氮化钛)用于电极的情况进行说明。在这种情况下，MIM (金属/绝缘体/金属)部分，即电极/电阻变化元件/电极部分，是Ru/ZrOx/Ru或TiNx/ZrOx/TiNx。在使用Ru和使用TiNx用于电极的情况之间，元件的尺寸和每个膜的厚度是相同的。在使用Ru用于电极的情况下，当将大约O. 5V的电压施加到MM部分的两端上时，增加了电阻变化元件的电阻。其间，当将大约2. OV的电压施加到MIM部分的两端上时，电阻变化元件的电阻降低。已经发现，即使考虑到电压的变化，在电阻增加电压和电阻减小电压之间也存在大约1. 5V的足够余量。因此，当使用Ru用于电极时，可以获得高度可靠的电阻变化特性。另一方面，在使用TiNx用于电极的情况下，电阻变化元件的电阻不会增加，除非将大约O. 8V的电压施加到MM部分的两端。此外，当将大约1. OV的电压施加到MM部分的两端时，电阻变化元件的电阻减小。已经发现，在电阻增加电压和电阻减小电压之间几乎不存在电压差，并且考虑到电压变化，不能获得足够的余量。因此，当使用TiNx用于电极时，不能获得良好的电阻变化特性。希望即使未使用贵金属作为电极也实现高稳定性的电阻变化元件。希望即使使用具有相对高电阻率的导电材料用于电极也实现高度稳定的电阻变化元件。希望实现一种高稳定性的电阻变化元件，其使用具有与其它制造工艺高度生产线兼容的材料作为电极材料。在下文中参考在本发明的实施例中使用的数字和代码说明解决这些问题的方式。为了澄清权利要求范围内的描述和本发明的实施例之间的对应关系，对这些数字和代码添加了圆括号。然而，这些数字和代码不应该用于解释权利要求的范围中描述的本发明的技术范围。根据本发明的非易失性半导体存储器件具有第一布线(54)、第二布线(55)和分别在一端处电耦合到第一布线(54)且在另一端处电耦合到第二布线(55)的存储单元(70 )。存储单元(10 )具有通过改变电阻值来存储信息的电阻变化层(41 )，和耦合到电阻变化层(41)两端并且不包含贵金属的第一电极(51)和第二电极(52)。第一电极(51)包括第一外部电极(43)和形成在第一外部电极(43)和电阻变化层(41)之间的第一界面电极
(42)。第一界面电极(42)的厚度比第一外部电极(42)的厚度薄。第一界面电极(42)的电阻率比第一外部电极(43)的电阻率高。第一电极(51)的电阻值(Rs)比低电阻状态中电阻变化层(52)的电阻值(Ron)低。本发明使得即使在使用具有相对高的电阻率的导电材料用于电极时也能够实现高可靠性的电阻变化元件。
图1是示出典型的细丝型电阻变化元件的操作方法中的实例的示意图。图2是示意性示出根据本发明的第一实施例的非易失性半导体存储器件中的电阻变化元件的构造实例的截面图。
图3是示意性示出根据本发明的第一实施例的电阻变化元件的具体实例和比较例的截面图。图4A是示出图3中的样品(a)的电阻变化特性的曲线图。图4B是示出图3中的样品(b)的电阻变化特性的曲线图。图5A是说明电极电阻和电阻变化操作之间的关系的示意图。图5B是说明电极电阻和电阻变化操作之间的关系的示意图。图5C是说明电极电阻和电阻变化操作之间的关系的示意图。 图是说明电极电阻和电阻变化操作之间的关系的示意图。图6是示出电极部分及其附近的示意图。图7是示出电极部分的电阻Rs的计算结果的曲线图。图8是示出电极部分的电阻Rs的计算结果的曲线图。图9是示意性示出根据本发明的第二实施例的非易失性半导体存储器件中的电阻变化元件的构造实例的截面图。图10是示出根据本发明的第三实施例的非易失性半导体存储器件中的单元阵列的构造实例的截面图。图1lA是示出根据本发明的第三实施例的非易失性半导体存储器件的制造方法的截面图。图1lB是示出根据本发明的第三实施例的非易失性半导体存储器件的制造方法的截面图。图1lC是示出根据本发明的第三实施例的非易失性半导体存储器件的制造方法的截面图。图1lD是示出根据本发明的第三实施例的非易失性半导体存储器件的制造方法的截面图。图1lE是示出根据本发明的第三实施例的非易失性半导体存储器件的制造方法的截面图。图1lF是示出根据本发明的第三实施例的非易失性半导体存储器件的制造方法的截面图。图12是示意性示出根据本发明的第四实施例的非易失性半导体存储器件的构造实例的透视图。图13A是示出根据本发明的第四实施例的非易失性半导体存储器件的构造实例的平面图。图13B是沿着图13A中的线Ι-Γ的截面图。图13C是沿着图13A中的线ΙΙ- Γ的截面图。图13D是沿着图13Α中的线IIΙ_ΙΙΓ的截面图。图13Ε是沿着图13Α中的线IV-1V*的截面图。图14Α是示意性示出根据本发明的第四实施例的非易失性半导体存储器件的制造方法的透视图。图14Β是示意性示出根据本发明的第四实施例的非易失性半导体存储器件的制造方法的透视图。
图14C是示意性示出根据本发明的第四实施例的非易失性半导体存储器件的制造方法的透视图。图14D是示意性示出根据本发明的第四实施例的非易失性半导体存储器件的制造方法的透视图。图14E是示意性示出根据本发明的第四实施例的非易失性半导体存储器件的制造方法的透视图。图14F是示意性示出根据本发明的第四实施例的非易失性半导体存储器件的制造方法的透视图。图14G是示意性示出根据本发明的第四实施例的非易失性半导体存储器件的制造方法的透视图。图14H是示意性示出根据本发明的第四实施例的非易失性半导体存储器件的制造方法的透视图。图141是示意性示出根据本发明的第四实施例的非易失性半导体存储器件的制造方法的透视图。
具体实施例方式在下文中参考
根据本发明的非易失性半导体存储器件及其制造方法的实施例。(第一实施例)说明根据本发明的第一实施例的非易失性半导体存储器件。图2是示意性示出根据本发明的第一实施例的非易失性半导体存储器件中的电阻变化元件的构造实例的截面图。电阻变化元件40是细丝型电阻变化元件，并且通过改变电阻值来存储信息。该电阻变化元件40分别在一侧上耦合到第一布线54并且在另一侧上耦合到第二布线55。第一布线54和第二布线55中的每一个都是以包括Cu (铜)等的金属层45或49和包括TaNx (氮化钛)等的阻挡层44或48的叠层体例示。电阻变化元件40通过改变电阻值来存储信息。其具有电阻变化层41和形成在两端处的下电极51和上电极52。下电极51是在一侧上的电极，用于向电阻变化层41提供电流和电压。其包括不包含贵金属的导电材料。稍后详细说明。下电极51具有第一界面电极42和第一外部电极43。第一界面电极42形成为使得一个面接触电阻变化层41并且另一个面接触第一外部电极43。第一外部电极43形成为使得一个面接触第一界面电极42和另一个面接触第一布线54的阻挡层44。第一界面电极42包括不包含贵金属并且与包含在电阻变化层41中的元素相比难氧化的导电材料。例如，第一界面电极42的材料氧化的自由能绝对值小于包含在电阻变化层41中的元素氧化的自由能绝对值。通过这种方式，第一界面电极42很难氧化，可以获得良好的电阻变化特性，并且提高了存储单元的可靠性。第一界面电极42的材料的例子是Al (铝)、Mg (镁)、W (钨)、Co (钴)、Zn (锌)、Ni (镍)、K (钾)、Li (锂)、Fe (铁)、Sn (锡)、Cr (铬)、Pb (铅)、Ti (钛)和Ta (钽)；它们的合金；和它们的氧化物、氮化物、氟化物、碳化物和硅化物。第一界面电极42可以是这些材料的叠层体。在这些材料中， 从上述特性和具有高度生产线兼容性的材料的角度考虑，过渡金属氮化物是尤其优选的。更期望是TiNx或TaNx0由于至少需要第一界面电极42具有保护下电极51和电阻变化层41不被氧化的功能，所以为了确保覆盖电阻变化层41的表面，优选的是，第一界面电极42包括大约两个或更多的原子层。另一方面，由于上述材料可能具有高电阻率，所以为了保持下电极51的电阻小，优选的是，第一界面电极42包括大约20个或更少的原子层。替代地，优选的是第一界面电极42的厚度不小于Inm至大约10nm。第一外部电极43包括不含有贵金属并且与第一界面电极42的材料相比具有低电阻率的导电材料。通过这种方式，能够降低下电极541的整体电阻，即使第一界面电极42包括具有相对高电阻率的材料。第一外部电极43的材料的例子是:A1 (铝)、Mg (镁)、W (钨)、Co (钴)、Zn (锌)、Ni (镍)、K (钾)、Li (锂)、Fe (铁)、Sn (锡)、Cr (铬)、Pb (铅)、Ti (钛)和Ta (钽)；它们的合金；和它们的氧化物、氮化物、氟化物、碳化物和硅化物。第一外部电极43可以是这些材料的叠层体。上电极52是另一侧上的电极，用于向电阻变化层41提供电流和电压。其包括不包含贵金属的导电材料。上电极52是包括可用于第一界面电极42和第一外部电极43的材料的任意一种的单层电极。上电极52不必具有双层结构，因为电阻变化元件40仅要求至少一个电极具有这种与下电极51 —样的特性。然而，优选的是上电极52具有第二界面电极46和第二外部电极47。第二界面电极47和第二外部电极47分别与第一界面电极42和第一外部电极43相同。在该情况下，该电极可以是难氧化且具有良好电阻变化特性的低电阻电极。电阻变化层41通过改变电阻值来存储信息。例示了过渡金属氧化物，并且优选地例示了具有理想配比成分的ZrOx (氧化锆)、Ta0x (氧化钽)或它们的叠层体，来作为电阻变化层41的材料。电阻变化层41的厚度优选地是不小于5nm至大约20nm。这里，根据本实施例的电阻变化元件可以具有通过至少在局部区域上堆叠相邻层形成的结构。下文详细说明根据本实施例的电阻变化元件。在根据本实施例的电阻变化元件40中，初始化处理是重要的。初始化处理是在中间插入有电阻变化层41的下电极51和上电极52之间施加初始化电压并将电阻变化层41的电阻值降低到比施加电压以前的电阻值低的值的处理；并且被称为“成型”(非专利文献3和4)。在应用了处理之后，通过在下电极51和上电极52之间施加指定的电压，能够将电阻改变从低电阻状态到高电阻状态，或者从高电阻状态改变到低电阻状态。说明根据本实施例的电阻变化元件的具体实例和比较例。图3是示意性示出根据本发明的第一实施例的电阻变化元件的具体实例和比较例的截面图。符号(a)示出了比较例，而符号(b)示出了根据本实施例的电阻变化元件的具体实例。首先，说明作为比较例的样品(a)的制造方法。首先，在半导体(单晶硅)衬底上堆叠50nm厚的Cu (铜)的金属层145和5nm厚度的TaNx (氮化钽)的阻挡层144,作为第一布线154。随后，在第一布线154上堆叠5nm厚度的Ta (钽)第一外部电极143和IOnm厚度的TiNx (氮化钛)的第一界面电极142，作为下电极151。随后，在第一界面电极142上形成6nm厚度的ZrOx (氧化锆)，作为电阻变化层141。随后，在电阻变化层141上堆叠IOnm厚度的TiNx (氮化钛)的第二界面电极146和50nm厚度的Ta (钽)的第二外部电极147，作为上电极152。最后,堆叠5nm厚度的TaNx (氮化钽)的阻挡层148和50nm厚度的Cu (铜)的金属层149，作为第二布线155。作为形成这些层的方法，可以采用DC溅射方法、RF溅射方法、CVD方法和ALD方法中的任意一种。在这样制造的样品(a)中，下电极151和上电极152中的TiNx (氮化钛)的膜厚度相对大。因此，这两个电极的电阻值相对高。在下文中说明作为根据本实施例的电阻变化元件的具体实例的样品(b)的制造方法。首先，在半导体(单晶硅)衬底上堆叠50nm厚的Cu (铜)的金属层45和5nm厚度的TaNx (氮化钽)的阻挡层44，作为第一布线54。随后，在第一布线54上方堆叠5nm厚度的Ta (钽)的第一外部电极43和2nm厚度的TiNx (氮化钛)的第一界面电极42，作为下电极
51。随后，在第一界面电极42上方形成6nm厚度的Zr0x(氧化锆)，作为电阻变化层41。随后，在电阻变化层41上方堆叠2nm厚度的TiNx (氮化钛)的第二界面电极46和50nm厚度的Ta (钽)的第二外部电极47,作为上电极52。最后,堆叠5nm厚度的TaNx (氮化钽)的阻挡层48和50nm厚度的Cu (铜)的金属层49，作为第二布线55。作为形成这些层的方法， 可以采用DC溅射方法、RF溅射方法、CVD方法和ALD方法中的任意一种。在这样制造的样品(b)中，下电极51和上电极52中的TiNx (氮化钛)的膜厚度相对小。因此,这两个电极的电阻值相对低。在下文中说明图3中上面描述的样品(a)和(b)的电阻变化特性的评测结果。图4A和4B分别是示出图3中样品(a)和(b)的电阻变化特性的曲线图。水平轴示出了施加电压，并且纵轴示出了流动的电流。这里，在每个曲线图中，示出了多个电阻变化操作。在任意一种情况下，首先为了在电阻随机存取层141或41的一部分上形成导电细丝，通过使第一布线154或54接地并且使第二布线155或55的电压从OV转变到4V，来进行成型操作。在这种情况下，利用外部电路(图中未示出)将流动的电流控制到大约300μΑ，以便细丝的电阻可以不过度低。结果，电阻变化元件141或41具有大约3Χ10+3Ω的电阻。通过不应用电流控制而简单地施加电压，进行电阻增加操作。通过简单地施加不小于电阻增加电压的电压，进行电阻降低操作。假设如果电阻增加电压和电阻减小电压是同一等级的值，那么就不能以高可靠性来实现高电阻状态和低电阻状态之间的电阻变化。例如，在电阻增加操作中同时发生电阻增加和电阻减小。如图4Α所示，很显然，在图3中样品(a)的电阻变化操作中，电阻增加出现在O. 8V附近，并且电阻降低出现在1.1V附近。电阻增加和电阻降低之间的电压余量仅仅是大约O. 3V。因此，如果考虑到电压变化的存在，很难以高可靠性来进行电阻变化操作。另一方面，如图4B所示，很显然，在图3中样品(b)的电阻变化操作中，电阻增加发生在O. 5V附近，并且电阻降低出现在1. 5V附近。电阻增加和电阻降低之间的电压余量大约是1. 0V。因此，即使考虑到电压变化的存在，也能以高可靠性来进行电阻变化操作。如上所述，很显然，在样品(a)和样品(b)之间电阻变化特性有很大差异。如上所述，两个样品之间的差异在于下电极和上电极中TiNx (氮化钛)的膜厚度，也就是下电极和上电极的电阻值。很显然，具有相对小膜厚度和低电阻值的样品(b)具有更好的电阻变化特性。在下文中说明原因(机理)。图5A至是说明电极的电阻和电阻变化操作之间关系的示意图。图5A是低电阻状态中电阻变化元件的侧面图，图5B是沿着图5A中线Q-Q*的电阻变化元件的截面图。图5C和是示出图5A中电阻变化元件的等效电路的图。如图5A和5B所示，电阻变化元件具有电阻变化层41，电阻变化层41具有通过初始化操作形成的细丝41a和分别形成在细丝41a上方和下方的上电极52和下电极51。这里，电阻变化层41的直径用F表示，并且细丝41a的直径用d表示。这里，当不必区分上电极52与下电极51时，简单地将任意一个电极都称为电极部分58。在低电阻状态下的电阻变化元件40中MIN部分(上电极52/电阻变化层41/下电极51)的电阻Rmin,除了考虑细丝41a的电阻Rmammt之外，还必须考虑与它耦合的上电极52的电阻Rst.e.和下电极51的电阻Rsb.e.(图5C)。也就是，保持表达式RMIN-RFilament+RsT. E.+RsB. E.(O)在这种情况下，当上电极52和下电极51的电阻Rst e.和电阻Rsb e.与细丝41a的电阻Rma_t相比不能忽略时，与施加在MIN部分上的电压相比，施加到细丝41a上的有效电位差小于不被忽略的程度。 在这种情况下，在电极的电阻Rst.e.和Rsb.e.和细丝的电阻Rmanient之间的关系推测如下。[数值表达式I]Vnaimmt = ~——胃7■i— XP)
R + / + /
TrHkmient SrSf v , ^Vuu =---:-— X f Fllamml (2)
FilamefnRsf!.. = ^slll: = Rs(3)Vpilament — Veeset(4)
r____. L'_+ 2/ s rxm1-X l{m-rWVmin〈 Vset(6)
「 ^^S , I/, t/(T\
L01 02」 ...........................................^......................................................................................................X p mSBT ( r MTIf f
I'lhmumtRs < - j—-- — I X ———·(S)
\ ^ HESHT J 2如表达式(I)所示，施加到细丝41a的电压Vmanient在两个电极部分58处降低，并且因此变为低于施加在上电极52和下电极51之间的电压VMIN。因此，如表达式(2)所示，为了向细丝41a施加足够用于电阻增加的电压，考虑到在两个电极部分58两端的电压降，需要施加更高的电压。假定电极部分58中的每一个的电阻由Rs表示，如表达式(3)所示(图OT)，并且为了电阻增加而施加到细丝41a的电压由Vkeset表示，如表达式(4)所示。那么，根据表达式(2)至(4)，在高电阻操作期间，要施加在上电极52和下电极51之间的电压Vmin由表达式(5)表不。显然,对于高电阻操作需要的电压Vmin (表达式5)必须低于电阻减小电压Vset,如表达式(6)所不。结果，电极部分58中的每一个的电阻Rs和细丝41a的电阻RFila_t之间的关系必须满足表达式(7)。将表达式(7)变型，并且由此必须满足表达式(S)0例如，当为了电阻增加而要施加到细丝41a的电压Vkeset为O. 5V并且为了电阻减小而施加到细丝41a的电压Vset为1. 5V时，根据表达式(8)，保持表达式Rs <RFilMt。因此，除非电极部分58中的每一个的电阻Rs小于细丝41a的电阻Rmament，否则不可能控制电阻变化。也就是，为了提高电阻变化操作的可控制性，需要减小电极部分5中的每一个的电阻Rs,使得其充分小于细丝41a的电阻RFilament。这里，进一步讨论电极部分58中的每一个的电阻Rs。图6是示出电极部分及其附近的示意图。让我们假设圆盘状电极部分58接触圆柱状导电细丝41a，如图6所示。此夕卜，分别地，将细丝41a的直径定义为d，其长度为I，电极部分58的直径为F，并且其厚度为h0[数值表达式2]
权利要求
1.一种非易失性半导体存储器件，包括第一布线；第二布线；和存储单元，所述存储单元在一端电耦合到所述第一布线，在另一端电耦合到所述第二布线，其中所述存储单元包括电阻变化层，所述电阻变化层通过改变电阻值来存储信息；和第一电极和第二电极，所述第一电极和第二电极耦合到所述电阻变化层的两端并且不包含贵金属，其中所述第一电极包括第一外部电极；和第一界面电极，所述第一界面电极形成在所述第一外部电极和所述电阻变化层之间， 其中所述第一界面电极的厚度比所述第一外部电极的厚度薄，其中所述第一界面电极的电阻率比所述第一外部电极的电阻率高，并且其中在低电阻状态中，所述第一电极的电阻值比所述电阻变化层的电阻值低。
2.根据权利要求1所述的非易失性半导体存储器件，其中所述第一界面电极的材料与在所述电阻变化层中包括的元素相比是难氧化的。
3.根据权利要求1所述的非易失性半导体存储器件，其中所述第一界面电极包括过渡金属氮化物。
4.根据权利要求3所述的非易失性半导体存储器件，其中所述第一界面电极包括氮化钛或氮化钽。
5.根据权利要求1所述的非易失性半导体存储器件，其中所述第一界面电极包括2至 20个原子层。
6.根据权利要求1所述的非易失性半导体存储器件，其中所述第一电极的厚度大于形成在所述电阻变化层中的细丝直径的0%至不大于80%。
7.根据权利要求1所述的非易失性半导体存储器件，其中所述第二电极包括第二外部电极；和第二界面电极，所述第二界面电极形成在所述第二外部电极和所述电阻变化层之间， 其中所述第二界面电极的厚度比所述第二外部电极的厚度薄，其中所述第二界面电极的电阻率比所述第二外部电极的电阻率高，并且其中在低电阻状态中，所述第二电极的电阻值比所述电阻变化层的电阻值低。
8.根据权利要求1所述的非易失性半导体存储器件，其中所述第一外部电极包括金属膜；并且其中所述第一界面电极包括金属氮化物。
9.根据权利要求8所述的非易失性半导体存储器件，其中所述第一界面电极和所述第一外部电极中的氮浓度从所述第一界面电极向所述第一外部电极连续降低。
10.根据权利要求1所述的非易失性半导体存储器件，其中所述存储单元进一步具有晶体管，所述晶体管串联耦合到所述第一电极或所述第二电极。
11.根据权利要求1所述的非易失性半导体存储器件，其中所述存储单元进一步具有二极管，所述二极管串联耦合到所述第一电极或所述第二电极。
全文摘要
本发明涉及一种非易失性半导体存储器件及其制造方法。本发明能够实现一种即使使用具有相对高电阻率的导电材料用于电极也高度可靠的电阻变化元件。一种非易失性半导体存储器件具有第一布线、第二布线和在一端处电耦合到第一布线且在另一端处电耦合到第二布线的存储单元。该存储单元具有通过改变电阻值来存储信息的电阻变化层，和耦合在电阻变化层的两端且不包含贵金属的第一电极和第二电极。第一电极包括外部电极和形成在外部电极和电阻变化层之间的界面电极。界面电极的厚度比外部电极的厚度薄。界面电极的电阻率比外部电极的电阻率高。在低电阻状态，第一电极的电阻值比电阻变化层的电阻值低。
文档编号H01L27/24GK103000653SQ201210328180
公开日2013年3月27日 申请日期2012年9月6日 优先权日2011年9月9日
发明者迫坪行广 申请人:瑞萨电子株式会社