专利名称：一种微纳米线阵列结构紫外雪崩光电探测器及其制备方法
技术领域：
本发明涉及紫外光电探测器技术领域,尤其涉及一种微纳米线阵列(Microwireor Nanowire Array)结构紫外雪崩光电探测器及其制备方法。
背景技术：
紫外光电探测器广泛应用于火灾探测、环境监测和海上油监等民用领域，同时也在保密卫星空间通信和导弹尾焰探测等军事应用上发挥着重要的作用。但是，这部分信号源通常极其微弱，其准确探测要求紫外探测器件具有高光电流增益以实现高探测灵敏度。在各类型光电探测器中，雪崩光电二极管是实现探测器件高光电流的一种最常见的实现方法。该类型器件通过给光电二极管施加高反向偏置电场，使光生载流子在高场的作用下发生碰撞电离，并进而实现雪崩增益。为了进一步提高微弱光探测能力，近年来出现了单光子探测技术。即能够探测到光的最小能量子一光子，并对其进行计数。为了实现半导体光电探测器的单光子探测，通常采用的方法是使雪崩光电二极管处于盖革模式下工作。盖革模式要求雪崩光电二极管所加反向偏置电压大于其击穿电压。有研究表明，当半导体材料中存在缺陷时，在高反向偏压作用下(高场下)，将会诱发微等离子体击穿。(参见文献[I] OSINSKY A, SHURMS，GASKA Rj et al. Avalanche breakdown and breakdown luminescence in p- J1-nGaN diodes [J]. Electron Lett, 1998，34(7): 691-2.)微等离子体击穿电压小于半导体材料的本征雪崩电压，这使得缺陷密度较大的半导体材料难以实现盖革模式。例如，对于目前异质外延生长的AlGaN，其线缺陷密度高达IO9-1O11Cnf2，以较少的缺陷密度来估算，109cm_2=10 μ m_2，即在Iym2的范围内，平均存在着10个线缺陷。如此，对于(300nm)2=0. 09 μ m2范围内，平均仅存在着I个线缺陷。为此，除了进一步提高外延生长质量外，还可通过减小器件的尺寸以抑制微等离子体击穿的产生。当器件处于纳米量级时，微等离子体击穿能够得到明显抑制。随着半导体外延水平的提高，若半导体材料的线缺陷密度达到107cm_2=0.1 μ m_2,则 10 μ m2的尺寸亦可有效抑制微等离子体击穿。由此，可制成微纳米线雪崩光电二极管来避免微等离子体击穿。但是，单个微纳米线雪崩光电二极管的受光面积太小，极大影响其探测性能。故可采用微纳米线阵列雪崩光电二极管实现更高性能的探测。目前的微纳米线阵列雪崩光电二极管更多是考虑其微纳米线的相关性质与应用前景，而并非出于减小尺寸从而降低单个器件缺陷数量方面的考虑，不能很好地兼顾缺陷数量与受光面积两方面，并且它们由选择区域金属氧化物化学气相沉积(MOCVD)或分子束外延(MBE)的方法来生长。采用选择区域MOCVD或者MBE方法生长的微纳米线阵列雪崩光电二极管存在以下问题
a)微纳米线可控性较差。腔体内反应复杂，少数微纳米线生长方向的偏差会导致整个微纳米线阵列雪崩光电二极管的失效，成品率不高。b)微纳米线阵列均匀性不好。采用原位直接生长的微纳米线阵列，难以保证每根微纳米线的质量都一样，个体之间的差异性较大，影响器件的可靠性。另外，虽然采用MBE原位生长的GaN纳米线阵列PIN光电二极管也有报导，(参见文献[2] ANDRES DE LUNA B, MARIA T, GffENOLE J, et al. Visible-blind photodetectorbased on p-1-n junction GaN nanowire ensembles [J]. Nanotechnology, 2010,21 (31): 315201.)但是其所采用的是正入射的方法，即探测信号从探测器正面入射，并且该器件采用ITO作为P型电极，这使其对于日盲区的紫外光存在较大的吸收，影响探测器性倉泛。
发明内容
本发明解决的技术问题是克服现有技术的不足，提供一种可控性强、器件可靠性高，并且能够有效提高器件性能的微纳米线阵列结构紫外雪崩光电探测器及其制备方法。为解决上述技术问题，本发明采用的技术方案如下
一种微纳米线阵列结构紫外雪崩光电探测器，采用背面入射结构，从下往上依次包括衬底、缓冲层、非故意掺杂层、第一 η型掺杂层和第二 η型掺杂层；
在第二η型掺杂层表面中部设有由多个微纳米线单元形成的微纳米线阵列，所述每个微纳米线单元即为一个PIN结构光电二极管，其从下往上依次包括第三η型掺杂层、低掺杂或非故意掺杂有源层和P型掺杂层；
所述相邻两个微纳米线单元的间隙均填充有绝缘介质层，所述位于两端的微纳米线单元的侧面也覆盖有绝缘介质层；所述第二 η型掺杂层上表面两侧位置设有η型欧姆接触电极，在P型掺杂层上覆盖有P型欧姆接触电极；
所述非故意掺杂层和第一 η 型掺杂层的禁带宽度大于所需探测信号的单个光子能量，所述第二 η型掺杂层、第三η型掺杂层、低掺杂或非故意掺杂有源层、P型掺杂层的禁带宽度相等且小于或等于所需探测信号的单个光子能量。也就是说，所述第二 η型掺杂层、第三η型掺杂层、低掺杂或非故意掺杂有源层、P型掺杂层具有正常禁带宽度，而所述非故意掺杂层和第一 η型掺杂层具有较大的禁带宽度。上述微纳米线阵列结构紫外雪崩光电探测器的制备方法，包括以下步骤
步骤一，利用半导体外延生长法在衬底上依次生长缓冲层、非故意掺杂层、第一 η型掺
杂层、第二 η型掺杂层、第三η型掺杂层、低掺杂或非故意掺杂有源层以及P型掺杂层；步骤二，采用介质膜沉积法沉积一层介质层，并采用光刻技术或纳米颗粒涂覆技术制作掩膜层，使得掩膜层仅覆盖住预制备PIN结构光电二极管的区域，对样品进行刻蚀，刻蚀深度到达第二 η型掺杂层顶部，以获得微纳米线阵列结构，所述微纳米线阵列中每个微纳米线单元即为一个PIN结构光电二极管；每个微纳米线单元的直径以及各微纳米线的间距小于或等于10 μ m,同时第二 η型掺杂层上表面两侧位置的各层材料也被刻蚀掉形成了器件台面结构(Mesa)；
步骤三，对器件进行表面处理，以修复刻蚀带来的晶格损伤，同时进行P型掺杂层受主活化处理；
步骤四，采用光刻技术制作掩膜层，覆盖第二 η型掺杂层上表面两侧预制作电极的位置，利用沉积法或涂覆法在微纳米线单元之间的间隙以及器件的其他露出区域上覆盖绝缘介质层；步骤五，采用化学机械研磨法和纳米研磨剂，对绝缘介质层上表面进行研磨，以露出P型掺杂层表面；所述纳米研磨剂的硬度小于P型掺杂层，大于绝缘介质层；打磨的时候，只需要磨去绝缘介质膜的上表面，露出微纳米柱顶端的P型掺杂层表面，两侧的绝缘层可保留，也可以打磨掉；
步骤六，对P型掺杂层表面进行表面处理，以修复研磨损伤；
步骤七，采用光刻图形技术制作出η型欧姆接触区域，沉积η型金属形成η型欧姆接触电极；
步骤八，采用光刻图形技术在P型掺杂层表面制作出P型欧姆接触区域，沉积P型金属形成P型欧姆接触电极。上述步骤三和步骤六中的表面处理方法可以是用酸或碱溶液进行湿法腐蚀、等离子体处理或氮气保护气体中热处理等表面刻蚀导入缺陷的恢复处理，并可根据需要再上述三种方法之一处理之后配合进行热退火处理方式。优选的，所述步骤一中的半导体外延生长法，包括金属有机化学气相沉积法(MOCVD)、分子束外延法(ΜΒΕ)、化学分子束外延法(CBE)或氢化物气相外延法(HVPE);步骤一中生长的各层半导体材料主要包括II1-V族或I1-VI族化合物及其三元或四元合金；步骤二中的刻蚀方法可以采用干法刻蚀或湿法刻蚀；步骤四中绝缘介质层的沉积方法为等离子体增强化学气相沉积法(PECVD)，涂覆法采用旋转涂覆方法；所述步骤七和步骤八中金属的沉积方法为电子束蒸发法或者溅射法。另外，为了配合本发明器件的背面入射结构，步骤一中在缓冲层上沉积了一层具有更大禁带宽度的n型掺杂层，以防止入射光被吸收。优选的，每个微纳米线单元的直径小于或等于1 μ m ;每个微纳米线单元之间的间隔小于或等于1 μ m。通过本发明的制备方法制备出直径为微米或者纳米量级的PIN雪崩光电二极管，可以抑制在高反向偏置电场下的微等离子体击穿现象，以实现盖革模式下的单光子探测。通过刻蚀的方法将均匀的薄膜雪崩光电二极管分割成孤立的微纳米线PIN雪崩光电二极管。优选的,所述非故意掺杂层的厚度为0-3 μ m。优选的，所述第一 n型掺杂层的厚度为0-3 μ m,电子浓度为3X 1017Cm-3 1Xl019cm-3 ;所述第二 n型掺杂层的厚度为0-l00nm，所述第三η型掺杂层的厚度为20-300nm，所述第二 n型掺杂层和第三n型掺杂层的电子浓度为3 X 1017CnT3 1Xl01W30优选的,所述低掺杂或非故意掺杂有源层的厚度为5-500 nm。优选的，所述P型掺杂层为单层结构或者是由第一 P型掺杂层和第二 P型掺杂层叠加的双层结构，第二 P型掺杂层在第一 P型掺杂层上方，所述第二 P型掺杂层的禁带宽度与第一 P型掺杂层相等。采用两层P型掺杂层结构的目的是为了更易于形成欧姆接触。优选的，所述第一 P型掺杂层厚度为5-500 nm,空穴浓度为1X 1017Cm~l X 1019cm-3,第二 p型掺杂层的厚度为5-200 nm，第二 p型掺杂层空穴浓度为3X1017cm_3 lX1019cm_3。与现有技术相比，本发明技术方案的有益效果是本发明的微纳米线阵列结构紫外雪崩光电探测器及其制备方法，利用光刻技术和刻蚀方法，制备过程中的可控性更强，能够更加准确地控制微纳米线的位置与尺寸，使得制备出器件的微纳米线均匀性更好，器件可靠性更高，更加适合大规模量产。本发明微纳米线阵列结构紫外雪崩光电探测器采用背面入射方式，一方面可以避免P型电极制作困难，另一方面，对于一些空穴碰撞电离系数比电子大的材料，还可实现最大雪崩增益路径，提高器件性能。另外，本发明的微纳米线阵列结构紫外雪崩光电探测器，微纳米线单元为微米或者纳米量级的PIN雪崩光电二极管，这样可以抑制在高反向偏置电场下的微等离子体击穿现象，从而实现盖革模式下的单光子探测。
图1为本发明的微纳米线阵列结构紫外雪崩光电探测器结构示意图2-图7为本发明的微纳米线阵列结构紫外雪崩光电探测器制备流程图。
具体实施例方式下面结合附图和实施例对本发明的技术方案做进一步的说明。实施例1
如图1所示，为本发明的微纳米线阵列结构紫外雪崩光电探测器结构示意图，采用背面入射结构，从下往上依次包括衬底1、缓冲层2、非故意掺杂层3、第一 η型掺杂层4和第二η型掺杂层5。 在第二 η型掺杂层5表面中部设有由多个微纳米线单元形成的微纳米线阵列，每个微纳米线单元即为一个PIN结构光电二极管，其从下往上依次包括第三η型掺杂层6、低掺杂或非故意掺杂有源层7、第一 P型掺杂层8和第二 P型掺杂层9。相邻两个微纳米线单元的间隙均填充有绝缘介质层10，位于两端的微纳米线单元的侧面也覆盖有绝缘介质层10 ;第二 η型掺杂层5上表面两侧位置设有η型欧姆接触电极12，在第二 P型掺杂层9上覆盖有P型欧姆接触电极11。非故意掺杂层3和第一 η型掺杂层4的禁带宽度大于所需探测信号的单个光子能量，第二 η型掺杂层5、第三η型掺杂层6、低掺杂或非故意掺杂有源层7、第一 ρ型掺杂层8和第二 P型掺杂层9的禁带宽度相等，且这几层材料层的禁带宽度小于或等于所需探测信号的单个光子能量。本实施例中器件的各层材料如下衬底I为双面光学级抛光的(001)面蓝宝石衬底，缓冲层2为AlN缓冲层1，用于防止入射光被吸收的非故意掺杂层3为非故意掺杂^lo. 6^ . 4N层3(又称为U-Ala6Gaa4N层)。弟一 η型惨杂层4为η型惨杂Ala6Gaa4N层4(又称为n_Ala6GaQ.4N层)，弟_. η型惨杂层5为η型惨杂Ala4Gaa6N层5，弟二 η型惨杂层6为η型惨杂Ala 4Ga0 6N层6。低惨杂或非故思惨杂有源层7为低惨杂Ala 4Ga0 6N层或者非故思掺杂Ala4Gaa6N层(又分别称之为1-Ala4Gaa6N层或者U-Ala4Gaa6N层)。第一 ρ型掺杂层8为P型掺杂Ala4Gaa6N层8 (又称为p-Ala4Gaa6Ν层)，为了更易于形成欧姆接触而设置的第二 P型掺杂层9为ρ型掺杂GaN层9。绝缘介质层10为SiO2介质层10，ρ型欧姆接触电极11是Ti/Al/Ni/Au合金，η型欧姆接触电极12为Ni/Au合金。“Ti/Al/Ni/Au合金”的含义是从下往上依次蒸镀上一层T1、一层Al、一层Ni和一层Au，由这四层金属的复合层(即合金)作为电极。Ni/Au合金的含义同上。各层材料的具体参数为低温AlN缓冲层2的厚度为30_50nm ;非故意掺杂Ala6Gaa4N层3的厚度为0-1 μ m ;优选地，η型掺杂Ala6Gaa4N层4的厚度为0-1 μ m,电子浓度为3 X IO17CnT3 I X IO19CnT3 ;n型掺杂Ala4Gaa6N层5的厚度为0-100 nm,电子浓度为3 X IO17CnT3 I X IO19CnT3 ;n 型掺杂 Ala4Gaa6N 层 6 的厚度为 20-200 nm,电子浓度为 3 X IO17cm_3 lX1019 cm_3 ;低掺杂Ala4Gaa6N层或者非故意掺杂Ala4Gaa6NM 7的厚度为150_250nm ；P型掺杂Ala4Gaa6N层8的厚度为20-200 nm,空穴浓度为I X IO17 cm-3 I X IO19CnT3 ；p型掺杂GaN层9的厚度为20-200 nm，空穴浓度为3 X IO17CnT3 I X IO19 cm—3 ;每个微纳米线单元的直径小于或等于I μ m ;每个微纳米线单元之间的间隔小于或等于I μ m，优选的，每根微纳米线的直径为10-800 nm,每根微纳米线之间间隔为80-900nm。上述微纳米线阵列结构紫外雪崩光电探测器制备方法，包括以下步骤
步骤一，如图2所示，利用金属有机化学气相沉积(MOCVD)或者分子束外延(MBE)方式在在双面光学级抛光的蓝宝石衬底I上依次沉积AlN缓冲层2、非故意掺杂Ala6Gaa4N层3、η型掺杂Ala6Gaa4N层4、η型掺杂Ala4Gaa6N层5和6、低掺杂Ala4Gaa6N层或者非故意掺杂Ala4Gaa6N层7、ρ型掺杂的Ala4Gaa6N层8和ρ型掺杂的GaN层9 ;非故意掺杂3和η型掺杂Ala6Gaa4N层4的禁带宽度大于所需探测信号的单个光子能量，η型掺杂Ala4Gaa6NM 5和6、低掺杂Ala4Gaa6N层或者非故意掺杂Ala4Gaa6N层7、ρ型掺杂的Ala4Gaa6N层8和ρ型掺杂的GaN层9的禁带宽度相等且小于或等于所需探测信号的单个光子能量；
步骤二，如图3所示，采用介质膜沉积法沉积一层介质层，并采用光刻技术或纳米颗粒涂覆技术制作掩膜层，使得掩膜层仅覆盖住预制备PIN结构光电二极管的区域，对样品进行刻蚀，刻蚀深度到达η型掺杂5顶部，以获得微纳米线阵列结构，微纳米线阵列中每个微纳米线单元即为一个PIN结构光电二极管；同时第二 η型掺杂层上表面两侧位置的各层材料也被刻蚀掉形成了器件台面结构(Mesa);
步骤三，对器件进行湿法腐蚀、等离子体处理或热处理等表面刻蚀导入缺陷的恢复处理和热退火，以修复刻蚀带来的晶格损伤，同时进行P型掺杂的GaN层9受主Mg活化处理；步骤四，采用光刻技术制作掩膜层，覆盖第二 η型掺杂层上表面两侧预制作电极的位置，利用沉积法在微纳米线单元`之间的间隙以及器件的其他露出区域上覆盖SiO2介质层10，如图4所示；也可以采用电子束光刻技术，利用旋转涂覆方法填充上含氢硅酸盐(HSQ)树脂作为绝缘介质层；
步骤五，采用化学机械研磨法和纳米研磨剂，对SiO2介质层10上表面进行研磨，以露出P型掺杂的GaN层9表面，如图5所示；纳米研磨剂的硬度小于P型掺杂的GaN层9，大于SiO2介质层10 ；
步骤六，对P型掺杂的GaN层9表面进行湿法腐蚀、等离子体处理或热处理等表面刻蚀导入缺陷的恢复处理，以修复研磨损伤；
步骤七，如图6所示，采用光刻图形技术制作出η型欧姆接触区域，沉积η型金属Ti/Al/Ni/Au，在氮气环境中合金形成η型欧姆接触电极12 ；
步骤八，如图7所示，采用光刻图形技术在ρ型掺杂层表面制作出ρ型欧姆接触区域，沉积P型金属Ni/Au，在空气环境中合金形成ρ型欧姆接触电极11。需要说明的是，步骤一中的η型掺杂Alci 4Gatl 6N层5和6通常是采用一次生长而成，只是刻蚀的时候注意掌握深度。被刻蚀出凹槽的部分称为η型掺杂Ala4Gaa6N层6，而未刻蚀到的部分称为η型掺杂Ala4Gaa6N层5。实施例2
本实施例与实施例1类似，区别仅在于，各材料层的参数略有不同，本实施例中器件的各层材料如下衬底I为双面光学级抛光的(001)面蓝宝石衬底，缓冲层2为BeO缓冲层1，用于防止入射光被吸收的非故意掺杂层3为非故意掺杂Bea 7Ζη0 30层3(又称为u_Bea 7Ζη0 30层)。弟一 η型惨杂层4为η型惨杂Bea 7Ζηα 30层4 (又称为n_Bea 7Ζηα 30层)，弟_- η型惨杂层5为η型惨杂Bea4Zna6O层5，弟二 η型惨杂层6为η型惨杂Bea4Zna6O层6。低惨杂或非故思惨杂有源层7为低惨杂Bea4Ζη0 60层或非故思惨杂的Bea4Ζη0 60层(又分别称之为i_Bea 4Ζηα 60层或U-Bea4Zna6O层)。弟一 ρ型惨杂层8为ρ型惨杂Bea4Zna6O层8 (又称为P-Bea4Zna6O层)，为了更易于形成欧姆接触而设置的第二 ρ型掺杂层9为ρ型掺杂ZnO层9。绝缘介质层10为SiO2介质层10，ρ型欧姆接触电极11是Ti/Al/Ni/Au合金，η型欧姆接触电极12为Ni/Au合金。各层材料的具体参数为BeO缓冲层2的厚度为30_50nm ;非故意掺杂Bea7Zna3O层3的厚度为O-1ym;优选地，η型掺杂Betl. 7Ζηα 30层4的厚度为O-lym，电子浓度为3X 1017cm_3 I X 10·19cm_3 ; η型掺杂Bea4Zna6O层5的厚度为0-100 nm，电子浓度为3 X IO17CnT3 I X IO19CnT3 ； η 型掺杂 Be0.4Ζη0.60 层 6 的厚度为 20-200 nm,电子浓度为 3 X IO17cm—3 I X IO19 cm—3 ;低掺杂Bea4Zna6O层或者非故意掺杂的Bea4Zna6O层7的厚度为150-250nm ；p 型掺杂 Be0.4Zn0.60 层 8 的厚度为 20-200 nm,空穴浓度为 IXlO17 cm-3 I X IO18cnT3 ；p 型掺杂ZnO层9的厚度为20-200 nm，空穴浓度为3 X IO17CnT3 I X IO18 cm—3 ;每个微纳米线单元的直径小于或等于I μ m ;每个微纳米线单元之间的间隔小于或等于I μ m，优选的，每根微纳米线的直径为10-800 nm，每根微纳米线之间间隔为80_900nm。以上所述为较佳实施例，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种微纳米线阵列结构紫外雪崩光电探测器，其特征在于，采用背面入射结构，从下往上依次包括衬底(I)、缓冲层(2)、非故意掺杂层(3)、第一 η型掺杂层(4)和第二 η型掺杂层(5);在第二 η型掺杂层(5)表面中部设有由多个微纳米线单元形成的微纳米线阵列，所述每个微纳米线单元即为一个PIN结构光电二极管，其从下往上依次包括第三η型掺杂层(6)、低掺杂或非故意掺杂有源层(7)和P型掺杂层；所述相邻两个微纳米线单元的间隙均填充有绝缘介质层(10)，所述位于两端的微纳米线单元的侧面也覆盖有绝缘介质层；所述第二 η型掺杂层(5)上表面的两侧位置设有η型欧姆接触电极(12 )，在P型掺杂层上覆盖有P型欧姆接触电极(11);所述非故意掺杂层(3)和第一 η型掺杂层(4)的禁带宽度大于所需探测信号的单个光子能量，所述第二 η型掺杂层(5)、第三η型掺杂层(6)、低掺杂或非故意掺杂有源层(7)、P 型掺杂层的禁带宽度相等且小于或等于所需探测信号的单个光子能量。
2.根据权利要求1所述的微纳米线阵列结构紫外雪崩光电探测器，其特征在于，每个微纳米线单元的直径小于或等于I μ m ;每个微纳米线单元之间的间隔小于或等于I μ m。
3.根据权利要求1所述的微纳米线阵列结构紫外雪崩光电探测器，其特征在于，所述非故意掺杂层(3)的厚度为0-3 μ m。
4.根据权利要求1所述的微纳米线阵列结构紫外雪崩光电探测器，其特征在于，所述第一 η型掺杂层(4)的厚度为0-3 μ m，电子浓度为3 X IO17CnT3 I X IO19CnT3 ;所述第二 η型掺杂层(5)的厚度为O-lOOnm，所述第三η型掺杂层(6)的厚度为20-300 nm，所述第二 η型掺杂层(5)和第三η型掺杂层(6)的电子浓度为3Χ 1017cm_3 I X 1019cm_3。
5.根据权利要求1所述的微纳米线阵列结构紫外雪崩光电探测器，其特征在于，所述低掺杂或非故意掺杂有源层(7)的厚度为5-500 nm。
6.根据权利要求1所述的微纳米线阵列结构紫外雪崩光电探测器，其特征在于，所述 P型掺杂层为单层结构或者是由第一 P型掺杂层(8)和第二 P型掺杂层(9)叠加的双层结构，第二 P型掺杂层(9)在第一 P型掺杂层(8)上方，所述第二 P型掺杂层(9)的禁带宽度小于或等于第一 P型掺杂层(8)。
7.根据权利要求6所述的微纳米线阵列结构紫外雪崩光电探测器，其特征在于，所述第一 P型掺杂层厚度为5-500 nm,空穴浓度为I X IO17CnT3 I X IO19CnT3,第二 P型掺杂层的厚度为5-200 nm，第二 p型掺杂层空穴浓度为3 X IO17CnT3 I X IO19CnT3。
8.—种权利要求1所述的微纳米线阵列结构紫外雪崩光电探测器的制备方法，其特征在于，包括以下步骤步骤一，利用半导体外延生长法在衬底(I)上依次生长缓冲层(2)、非故意掺杂层(3)、 第一 η型掺杂层(4)、第二 η型掺杂层(5)、第三η型掺杂层(6)、低掺杂或非故意掺杂有源层(7)以及P型掺杂层；步骤二，采用介质膜沉积法沉积一层介质层，并采用光刻技术或纳米颗粒涂覆技术制作掩膜层，使得掩膜层仅覆盖住预制备PIN结构光电二极管的区域，对样品进行刻蚀，刻蚀深度到达第二 η型掺杂层顶部，以获得微纳米线阵列结构，所述微纳米线阵列中每个微纳米线单元即为一个PIN结构光电二极管；每个微纳米线单元的直径以及各微纳米线的间距小于或等于10 μ m,同时第二 η型掺杂层上表面两侧位置的各层材料也被刻蚀掉形成了器件台面结构；步骤三，对器件进行表面处理，以修复刻蚀带来的晶格损伤，同时进行P型掺杂层受主活化处理；步骤四，采用光刻技术制作掩膜层，覆盖第二 η型掺杂层上表面两侧预制作电极的位置，利用沉积法或涂覆法在微纳米线单元之间的间隙以及器件的其他露出区域上覆盖绝缘介质层(10)；步骤五，采用化学机械研磨法和纳米研磨剂，对绝缘介质层(10)上表面进行研磨，以露出P型掺杂层表面；所述纳米研磨剂的硬度小于P型掺杂层，大于绝缘介质层；步骤六，对P型掺杂层表面进行表面处理，以修复研磨损伤；步骤七，采用光刻图形技术制作出η型欧姆接触区域，沉积η型金属形成η型欧姆接触电极(12)；步骤八，采用光刻图形技术在P型掺杂层表面制作出P型欧姆接触区域，沉积P型金属形成P型欧姆接触电极(11)。
9.根据权利要求8所述的制备方法，其特征在于，所述P型掺杂层为单层结构或者是由第一 P型掺杂层(8)和第二 P型掺杂层(9)叠加的双层结构，第二 P型掺杂层(9)在第一 P 型掺杂层(8)上方，所述第二 P型掺杂层(9)的禁带宽度与第一 P型掺杂层(8)相等。
10.根据权利要求8所述的制备方法，其特征在于，所述步骤一中的半导体外延生长法，包括金属有机化学气相沉积法、分子束外延法、化学分子束外延法或氢化物气相外延法；步骤二中的刻蚀方法可以采用干法刻蚀或湿法刻蚀；步骤四中绝缘介质层的沉积方法为等离子体增强化学气相沉积法，涂覆法采用旋转涂覆方法；所述步骤七和步骤八中金属的沉积方法为电子束蒸发法或者溅射法。
全文摘要
本发明涉及紫外光电探测器技术领域，尤其涉及一种微纳米线阵列结构紫外雪崩光电探测器，由下自上依次为衬底、缓冲层、具有较大禁带宽度的非故意掺杂层、具有较大禁带宽度的第一n型掺杂层、正常禁带宽度的第二n型掺杂层、低掺杂或非故意掺杂有源层和p型掺杂层。通过刻蚀方法制成的微纳米线阵列并在各微纳米线单元间隙的填充绝缘介质层，第二n型掺杂层上设有的n型欧姆接触电极与p型掺杂层上设有p型欧姆接触电极。本发明的器件采用背面入射结构。本发明的器件制备方法，利用光刻技术和刻蚀方法，制备过程中的可控性更强，能够更加准确地控制微纳米线的位置与尺寸，使得制备出器件的微纳米线均匀性更好，器件可靠性更高。
文档编号H01L27/144GK103050498SQ20121058267
公开日2013年4月17日 申请日期2012年12月28日 优先权日2012年12月28日
发明者江灏, 吴华龙 申请人:中山大学