阵列基板及其制造方法和包括其的显示装置的制造方法
【专利摘要】本发明涉及阵列基板及其制造方法和包括其的显示装置的制造方法。提供了一种用于显示装置的阵列基板，该阵列基板包括：绝缘基板；形成在所述绝缘基板上的选通线；与所述选通线交叉以限定像素区的数据线，薄膜晶体管包括连接至所述选通线的栅极电极、连接至所述数据线的源极电极以及漏极电极；覆盖所述选通线、所述数据线以及所述薄膜晶体管并且包括用于暴露所述漏极电极的漏极接触孔的钝化层；以及，形成在所述像素区上并且穿过所述漏极接触孔连接至所述漏极电极的像素电极。所述数据线、所述源极电极和所述漏极电极中的每一个都包括具有铜的下层和覆盖该下层的上表面和侧表面的上层，并且所述上层比所述下层薄。
【专利说明】阵列基板及其制造方法和包括其的显示装置的制造方法
【技术领域】
[0001]本发明涉及显示装置。更具体地说，本发明涉及阵列基板、其制造方法以及包括该阵列基板的显示装置的制造方法。
【背景技术】
[0002]按照信息的发展，社会上对显示图像的各种显示装置的需要正在增长。近年来，采用了诸如液晶显示(IXD)装置、等离子显示板(PDP)以及有机发光二极管(OLED)的平板显示装置。在这些平板显示装置当中，IXD装置因其尺寸紧凑、重量轻、薄且可以以低电功率驱动而被广泛使用。
[0003]这种显示器的像素区通过彼此交叉选通线和数据线来限定并且按矩阵结构设置。在每一个像素区中，设置了诸如薄膜晶体管(TFT)的切换装置和连接至TFT的像素电极，并且广泛采用的是有源矩阵型，其中，向像素区施加的数据信号通过该切换装置来控制。
[0004]有源矩阵显示装置包括具有选通线、数据线、切换装置以及像素电极的阵列基板，其将参照附图进行说明。
[0005]图1是根据现有技术的有源矩阵显示装置的阵列基板的横截面图。
[0006]如图1所示，将选通线22、栅极电极24以及选通焊盘26形成在基板10上。将栅极电极24连接至选通线22，并且将选通焊盘26定位在选通线22的一个端部处。
[0007]将栅极绝缘层30形成在选通线22、栅极电极24以及选通焊盘26上。
[0008]在栅极电极24上方，将由本征硅制成的有源层42形成在栅极绝缘层30上，而将由掺杂硅制成的欧姆接触层44形成在有源层42上。
[0009]在欧姆接触层44上，形成了数据线52、源极电极54、漏极电极56以及数据焊盘58。源极电极54连接至数据线52，漏极电极56与源极电极54隔开，并且数据焊盘58定位在数据线52的一个端部处。
[0010]在数据线52、源极电极54、漏极电极56以及数据焊盘58上，形成了钝化层60。钝化层60包括:暴露漏极电极56的漏极接触孔60a、暴露选通焊盘26的选通焊盘接触孔60b以及暴露数据焊盘58的数据焊盘接触孔60c。这里，选通焊盘接触孔60b通过贯通栅极绝缘层30形成。
[0011]在钝化层60上，形成了像素电极72、选通焊盘端子74以及数据焊盘端子76。像素电极72穿过漏极接触孔60a连接至漏极电极56。选通焊盘端子74穿过选通焊盘接触孔60b连接至选通焊盘26，而数据焊盘端子76穿过数据焊盘接触孔60c连接至数据焊盘58。
[0012]近来，因为显示装置变得更大，并且需要具有高分辨率特性，所以选通线22和数据线52变得更长。这导致线路的电阻率增加，结果造成信号延迟。而且，因为驱动速度变闻，所以线路上的负荷增加。
[0013]为解决这些问题，采用具有相对较低电阻系数的材料(如铜)，用于选通线22和数据线52。
[0014]因为铜容易受蚀刻溶液影响，所以选通线22和数据线52可能在形成接触孔60a、60b以及60c期间受损。就是说，漏极接触孔60a和数据焊盘接触孔60c通过仅蚀刻钝化层60来形成，但选通焊盘接触孔60b通过蚀刻钝化层60和栅极绝缘层30两者来形成。这意味着在形成选通焊盘接触孔60b的同时，漏极电极56和数据焊盘58被更早暴露从而受蚀刻溶液破坏。这导致像素电极72与漏极电极56之间和数据焊盘端子76与数据焊盘58之间的接触电阻增加。
【发明内容】
[0015]因此，本发明致力于提供一种基本上消除了因现有技术的局限性和缺点而造成的一个或更多个问题的阵列基板、其制造方法以及包括该阵列基板的液晶显示装置的制造方法。
[0016]本发明的一个优点是，提供了一种改进了电极之间的接触电阻的阵列基板及其制
造方法。
[0017]本发明的另一优点是，提供了一种改进了薄膜晶体管的可靠性的阵列基板及其制造方法。
[0018]本发明的附加特征和优点在下面的描述中将加以阐述，并且根据该描述将部分地明白，或者可以通过本发明的具体实践而获知。本发明的这些优点通过在书面说明书及其权利要求书以及附图中具体指出的结构认识到并获得。
[0019]为实现这些和其它优点并且根据本发明的目的，如具体实施和广泛描述的，提供了一种用于显示装置的阵列基板，该阵列基板包括:基板；形成在所述基板上的选通焊盘、栅极电极和选通线；栅极绝缘层，所述栅极绝缘层形成在所述选通焊盘、所述栅极电极和所述选通线上；形成在所述栅极绝缘层上的半导体层；形成在所述半导体层上的漏极电极和源极电极，薄膜晶体管包括所述栅极电极、所述漏极电极和所述源极电极；数据线，所述数据线形成在所述栅极绝缘层上并且与所述选通线交叉以限定像素区，所述数据线耦接至所述源极电极；钝化层，所述钝化层形成在所述栅极绝缘层的一部分、所述数据线、所述源极电极和所述漏极电极上，所述钝化层包括用于暴露所述漏极电极的漏极接触孔；以及像素电极，所述像素电极形成在所述像素区中的所述钝化层上并且穿过所述漏极接触孔连接至所述漏极电极，并且其中，所述数据线、所述源极电极和所述漏极电极中的每一个都包括具有铜的下层和覆盖所述下层的上表面和侧表面的上层，并且其中，所述上层比所述下层薄。
[0020]在本发明另一方面中，提供了一种用于显示装置的阵列基板，该阵列基板包括:基板；形成在所述基板上的选通焊盘、栅极电极和选通线；栅极绝缘层，所述栅极绝缘层形成在所述选通焊盘、所述栅极电极和所述选通线上；形成在所述栅极绝缘层上的半导体层；形成在所述半导体层上的漏极电极和源极电极，薄膜晶体管包括所述栅极电极、所述漏极电极和所述源极电极，所述源极电极包括由第一材料制成的第一源极电极层和由第二材料制成的、覆盖所述第一源极电极层的第二源极电极层，并且所述漏极电极包括由所述第一材料制成的第一漏极电极层和由所述第二材料制成的、覆盖所述第一漏极电极层的第二漏极电极层；数据线，所述数据线形成在所述栅极绝缘层上并且与所述选通线交叉以限定像素区，所述数据线耦接至所述源极电极，并且包括由所述第一材料制成的第一数据线层和由所述第二材料制成的、覆盖所述第一数据线层的第二数据线层；钝化层，所述钝化层形成在所述栅极绝缘层的一部分、所述数据线、所述源极电极和所述漏极电极上，所述钝化层包括用于暴露所述漏极电极的漏极接触孔；以及像素电极，所述像素电极形成在所述像素区中的所述钝化层上并且穿过所述漏极接触孔连接至所述漏极电极，并且其中，所述第二材料比所述第一材料更耐受于用来形成所述漏极接触孔的蚀刻溶液。
[0021]在本发明另一方面中，提供了一种制造用于显示装置的阵列基板的方法，该方法包括以下步骤:在基板上形成选通焊盘、栅极电极和选通线；在所述选通焊盘、所述栅极电极和所述选通线上形成栅极绝缘层；在所述栅极绝缘层上形成半导体层；在所述半导体层上形成漏极电极和源极电极，薄膜晶体管包括所述栅极电极、所述漏极电极和所述源极电极；在所述栅极绝缘层上形成数据线，所述数据线与所述选通线交叉以限定像素区，并且所述数据线耦接至所述源极电极；在所述栅极绝缘层的一部分、所述数据线、所述源极电极和所述漏极电极上形成钝化层，所述钝化层包括用于暴露所述漏极电极的漏极接触孔；以及在所述像素区中的所述钝化层上形成像素电极，所述像素电极穿过所述漏极接触孔连接至所述漏极电极，并且其中，所述数据线、所述源极电极和所述漏极电极中的每一个都被形成为包括具有铜的下层和覆盖所述下层的上表面和侧表面的上层，并且其中，所述上层被形成为比所述下层薄。
[0022]在本发明另一方面中，提供了一种制造用于显示装置的阵列基板的方法，该方法包括以下步骤:在基板上形成选通焊盘、栅极电极和选通线；在所述选通焊盘、所述栅极电极和所述选通线上形成栅极绝缘层；在所述栅极绝缘层上形成半导体层；在所述半导体层上形成漏极电极和源极电极，薄膜晶体管包括所述栅极电极、所述漏极电极和所述源极电极，所述源极电极被形成为包括由第一材料制成的第一源极电极层和由第二材料制成的、覆盖所述第一源极电极层的第二源极电极层，并且所述漏极电极被形成为包括由所述第一材料制成的第一漏极电极层和由所述第二材料制成的、覆盖所述第一漏极电极层的第二漏极电极层；在所述栅极绝缘层上形成数据线，所述数据线与所述选通线交叉以限定像素区，所述数据线耦接至所述源极电极，并且被形成为包括由所述第一材料制成的第一数据线层和由所述第二材料制成的、覆盖所述第一数据线层的第二数据线层；在所述栅极绝缘层的一部分、所述数据线、所述源极电极和所述漏极电极上形成钝化层，所述钝化层被形成为包括用于暴露所述漏极电极的漏极接触孔；以及在所述像素区中的所述钝化层上形成像素电极，所述像素电极穿过所述漏极接触孔连接至所述漏极电极，并且其中，所述第二材料比所述第一材料更耐受于用来形成所述漏极接触孔的蚀刻溶液。
[0023]应当明白，前面的一般描述和下面的详细描述都是示例性和解释性的，并且旨在提供对要求保护的本发明的进一步说明。
【专利附图】
【附图说明】
[0024]附图被包括进来以提供对本发明的进一步理解，并且被并入并构成本说明书的一部分，例示了本发明的实施方式，并与本说明书一起用于说明本发明的原理。
[0025]在附图中:
[0026]图1是根据现有技术的显示装置的阵列基板的横截面图。
[0027]图2是根据本发明第一实施方式的用于显示装置的阵列基板的平面图。
[0028]图3是沿图2的线II1-1II截取的横截面图。
[0029]图4A至4F是示出根据本发明第一实施方式的阵列基板的制造工序的横截面图。[0030]图5是根据本发明第二实施方式的阵列基板的横截面图。以及
[0031]图6A至6G是示出根据本发明第二实施方式的阵列基板的制造工序的横截面图。
【具体实施方式】
[0032]下面，对本发明的实施方式进行详细说明，附图中例示了其示例。
[0033]图2是根据本发明第一实施方式的、用于显示装置的阵列基板的平面图，而图3是沿图2的线II1-1II截取的横截面图。
[0034]如上所示，将由导电材料制成的选通线122沿第一方向形成在透明绝缘基板110上。同时，形成从选通线122延长的栅极电极124和定位在选通线122的一个端部处的选通焊盘126。选通线122、栅极电极124以及选通焊盘126分别包括:下层122a、124a以及126a，和上层 122b、124b 以及 126b。上层 122b、124b 以及 126b 比下层 122a、124a 以及 126a薄，并且通过接触下层122a、124a以及126a的上表面和侧表面来覆盖下层122a、124a以及126a。在一个实施方式中，下层122a、124a以及126a由诸如铜的第一材料制成,而上层122b、124b以及126b由诸如镍的第二材料制成。上层122b、124b以及126b通过镀方法形成。
[0035]在选通线122、栅极电极124以及选通焊盘126上，形成了由硅氮化物(SiNx)或二氧化硅(SiO2)制成的栅极绝缘层130。
[0036]在栅极电极124上方，将由本征非晶硅制成的有源层142形成在栅极绝缘层130上，而将由掺杂非晶硅制成的欧姆接触层144形成在有源层142上。
[0037]将由导电材料制成的数据线152、源极电极154、漏极电极156以及数据焊盘158形成在欧姆接触层144。沿第二方向形成数据线152，以通过与选通线122交叉来限定像素区P。源极电极154从数据线152起延长，并且漏极电极156和源极电极154彼此隔开，其间具有栅极电极124。数据焊盘158定位在数据线152的一个端部处。
[0038]数据线152、源极电极154以及漏极电极156和数据焊盘158分别包括:下层152a、154a、156a 以及 158a，和上层 152b、154b、156b 以及 158b。上层 152b、154b、156b 以及 158b比下层152a、154a、156a以及158a薄，并且通过接触下层152a、154a、156a以及158a的上表面和侧表面来覆盖下层152a、154a、156a以及158a。下层152a、154a、156a以及158a由铜制成，而上层152b、154b、156b以及158b由镍制成。上层152b、154b、156b以及158b通过镀方法形成。
[0039]源极电极154和漏极电极156与有源层142和栅极电极124 —起形成薄膜晶体管T，并且暴露的有源层142用作薄膜晶体管T的沟道。
[0040]在数据线152，和源极电极154与漏极电极156，以及数据焊盘158上，形成了由硅氮化物、硅氧化物或有机绝缘材料制成的钝化层160。钝化层160包括:暴露漏极电极156的接触孔160a、暴露选通焊盘126的选通焊盘接触孔160b，以及暴露数据焊盘158的数据焊盘接触孔160c。这里，选通焊盘接触孔160b通过贯通栅极绝缘层130形成。
[0041]在钝化层160上，利用透明导电材料形成了像素电极172、选通焊盘端子174以及数据焊盘端子176。像素电极172定位在像素区P上，并且穿过漏极接触孔160a连接至漏极电极156。选通焊盘端子174穿过选通焊盘接触孔160b连接至选通焊盘126，而数据焊盘端子176穿过数据焊盘接触孔160c连接至数据焊盘158。实质上，像素电极172接触漏极电极156的上层156b，而选通焊盘端子174接触选通焊盘126的上层126b，并且数据焊盘端子176接触数据焊盘158的上层158b。
[0042]像素电极172与选通线122重叠，以形成存储电容器。尽管未示出，但存储电容器可以通过利用和数据线152相同的材料在选通线122上的栅极绝缘层130上形成金属图案并使该图案与像素电极172接触来形成。
[0043]根据本发明的该实施方式，可以通过利用由比被用于制造下层156a和158a的第一材料(例如，铜)更耐受于蚀刻溶液的第二材料(例如，镍)制成的上层156b和158b，来防止漏极电极156和数据焊盘158在形成接触孔160a、160b以及160c期间被蚀刻溶液破坏。当涂覆蚀刻溶液来形成接触孔160b时，涂覆蚀刻溶液达较长时间，该较长时间使得接触孔160b贯穿栅极绝缘层130和钝化层160来形成。在涂覆蚀刻溶液来形成接触孔160b的时间期间，通过上层156b和158b来防止蚀刻溶液对漏极电极156和数据焊盘158的破坏。因此，防止了信号延迟并且减小了负荷。而且，可以改进数据焊盘端子176与数据焊盘158之间和像素电极172与漏极电极156之间的接触特性。
[0044]参照图4A至4F和图3，对这种阵列基板的制造方法进行说明。图4A至4F是示出根据本发明所述实施方式的阵列基板的制造工序的横截面图。
[0045]如图4A所示，通过诸如溅射的淀积方法，将诸如金属材料的导电材料淀积到诸如玻璃或塑料的透明绝缘基板110上。利用光刻方法，形成选通线122、栅极电极124以及选通焊盘126的下层122a、124a以及126a。
[0046]选通线122、栅极电极124以及选通焊盘126的下层122a、124a以及126a由具有相对较低电阻系数的铜制成，以降低线路的电阻并且防止信号延迟。选通线122、栅极电极124以及选通焊盘126的下层122a、124a以及126a可以是单一的铜层。另选的是，为了增加接触面特性，它们可以具有双层结构，即，在铜层下面布置了由钥、钛、钽或这些的合金所制成的缓冲层。
[0047]接下来，如图4B所示，通过镀工序，形成选通线122、栅极电极124以及选通焊盘126的上层122b、124b以及126b，以覆盖选通线122、栅极电极124以及选通焊盘126的下层122a、124a以及126a的上表面和侧表面，由此形成选通线122、栅极电极124以及选通焊盘126。上层122b、124b以及126b可以由镍制成，并且可以将无电镀方法用于镀工序。
[0048]尽管未示出，但选通线122按第一方向形成，选通电极124从选通线122延长，并且选通焊盘126定位在选通线122的一个端部处。
[0049]这里，上层122b、124b以及126b优选地比选通线122、栅极电极124以及选通焊盘126的下层122a、124a以及126a薄。如果上层122b、124b以及126b太厚，则选通线122、栅极电极124以及选通焊盘126的高度变得太大，其可能导致稍后形成在上层122b、124b以及126b上的层缺失，并且可能不利地影响该装置的盒间隙的均匀度。因此，根据一个实施方式，下层122a、124a以及126a的厚度可以处于2000 A至3 μ m的范围中，而上层122b、124b以及126b的厚度可以处于300 A至900 A的范围中。
[0050]如图4C所示，将栅极绝缘层130、本征硅层(未示出)以及掺杂硅层(未示出)顺序地形成在选通线122、栅极电极124以及选通焊盘126上，以通过使用掩模并且构图该掺杂硅层和本征硅层的光刻方法来形成有源层142和欧姆接触图案144a。这里，栅极绝缘层130和本征硅层(未示出)以及掺杂硅层(未示出)可以通过化学汽相淀积方法来形成。栅极绝缘层130可以由硅氮化物(SiNx)或二氧化硅(SiO2)制成。本征硅层可以由本征非晶硅制成，而掺杂层可以由掺杂有硼或磷的本征非晶硅制成。
[0051]接下来，如图4D所示，通过诸如溅射的淀积方法来淀积诸如金属材料的导电材料，并且通过利用光刻方法，形成数据线152、源极电极154、漏极电极156以及数据焊盘158的下层152a、154a、156a以及158a。接着，通过去除在源极电极154的下层154a与漏极电极156的下层156a之间暴露的欧姆接触图案(图4c的144a)来形成欧姆接触层144。
[0052]数据线152、源极电极154、漏极电极156以及数据焊盘158的下层152a、154a、156a以及158a由具有相对较低电阻系数的、诸如铜的第一材料制成，以降低线路的电阻并且防止信号延迟。数据线152、源极电极154、漏极电极156以及数据焊盘158的下层152a、154a、156a以及158a可以是单一铜层。而且，为增加接触面特性，它们可以具有双层结构，即，在铜层下面布置了由钥、钛、钽，或这些的合金所制成的缓冲层。
[0053]接下来，如图4E所示，通过镀工序，形成数据线152、源极电极154、漏极电极156以及数据焊盘158的上层152b、154b、156b以及158b，以覆盖数据线152、源极电极154、漏极电极156以及数据焊盘158的下层152a、154a、156a以及158a的上表面和侧表面，由此形成数据线152、源极电极154、漏极电极156以及数据焊盘158。上层152b、154b、156b以及158b可以由诸如镍的第二材料制成，并且可以将无电镀方法用于镀工序。
[0054]尽管未示出，但沿第二方向形成数据线152，以通过与选通线122交叉来限定像素区P，并且数据焊盘158定位在数据线152的一个端部处。源极电极154从数据线152延长，并且漏极电极156和源极电极154彼此隔开，其间具有栅极电极124。
[0055]这里，上层152b、154b、156b以及158b优选地比数据线152、源极电极154、漏极电极156以及数据焊盘158的下层152a、154a、156b以及158b薄。如果上层152b、154b、156b以及158b太厚，则数据线152、源极电极154、漏极电极156以及数据焊盘158的高度变大，其可能导致稍后形成在上层152b、154b、156b以及158b上的层缺失，并且可能不利地影响该装置的盒间隙的均匀度。因此，根据一个实施方式，下层152a、154a、156a以及158a的厚度可以处于2000 A至3μπι的范围中，而上层152b、154b、156b以及158b的厚度可以处于300 A至900 A的范围中。
[0056]接下来，如图4F所示，钝化层160通过淀积诸如硅氮化物层或硅氧化物层的无机层来形成。通过利用掩模的光刻方法将钝化层160构图，以形成漏极接触孔160a、选通焊盘接触孔160b以及数据焊盘接触孔160c。这里，还去除栅极绝缘层130的、与选通焊盘接触孔160b相对应的一部分。漏极接触孔160a暴露漏极电极156，而选通焊盘接触孔160b暴露选通焊盘126，并且数据焊盘接触孔160c暴露数据焊盘158。
[0057]就是说，在完成形成用于暴露选通焊盘126的选通焊盘接触孔160b之前，将漏极电极156和数据焊盘158暴露至蚀刻溶液以去除栅极绝缘层130。但是，因为漏极电极156和数据焊盘158包括由诸如镍的第二材料(与诸如铜的第一材料相比，其因针对蚀刻溶液的更高耐受性而不受蚀刻溶液影响)制成的上层156b和158b，所以不存在由蚀刻溶液对漏极电极156和数据焊盘158造成的破坏。
[0058]同时，钝化层160可以是由压克力制成的有机层，并且在这种情况下，钝化层160的表面变得平坦。
[0059]接下来，如图3所示，通过利用掩模的光刻方法将透明导电材料淀积并构图，以形成像素电极172、选通焊盘端子174以及数据焊盘端子176。像素电极172位于像素区P上方的钝化层160上，并且穿过漏极接触孔160a连接至漏极电极156。而且，像素电极172与选通线122重叠，以形成存储电容器。选通焊盘端子174穿过选通焊盘接触孔160b连接至选通焊盘126，而数据焊盘端子176穿过数据焊盘接触孔160c连接至数据焊盘158。透明导电材料可以是铟锌氧化物(IZO)和铟锡氧化物(ΙΤ0)。
[0060]如上说明的，根据本发明，选通线122、栅极电极124以及选通焊盘126分别包括:由铜制成的下层122a、124a以及126a，和由镍制成的上层122b、124b以及126b。而且数据线、源极电极154、漏极电极156以及数据焊盘158也包括:由铜制成的下层152a、154a、156a以及158a，和上层152b、154b、156b以及158b。因此，漏极电极156和数据焊盘158在形成接触孔时不受蚀刻溶液破坏，从而可以改进接触特性。
[0061]同时，可以省略选通线122、栅极电极124以及选通焊盘126的上层122b、124b以及 126b。
[0062]如果代替镀工序，通过光刻方法在铜层上形成由镍制成的上层，则将蚀刻溶液涂敷至镍和铜，其因镍和铜的蚀刻速度差而造成外悬结构。就是说，与镍对蚀刻溶液的耐受性相比，由于铜对蚀刻溶液的更低耐受性，因而铜比镍更快地被蚀刻。由此，下层比上层更窄，结果导致线路(即，选通线122、数据线152等)的缺失或开裂。
[0063]同时，近来，提出了具有迁移率特性卓越的氧化物半导体层的薄膜晶体管，并且其不包括欧姆接触层。这种薄膜晶体管具有蚀刻阻挡部，以防止将氧化物半导体层暴露至蚀刻溶液，并且硅氧化物层对于氢来说不稳固。因为在构图源极电极和漏极电极中使用过氧化氢，所以出现氢气，其影响硅氧化物层。因此，为消除氢气，在形成源极电极和漏极电极之后必需热处理。但是，对于将铜用于源极电极和漏极电极的情况来说，铜在热处理工序期间被氧化，并且其从硅氧化物层脱离。
[0064]因此，本发明的第二实施方式致力于提供包括具有氧化物半导体层的薄膜晶体管的阵列基板，其中，在热处理工序期间防止铜氧化。
[0065]下面，参照附图，对根据本发明第二实施方式的阵列基板进行说明。
[0066]图5是根据本发明第二实施方式的阵列基板的横截面图，其包括具有氧化物半导体层的薄膜晶体管。图5的阵列基板的结构与图3的阵列基板的结构的差异仅仅为薄膜晶体管，并由此将主要说明薄膜晶体管的结构，而省略对选通焊盘和数据焊盘的说明。
[0067]如图5所示，将由导电材料制成的栅极电极224形成在透明基板210上。栅极电极224包括下层224a和比下层224a薄的上层224b，并且覆盖下层224a的上面和侧面。下层224a由铜制成，而上层224b由镇制成。上层224b通过锻方法形成。
[0068]在栅极电极224上，形成由硅氧化物制成的栅极绝缘层230，以覆盖栅极电极224。
[0069]在栅极电极224上方的栅极绝缘层230上形成氧化物半导体层242，并且在该氧化物半导体层242上形成与半导体层242的中心相对应的蚀刻阻挡部246。蚀刻阻挡部246在制造阵列基板期间防止氧化物半导体层242暴露至蚀刻溶液。半导体层242可以由铟镓锌氧化物(IGZO)形成，而蚀刻阻挡部246可以由硅氧化层形成。
[0070]源极电极254和漏极电极256形成在蚀刻阻挡部246和氧化物半导体层242上。源极电极254和漏极电极256彼此隔开，其间具有栅极电极224。源极电极254和漏极电极256分别包括下层254a和256a以及上层254b和256b。上层254b和256b比下层254a和256a薄，并且分别覆盖其上表面和侧表面。下层254a和256a可以由铜形成,而上层254b和256b可以由镍形成。上层254b和256b通过镀方法形成。
[0071]钝化层260形成在源极电极254和漏极电极256上，并且包括用于暴露漏极电极256的漏极接触孔260a。钝化层260可以是硅氧化层。
[0072]由透明导电材料制成的像素电极272形成在钝化层260上，并且穿过漏极接触孔260a连接至漏极电极256。
[0073]对根据本发明的第二实施方式的阵列基板的制造方法进行说明。图6A至6G是示出根据本发明第二实施方式的阵列基板的制造工序的横截面图。
[0074]如图6A所示，通过诸如溅射的淀积方法，将诸如金属材料的导电材料淀积到诸如玻璃或塑料的透明绝缘基板210上。利用光刻方法，形成栅极电极224的下层224a。
[0075]栅极电极224的下层224a由具有相对较低电阻系数的、诸如铜的第一材料制成，以降低线路的电阻并且防止信号延迟。栅极电极224的下层224a可以是单一铜层。另选的是，为了增加接触面特性，它们可以具有双层结构，即，在铜层下面布置由钥、钛、钽，或这些的合金所制成的缓冲层。
[0076]接下来，如图6B所示，通过镀工序，形成栅极电极224的上层224b，以覆盖栅极电极224的下层224a的上表面和侧表面，由此形成栅极电极。上层224b可以由诸如镍的第二材料制成，并且可以将无电镀方法用于镀工序。
[0077]这里，栅极电极224的上层224b优选地比栅极电极224的下层224a薄。如果上层224b太厚，则栅极电极224的高度变大，其可能导致稍后形成在上层224b上的层缺失，并且可能不利地影响该装置的盒间隙的均匀度。因此，下层224a的厚度处于2000 A至3 μ m的范围中，而上层224b的厚度处于300 A至900 A的范围中。
[0078]如图6C所示，将栅极绝缘层230和氧化半导体材料层(未示出)顺序地形成在栅极电极224上，并且该氧化物半导体层242通过用光刻方法构图氧化物半导体材料层来形成。这里，栅极绝缘层可以是由硅氧化物(Si02)制成的单一层，或者具有由硅氮化物(SiNx)的下层和硅氧化物(SiO2)的上层构成的双层结构。半导体层可以由铟镓锌氧化物(IGZO)制成。
[0079]接下来，如图6D所示，通过用光刻方法淀积硅氧化物层来形成蚀刻阻挡部246。该蚀刻阻挡部246与氧化物半导体层242的中心对应地定位。如先前提到，蚀刻阻挡部246在制造阵列基板期间防止氧化物半导体层242暴露至蚀刻溶液。
[0080]如图6E所示，通过诸如溅射的淀积方法来淀积诸如金属材料的导电材料，并且通过利用光刻方法，形成源极电极254和漏极电极256的下层254a和256a。
[0081]源极电极254和漏极电极256的下层254a和256a由具有相对较低电阻系数的、诸如铜的第一材料制成，以降低线路的电阻并且防止信号延迟。源极电极254和漏极电极256的下层254a和256a可以是单一的铜层，或者可以具有双层结构，即，在铜层下面布置了由钥、钛、钽，或这些的合金所制成的缓冲层，以增加接触面特性。
[0082]接下来，如图6F所示，通过镀工序，形成源极电极254和漏极电极256的上层254b和256b，以覆盖源极电极254和漏极电极256的下层254a和256a的上表面和侧表面，由此形成源极电极254和漏极电极256。上层254b和256b可以由诸如镍的第二材料制成，并且可以将无电镀方法用于镀工序。[0083]这里，上层254b和256b优选地比源极电极254和漏极电极256的下层254a和256a薄。如果上层254b和256b太厚，则源极电极254和漏极电极256的高度变大，其可能导致稍后形成在上层254b和256b上的层缺失，并且可能不利地影响该装置的盒间隙的均匀度。因此，下层152a、154a、156a以及158a的厚度处于2000 A至3 μ m的范围中，而上层152b、154b、156b以及158b的厚度处于300 A § 9U0 4的范围中。
[0084]接下来，为了消除在形成源极电极254和漏极电极256期间出现的氢气，在包括源极电极254和漏极电极256的基板210上执行热处理。这时，因为源极电极254和漏极电极256的下层254a和256a被由镍制成的上层254b和256b覆盖，所以下层254a和256a因镍比铜更耐受于热处理工序而即使通过热处理工序也不被氧化。就是说，下层将不会脱离。
[0085]接下来，如图6G所示，钝化层260通过淀积诸如硅氧化物层的无机层来形成。通过利用掩模的光刻方法将钝化层260构图，以形成用于暴露漏极电极256的漏极接触孔260a。
[0086]接下来，如图5所示，淀积透明导电材料并且通过使用掩模的光刻方法来构图，以形成像素电极272，其穿过漏极接触孔260a连接至漏极电极256的上层256b。透明导电材料可以是铟锌氧化物(ΙΖ0)和铟锡氧化物(ΙΤ0)。
[0087]如上说明的，根据本发明第二实施方式，因为源极电极254和漏极电极256包括分别由诸如铜的第一材料制成的下层254a和256a以及由诸如镍的第二材料制成的上层254b和256b，所以在形成源极电极254和漏极电极256之后进行的热处理工序期间，防止了铜层的氧化。就是说，源极电极254和漏极电极256不脱离，并且防止了薄膜晶体管劣化。
[0088]同时，在该实施方式中，栅极电极224的上层224b不是必要的。
[0089]本领域技术人员应当明白，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。由此，本发明旨在覆盖落入所附权利要求书及其等同物的范围内的、本发明的修改例和变型例。
[0090]本申请要求在2012年7月18日提交的韩国专利申请N0.10-2012-0078151的优先权，该韩国专利申请为了所有目的而通过引用合并于此，如同在此全面阐述一样。
【权利要求】
1.一种用于显示装置的阵列基板，所述阵列基板包括: 基板； 形成在所述基板上的选通焊盘、栅极电极和选通线； 栅极绝缘层，所述栅极绝缘层形成在所述选通焊盘、所述栅极电极和所述选通线上； 形成在所述栅极绝缘层上的半导体层； 形成在所述半导体层上的漏极电极和源极电极，薄膜晶体管包括所述栅极电极、所述漏极电极和所述源极电极； 数据线，所述数据线形成在所述栅极绝缘层上并且与所述选通线交叉以限定像素区，所述数据线耦接至所述源极电极； 钝化层，所述钝化层形成在所述栅极绝缘层的一部分、所述数据线、所述源极电极和所述漏极电极上，所述钝化层包括用于暴露所述漏极电极的漏极接触孔；以及 像素电极，所述像素电极形成在所述像素区中的所述钝化层上并且通过所述漏极接触孔连接至所述漏极电极，并且 其中，所述数据线、所述源极电极和所述漏极电极中的每一个都包括具有铜的下层和覆盖所述下层的上表面和侧表面的上层，并且其中，所述上层比所述下层薄。
2.根据权利要求1所述的阵列基板，其中，所述选通焊盘位于所述选通线的一个端部处，数据焊盘位于所述数据线 的一个端部处，并且其中，所述钝化层还包括用于暴露所述数据焊盘的数据焊盘接触孔和用于贯穿所述栅极绝缘层和所述钝化层暴露所述选通焊盘的选通焊盘接触孔。
3.根据权利要求1所述的阵列基板，其中，所述上层的厚度处于300A3 9?θΑ的范围中。
4.根据权利要求1所述的阵列基板，其中，所述半导体层是氧化物半导体层，并且所述薄膜晶体管包括形成在所述栅极电极、所述源极电极和所述漏极电极之间的所述氧化物半导体层上的蚀刻阻挡部。
5.根据权利要求1所述的阵列基板，其中，所述选通线和所述栅极电极中的每一个都包括由铜制成的下层，和覆盖所述下层的上表面和侧表面并且比所述下层薄的上层。
6.根据权利要求5所述的阵列基板，其中，所述数据线、所述源极电极和所述漏极电极中的每一个的所述上层包括镍，并且所述选通线和所述栅极电极中的每一个的所述上层包括镍。
7.—种制造用于显示装置的阵列基板的方法，所述方法包括以下步骤: 在基板上形成选通焊盘、栅极电极和选通线； 在所述选通焊盘、所述栅极电极和所述选通线上形成栅极绝缘层； 在所述栅极绝缘层上形成半导体层； 在所述半导体层上形成漏极电极和源极电极，薄膜晶体管包括所述栅极电极、所述漏极电极和所述源极电极； 在所述栅极绝缘层上形成数据线，所述数据线与所述选通线交叉以限定像素区，并且所述数据线耦接至所述源极电极； 在所述栅极绝缘层的一部分、所述数据线、所述源极电极和所述漏极电极上形成钝化层，所述钝化层包括用于暴露所述漏极电极的漏极接触孔；以及在所述像素区中的所述钝化层上形成像素电极，所述像素电极通过所述漏极接触孔连接至所述漏极电极，并且 其中，所述数据线、所述源极电极和所述漏极电极中的每一个都被形成为包括具有铜的下层和覆盖所述下层的上表面和侧表面的上层，并且其中，所述上层被形成为比所述下层薄。
8.根据权利要求7所述的方法，其中，将所述选通焊盘形成在所述选通线的一个端部处，将数据焊盘形成在所述数据线的一个端部处，并且其中，形成所述钝化层的步骤包括:形成数据焊盘接触孔以暴露所述数据焊盘，以及形成选通焊盘接触孔以暴露所述选通焊盘。
9.根据权利要求7所述的方法，其中，所述上层的厚度处于300A至900 A的范围中。
10.根据权利要求7所述的方法，所述方法还包括在所述半导体层的一部分上形成蚀刻阻挡部，并且其中，所述半导体层包括氧化物半导体材料。
11.根据权利要求7所述的方法，其中，形成所述选通线和所述栅极电极的步骤包括:形成由铜制成的下层，以及利用镀方法形成上层，所述上层覆盖所述下层的上表面和侧表面并且比所述下层薄。
12.根据权利要求11所述的方法，其中，所述数据线、所述源极电极和所述漏极电极中的每一个的所述上层包括镍，并且所述选通线和所述栅极电极中的每一个的所述上层包括镍。
13.一种用于显示装置的阵列基板，所述阵列基板包括: 基板； 形成在所述基板上的选通焊盘、栅极电极和选通线； 栅极绝缘层，所述栅极绝缘层形成在所述选通焊盘、所述栅极电极和所述选通线上； 形成在所述栅极绝缘层上的半导体层； 形成在所述半导体层上的漏极电极和源极电极，薄膜晶体管包括所述栅极电极、所述漏极电极和所述源极电极，所述源极电极包括由第一材料制成的第一源极电极层和由第二材料制成的、覆盖所述第一源极电极层的第二源极电极层，并且所述漏极电极包括由所述第一材料制成的第一漏极电极层和由所述第二材料制成的、覆盖所述第一漏极电极层的第二漏极电极层； 数据线，所述数据线形成在所述栅极绝缘层上并且与所述选通线交叉以限定像素区，所述数据线耦接至所述源极电极，并且包括由所述第一材料制成的第一数据线层和由所述第二材料制成的、覆盖所述第一数据线层的第二数据线层； 钝化层，所述钝化层形成在所述栅极绝缘层的一部分、所述数据线、所述源极电极和所述漏极电极上，所述钝化层包括用于暴露所述漏极电极的漏极接触孔；以及 像素电极，所述像素电极形成在所述像素区中的所述钝化层上并且通过所述漏极接触孔连接至所述漏极电极，并且 其中，所述第二材料比所述第一材料更耐受用来形成所述漏极接触孔的蚀刻溶液。
14.根据权利要求13所述的阵列基板，其中，所述第一材料包括铜，所述第二材料包括镍。
15.根据权利要求13所述的阵列基板，其中，所述第二数据线层比所述第一数据线层薄，所述第二源极电极层比所述第一源极电极层薄，所述第二漏极电极层比所述第一漏极电极层薄。
16.根据权利要求13所述的阵列基板，其中，所述选通焊盘位于所述选通线的一个端部处，数据焊盘位于所述数据线的一个端部处；并且 其中，所述钝化层还包括用于暴露所述数据焊盘的数据焊盘接触孔和用于贯穿所述栅极绝缘层和所述钝化层暴露所述选通焊盘的选通焊盘接触孔。
17.根据权利要求13所述的阵列基板，其中，所述第二数据线层的厚度、所述第二源极电极层的厚度和所述第二漏极电极层的厚度都处于300 A3 900 \的范围中，并且其中，所述第一数据线层的厚度、所述第一源极电极层的厚度和所述第一漏极电极层的厚度都处于2000入至3口111的范围中。
18.根据权利要求13所述的阵列基板，其中，所述半导体层是氧化物半导体层，所述薄膜晶体管包括形成在所述栅极电极、所述源极电极和所述漏极电极之间的所述氧化物半导体层上的蚀刻阻挡部。
19.根据权利要求13所述的阵列基板，其中，所述选通线包括由所述第一材料制成的第一选通线层和由所述第二材料制成的、覆盖所述第一选通线层的第二选通线层，并且其中，所述栅极电极包括由所述第一材料制成的第一栅极电极层和由所述第二材料制成的、覆盖所述第一栅极电极层的第二栅极电极层。
20.一种制造用于显示装置的阵列基板的方法，所述方法包括以下步骤: 在基板上形成选通焊盘、栅极电极和选通线； 在所述选通焊盘、所述栅极电极和所述选通线上形成栅极绝缘层； 在所述栅极绝缘层上形成半导体层； 在所述半导体层上形成漏极电极和源极电极，薄膜晶体管包括所述栅极电极、所述漏极电极和所述源极电极，所述源极电极被形成为包括由第一材料制成的第一源极电极层和由第二材料制成的、覆盖所述第一源极电极层的第二源极电极层，并且所述漏极电极被形成为包括由所述第一材料制成的第一漏极电极层和由所述第二材料制成的、覆盖所述第一漏极电极层的第二漏极电极层； 在所述栅极绝缘层上形成数据线，所述数据线与所述选通线交叉以限定像素区，所述数据线耦接至所述源极电极并且形成为包括由所述第一材料制成的第一数据线层和由所述第二材料制成的、覆盖所述第一数据线层的第二数据线层； 在所述栅极绝缘层的一部分、所述数据线、所述源极电极和所述漏极电极上形成钝化层，所述钝化层被形成为包括用于暴露所述漏极电极的漏极接触孔；以及 在所述像素区中的所述钝化层上形成像素电极，所述像素电极通过所述漏极接触孔连接至所述漏极电极，并且 其中，所述第二材料比所述第一材料更耐受用来形成所述漏极接触孔的蚀刻溶液。
21.根据权利要求20所述的方法，其中，所述第一材料包括铜，所述第二材料包括镍。
22.根据权利要求20所述的方法，其中，所述第二数据线层比所述第一数据线层薄，所述第二源极电极层比所述第一源极电极层薄，所述第二漏极电极层比所述第一漏极电极层薄。
【文档编号】H01L27/02GK103579220SQ201210585106
【公开日】2014年2月12日 申请日期:2012年12月28日 优先权日:2012年7月18日
【发明者】文泰亨, 李揆煌, 李炅河 申请人:乐金显示有限公司