专利名称：半导体封装构造的制作方法
技术领域：
本实用新型涉及ー种封装构造，特别是有关于ー种可避免底胶填充不全的半导体封装构造。
背景技术：
现今，半导体封装产业发展出各种不同型式的封装构造，以满足各种需求。而一般来说，配合图I所示，倒装芯片(flip chip)封装制程主要是在ー芯片91的有源表面先设置多个导电用的凸块92，再将所述芯片91翻转，使其有源表面通过凸块92设置于一基板90上，接着再从所述芯片91侧边将底胶93填充于所述芯片91与所述基板90之间，以增强整体连接结构。前述的底胶93的材料通常使用环氧树脂(Epoxy)，所述底胶93主要是利用毛 细作用原理被涂抹在芯片91的边缘，进而滲透到芯片91与基板90，然后加热予以固化(cured),能有效提闻整体封装构造的结构强度,从而提闻芯片91的使用寿命。然而，根据产品需求，所述芯片91的有源表面上的凸块92有时会排布较为紧密，使得凸块92之间的间距过小，导致填充所述底胶93时，所述底胶93无法透过毛细作用完全填满芯片91与基板90之间的空间，或可能产生气泡930，如此ー来，整体封装构造的结构強度就会受到不良影响。故，有必要提供一种半导体封装构造，以解决现有技术所存在的问题。
实用新型内容本实用新型的主要目的在于提供一种半导体封装构造，其芯片单元是由半导体晶圆预先涂布底胶再切割而成，使得芯片单元组装于基板时，底胶可完整填充于芯片单元与基板之间，可解决现有技术因为连接芯片单元与基板的柱状凸块的间距过小导致后续底胶填充不易的技术问题。为达成前述目的，本实用新型提供一种半导体封装构造，所述半导体封装构造包含一基板；一芯片单元，通过多个导电的柱状凸块设于所述基板的一表面上，所述柱状凸块连接所述芯片単元的一有源表面，其中相邻柱状凸块的间距介于50至150微米之间；以及ー底胶，涂布于所述芯片单元与所述基板之间。在本实用新型的一实施例中，所述柱状凸块为选自铜、金、锡或镍的金属柱状凸块结构。在本实用新型的一实施例中，所述柱状凸块是一金属复合柱状凸块结构。在本实用新型的一实施例中，每一所述柱状凸块高度介于10至90微米之间。在本实用新型的一实施例中，所述基板是ー小型多层印刷电路板。在本实用新型的一实施例中，所述底胶是热固性材料。[0016]在本实用新型的一实施例中，所述底胶是环氧树脂。在本实用新型的一实施例中，所述芯片単元的边缘处涂布有补强胶。在本实用新型的一实施例中，所述补强胶是环氧树脂。
图I是ー现有通过倒装芯片エ艺所制成的封装构造的结构示意图。图2是本实用新型一较佳实施例的半导体晶圆的结构示意图。图3A是本实用新型第一实施例的半导体芯片的结构示意图。图3B是本实用新型第二实施例的半导体芯片的结构示意图。图4是本实用新型一较佳实施例的半导体封装构造的结构示意图。
具体实施方式
为让本实用新型上述目的、特征及优点更明显易懂，下文特举本实用新型较佳实施例，并配合附图，作详细说明如下。再者，本实用新型所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是參考附加图式的方向。因此，使用的方向用语是用以说明及理解本实用新型，而非用以限制本实用新型。请參照图2所示，其概要掲示本实用新型第一实施例半导体晶圆的结构示意图，所述的半导体晶圆为本实用新型的半导体封装构造的制造过程中的半成品。本实用新型所揭不半导体晶圆包含一晶圆本体10、多个柱状凸块(bump) 11以及一底I父12。所述的晶圆本体10的一第一表面布设有数个集成电路的区块，用以对应集成电路区块来切割成数个芯片单元，所述晶圆本体10的第一表面即为所述芯片単元的有源表面。所述柱状凸块11为可导电的金属基材，对应集成电路的设计而布设于所述晶圆本体10的第一表面上，所述柱状凸块优选是选自铜、金、锡或镍的金属柱状凸块结构，或者是选自铜、金、锡及镍的任一组合的金属复合柱状凸块结构；再者，每一所述柱状凸块11高度优选是小于90微米，例如介于10至90微米之间；且其中两相邻所述柱状凸块11的间距优选小于150微米，例如介于50至150微米之间。所述底胶12则是涂布于所述晶圆本体10的第一表面上。所述底胶12优选是热固性材料，例如环氧树脂(Epoxy)。值得注意的是，本实施例有别于一般底胶在封装制程的设置顺序，本实用新型的所述底胶12是在晶圆本体10切割成芯片单元前，SP涂布于晶圆本体10的表面上。请进一歩參考图3A示，所述的半导体晶圆接着会通过切割エ艺而被切割成数个芯片单元100，其中，所述多个导电的柱状凸块11设于所述芯片単元100的一有源表面上；所述底胶12涂布于所述芯片単元100的有源表面上；再者，所述底胶12涂布厚度高于所述柱状凸块11而覆盖所述柱状凸块11。又或者，如图3B所示，所述底胶12的涂布厚度略低于所述柱状凸块11，使得姆一所述柱状凸块11的一端自所述底胶12的一外表面裸露出。在其他可能的实施例中，所述底胶12可以是在晶圆本体10切割成芯片单元100之后再涂布于芯片单元100的有源表面上。接着，进ー步參考图4所示，每一所述芯片単元100经过翻转而通过所述柱状凸块11与所述底胶12设置于一基板13上，接着通过加热步骤使所述底胶12固化(cured)，因而得以強化所述芯片単元100、所述柱状凸块11与所述基板13之间的结构强度，此即可初步完成倒装芯片エ艺的流程。其中所述基板13是用于承载芯片及制作封装体的小型多层印刷电路板，优选是选自玻璃纤维及环氧树脂所共同构成的构件。在其他实施例中，每一所述芯片単元100经过翻转而通过所述柱状凸块11与所述底胶12设置于一基板13之后，所述芯片単元100的边缘处可进ー步涂布有补强胶，以更进一步补强所述芯片単元100与所述基板13之间的连接结构强度，补强胶与所述底胶12相同，优选是热固性材料，例如环氧树脂(Epoxy)。由上述说明可知，本实用新型所提供的一种半导体封装构造成品主要是包括由一芯片单元的有源表面连接多个间距小于150微米且高度小于90微米的金属柱状凸块结构，进而通过所述金属柱状凸块结构设于小型多层印刷电路板的表面上，同时所述芯片单元、所述金属柱状凸块结构与所述小型多层印刷电路板之间的空隙填满热固性材料(环氧树脂)，并且芯片单元的边缘处涂布有补强胶。有别于现有倒装芯片的制造流程，本实用新型的所述晶圆本体10在未进行切割之前(或是所述晶圆本体10切割成所述芯片単元100而尚未组装于所述基板13之前)，即先进行了所述底胶12的涂布，如此ー来，当所述晶圆本体10后续被切割成所述芯片単元100并通过压合エ艺设置于所述基板13上时，所述底胶12可受到挤压而确实填满芯片单元100与所述基板13之间的空间以及相邻所述柱状凸块11之间的缝隙，可避免传统封装制程受限于相邻柱状凸块之间的间距过小而导致无法完全通过毛细作用来将底胶填满于芯片与基板之间的缺失。综上所述，本实施新型主要是提供一种半导体封装构造，其在制造过程中晶圆本体上在设置导电的柱状凸块后，先行涂布底胶(或是在晶圆本体切割成芯片单元后再涂布底胶)，才进行后续切割与装设于基板的动作，由于所述晶圆本体(或芯片单元)预先涂布有底胶，后续当芯片单元组装于基板时，底胶可受压合力道的推挤而完整填充于芯片单元与基板之间，而解决现有仅依靠毛细作用填充底胶的技术可能导致底胶填充可能导致气泡产生、填充不完整的技术问题，进一歩避免了封装构造强度不够的缺失。本实用新型已由上述相关实施例加以描述，然而上述实施例仅为实施本实用新型的范例。必需指出的是，已公开的实施例并未限制本实用新型的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本实用新型的范围内。
权利要求1.一种半导体封装构造，其特征在于所述半导体封装构造包含 一基板； 一芯片单元，通过多个导电的柱状凸块设于所述基板的一表面上，所述柱状凸块连接所述芯片单元的一有源表面，其中两相邻柱状凸块的间距介于50至150微米之间；以及 一底胶，涂布于所述芯片单元与所述基板之间。
2.如权利要求I所述的半导体封装构造，其特征在于所述柱状凸块为选自铜、金、锡或镍的金属柱状凸块结构。
3.如权利要求I所述的半导体封装构造，其特征在于所述柱状凸块是一金属复合柱状凸块结构。
4.如权利要求I所述的半导体封装构造，其特征在于每一所述柱状凸块高度介于10至90微米之间。
5.如权利要求I所述的半导体封装构造，其特征在于所述底胶是热固性材料。
6.如权利要求I所述的半导体封装构造，其特征在于所述底胶是环氧树脂。
7.如权利要求I所述的半导体封装构造，其特征在于所述芯片单元的边缘处涂布有补强胶。
8.如权利要求7所述的半导体封装构造，其特征在于所述补强胶是环氧树脂。
9.如权利要求I所述的半导体封装构造，其特征在于所述基板是一小型多层印刷电路板。
专利摘要本实用新型公开一种半导体封装构造。所述半导体封装构造包含一基板；一芯片单元，通过多个导电的柱状凸块设于所述基板的一表面上，所述柱状凸块连接所述芯片单元的一有源表面，其中相邻柱状凸块的间距介于50至150微米之间；以及一底胶，涂布于所述芯片单元与所述基板之间。由于前述芯片单元是由半导体晶圆预先涂布有底胶再切割而成，故后续组装于基板时，底胶能完整填充于芯片单元与基板之间，而不会产生底胶填充不完全的情形。
文档编号H01L23/48GK202616222SQ201220025628
公开日2012年12月19日 申请日期2012年1月19日 优先权日2012年1月19日
发明者张效铨, 蔡宗岳, 赖逸少 申请人:日月光半导体制造股份有限公司