绝缘栅双极晶体管及其制备方法

绝缘栅双极晶体管及其制备方法
【专利摘要】本发明涉及电子器件领域，公开了一种绝缘栅双极晶体管及其制备方法。本发明中，IGBT结构的栅极并不是整个一块，而是将位于场氧化层上的栅极局部去除，以降低栅极区面积，从而在保持其静态功耗不变的情况下，可以有效地降低IGBT的动态功耗。具有该栅极结构的IGBT的制备仅需对光刻版图进行相应的修改即可，操作简便，易于批量生产。进一步地，采用场截止区，可适用于高压，并且使绝缘栅双极晶体管的结构更薄。进一步地，在多晶硅栅极中掺杂杂质，使其性质更接近金属，电阻值降低。
【专利说明】绝缘栅双极晶体管及其制备方法

【技术领域】
[0001] 本发明涉及电子器件领域，特别涉及绝缘栅双极晶体管（Insulated Gate Bipolar Transistor，简称IGBT)及其制备方法。

【背景技术】
[0002] 近年来高压IGBT器件因为其具有牵引力强，功耗低的特点在高速动车，大型机 械设备等领域需求大增。IGBT是由双极型晶体管（Bipolar Junction Transistor，简称 BJT)和绝缘棚型场效应管（Metal-Oxide-Semiconductor Field Effect Transistor，简称 M0SFET)组成的复合全控型电压驱动式功率半导体器件，兼有高输入阻抗和低导通压降两 方面的优点。
[0003]然而，高压IGBT器件会随着击穿电压的增加，电流能力下降，从而导致静态导 通压降增加，相应地静态功耗增加。为了降低静态功耗，高压IGBT器件，尤其是击穿电 压大于6500V的超高压IGBT器件的两个P体区间的结型场效应晶体管JFET (Junction Field-effect Transistor，简称JFET)区宽度都很大，这样器件的栅极集电极电容Cg。就会 增加，从而增加了器件的关断延迟，增大了器件的动态功耗，影响了器件的应用频率。如图1 是现有技术中一种高压IGBT的结构示意图，该高压IGBT包括漂移区1、第一体区5A、第二 体区 5B、第一掺杂区6A、第二掺杂区6B、栅氧化层3、场氧化层2、栅极4、绝缘介质层7、发射 极8、场截止区9、集电区10和集电极11。
[0004] 通常降低Cg。的一种方法是增加 JFET区栅极下氧化层的厚度dMide，从而降低cgs (s代表硅表面)。但实际上该种方法对降低Cg。十分有限。
[0005] Cg。是由cgs和cs。串联而成的，cgs是栅极和硅表面间的电容，c s。是硅表面和集电 极间的电容。
[0006] cgs=A ε 〇 ε oxide/doxide, csc=A ε 〇 ε silicon/dsilicon
[0007] 其中，A代表相邻两个p体区间的JFET区所对应的栅极区的面积，ε。是真空介电 常数。ε Μ地是栅极下氧化层的介电常数，dMide是栅极下氧化层的厚度。是硅的介 电常数，d silie()n是娃的厚度。
[_8] εMide=3.9, draide = 2μπι(厚氧），0· 12μπι(薄氧）
[0009] ε silicon=ll. 9, dsilicon=40 μ m
[001 0] Csc/Cgs- e silicond〇xide/ e Midedsilicon-1/6· 55 Coon]因此，cg。主要是由cs。决定的，增加栅极下氧化层的厚度只是可以降低Cgs，对整个 cg。的降低作用十分有限。
[0012]降低cg。的另一种方法是降低Cs。。从Cs。的公式可以看出，降低c s。可以通过降低 JFET区面积来实现。而降低JFET区面积会增加静态压降，从而增加静态功耗。由于这对矛 盾的存在，只能采用择中方案，即选择适当的JFET区宽度，得到择中的静态功耗和动态功 耗。不能够在保持静态功耗不变的前提下，有效降低动态功耗。


【发明内容】

[0013]本发明的目的在于提供一种绝缘栅双极晶体管及其制备方法，可以在不降低IGBT 的静态压降，即保持其静态功耗不变的前提下，有效降低栅极集电极电容Cg。，从而得到较低 的动态功耗。
[0014]为解决上述技术问题，本发明的实施方式公开了一种绝缘栅双极晶体管，包含第 一半导体类型的衬底，衬底具有第一表面和第二表面，该第一表面和第二表面形成第一半 导体类型的漂移区；
[0015]在衬底的第一表面附近包含第二半导体类型的第一体区和第二体区；
[0016]第一体区和第二体区分别包含第一半导体类型的第一掺杂区和第^掺杂区，第 一、第二掺杂区与漂移区相间隔，并且，第一体区、第二体区、第一掺杂区、第二掺杂区共同 形成发射区，通过第一、第二金属孔与发射极连接；
[0017]在第一体区和第一体区之间的漂移区的第一表面上包含场氧化层，未被场氧化层 覆盖的第一表面上包含栅氧化层，场氧化层的厚度大于栅氧化层的厚度，栅氧化层与场氧 化层形成阶梯结构；
[0018]在第一、第二掺杂区之间的栅氧化层和场氧化层上包含栅极，场氧化层上至少有 一部分未被栅极覆盖，栅极通过第三金属孔与外部连接，栅极上包含绝缘介质层；
[0019]在衬底的第二表面附近包含第二半导体类型的集电区，集电区与集电极连接。 [0020]本发明的实施方式还公开了一种绝缘栅双极晶体管的制备方法，包括以下步骤： [0021]提供一第一半导体类型的衬底，衬底具有第一表面和第二表面，该第一表面和第 二表面形成第一半导体类型的漂移区；
[0022] 在衬底的第一表面上相应于漂移区形成场氧化层；
[0023]在场氧化层上形成栅氧化层，场氧化层的厚度大于栅氧化层的厚度，栅氧化层与 场氧化层在衬底的第一表面上形成阶梯结构；
[0024]在场氧化层及其邻近的部分栅氧化层上形成栅极，场氧化层上至少有一部分未被 栅极覆盖；
[0025]在衬底的第一表面附近的场氧化层两侧形成第二半导体类型的第一体区和第二 体区；
[0026]在第一、第二体区中形成第一半导体类型的第一掺杂区和第二掺杂区，栅极位于 第一、第二掺杂区之间的栅氧化层和场氧化层上，第一、第二掺杂区与漂移区相间隔，并且， 第一体区、第二体区、第一掺杂区、第二掺杂区共同形成发射区；
[0027] 在栅极上形成绝缘介质层；
[0028]在绝缘介质层和栅氧化层上分别形成第一、第二和第三金属孔，并在该第一、第二 金属孔中?疋积以形成与发射区连接的发射极，和在该第三金属孔中淀积以使栅极与外部连 接；
[0029] 在衬底的第二表面附近形成第二半导体类型的集电区；
[0030]在衬底的第二表面上形成与集电区连接的集电极。
[0031]本发明实施方式与现有技术相比，主要区别及其效果在于：
[0032]本发明中，IGBT结构的栅极并不是整个一块，而是将位于厚的场氧化层上的栅极 局部去除，以降低栅极区面积，从而在不降低IGBT的静态压降，即保持其静态功耗不变的 情况下，可以有效地降低1GBT的动态功耗；具有该栅极结构的1GBT的制备仅需对光刻版图 进行相应的修改即可，操作简便，易于批量生产。
[0033] 进一步地，采用场截止区，可适用于高压，并且使绝缘栅双极晶体管的结构更薄。
[0034] 进一步地，在多晶硅栅极中掺杂杂质，使其性质更接近金属，电阻值降低。

【专利附图】

【附图说明】
[0035] 图1是现有技术中一种绝缘栅双极晶体管的结构示意图；
[0036] 图2是本发明第一实施方式中一种绝缘栅双极晶体管的结构示意图；
[0037] 图3是本发明第二实施方式中一种绝缘栅双极晶体管的结构示意图；
[0038] 图4是本发明第三实施方式中一种绝缘栅双极晶体管的制备方法的流程示意图；
[0039] 图5a至图5i是本发明第三实施方式中一种绝缘栅双极晶体管的制备方法的各步 骤示意图；
[0040] 图6是本发明第四实施方式中一种绝缘栅双极晶体管的制备方法中形成场截止 区的示意图。

【具体实施方式】
[0041] 在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本 领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化 和修改，也可以实现本申请各权利要求所要求保护的技术方案。
[0042] 为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施 方式作进一步地详细描述。
[0043] 在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放 绘制附图，重点在于示出本发明的主旨。
[0044] 本发明第一实施方式涉及一种绝缘栅双极晶体管，图2是该绝缘栅双极晶体管的 结构示意图。具体地说，如图2所示，该绝缘栅双极晶体管包含：
[0045]第一半导体类型的衬底，衬底具有第一表面和第二表面，该第一表面和第二表面 形成第一半导体类型的漂移区1。可以理解，衬底材料可以为单晶硅、应变硅、锗、锗硅等，此 夕卜，半导体衬底还可以为带有绝缘埋层的半导体衬底。理论上可采用N型或P型衬底，优选 地，本发明采用轻掺杂的N型衬底。
[0046]在衬底的第一表面附近包含第二半导体类型的第一体区5A和第二体区5B。
[0047]第一体区5A和第二体区5B分别包含第一半导体类型的第一掺杂区6A和第二掺 ，区册，第一掺杂区μ、第二掺杂区6B与漂移区1相间隔，并且，第一体区5A、第二体区 5B、 第一掺杂区6A、第二掺杂区6B共同形成发射区，通过第一、第二金属孔与发射极8连接。 [OCHS]在第一体区5A和第二体区5B之间的漂移区1的第一表面上包含场氧化层2,未被 场氧化层2覆盖的第一表面上包含栅氧化层 3,场氧化层2的厚度大于栅氧化层3的厚度， 栅氧化层3与场氧化层 2形成阶梯结构。
[00^9]在第一摻杂区6A、第二掺杂区eB之间的栅氧化层3和场氧化层2上包含栅极4， 场氧$层2上至少有一部分未被栅极4覆盖，栅极4通过第三金属孔与外部连接。优选地， 在本实施方式中，栅极4为多晶硅，该多晶硅中掺有第一半导体类型的杂质。在多晶硅栅极 4中掺本本质，可以使其性质更接近金属，电阻值降低。 曰Ξ以理解，在本发明的其他实施方式中，棚极4的材料也可以为金属，或不掺杂杂 质的多日日娃。 包含绝缘介质层7,优选地，本实施方式中的绝缘介质层7采用磷桂玻璃。 可以理解，在綠勸期1实施方式巾，绝齡质题可以采雕綱、硼離玻璃等其他 材料。
[0052]在衬底的第一表面附近包含第二半导体类型的集电区1〇,集电区1〇与集电极 u 连接。
[0053]在本实施方式中，优选地，第一半导体类型为N型，第二半导体类型为P型。可以 理解，在本发_其他实施方式中，第-半导体麵也可以为p型，第二半导体类型为N型。 [0054]、需^指出的是，本实施方式中，第一体区 5A、第二体区邪的掺杂浓度高于漂移区1 的掺杂浓度，第一掺杂区6A和第二掺杂区册的掺杂浓度高于第一体区5A和第二体区 5B 的掺杂浓度，集电区10的掺杂浓度高于漂移区i的掺杂浓度，上述各区域的掺杂浓度为本 领域技术人员的公知常识，在此不作赘述。
[0055]本发明实施方式中，IGBT结构的栅极并不是整个一块，而是将位于厚的场氧化层 上的栅极局部去除，以降低栅极区面积，从而在不降低IGBT的静态压降，即保持其静态功 耗不变的情况下，可以有效地降低IGBT的动态功耗。
[0056^本发明第二实施方式涉及一种绝缘栅双极晶体管。图3是该绝缘栅双极晶体管的 结构示意图。第二实施方式在第一实施方式的基础上进行了改进，具体地说，如图3所示， 主要改进之处在于：
[0057]在衬底的第二表面附近还包含第一半导体类型的场截止区9,场截止区9在集电 区10上方，场截止区9的掺杂浓度高于漂移区丨的掺杂浓度，集电区10的掺杂浓度高于场 截止区9的掺杂浓度。
[0058]采用场截止区9,可适用于高压，并且使绝缘栅双极晶体管的结构更薄。
[0059]为了更好地理解本发明，作为本发明的一个优选例，下文将结合绝缘栅双极晶体 管各组成部分的材料及掺杂浓度参数进行详细描述，但是并不限于此。
[0060]目前多数IGBT器件都是做在硅材料的晶圆片上，在本优选例中，晶圆片是掺杂浓 度为1012cnf3到1013Cm-3的N型材料，这就是N-漂移区1。
[0061] P体区（即第一体区5A和第二体区5B)是在N-漂移区1上掺杂P型杂质硼形成 的，其浓度在1017cnT 3量级。可以理解，在本发明的其他实施例中，也可以采用铝作为p型杂 质。N+区（即第一掺杂区6A和第二掺杂区6B)是在P体区上掺杂高浓度的砷或磷形成的， 其浓度在l〇 2°cnf3量级。
[0062] P体区和N+区短接在一起构成IGBT的发射极8。
[0063]晶圆片(相当于衬底）的表面（即第一表面）生长一层1200A厚的Si〇2栅氧化层 3。对应着两个P体区中间的晶圆片的表面有一块厚的Si〇2场氧化层2,厚度在2 μ m左右。 可以理解，在本发明的其他实施例中，栅氧化层3的厚度也可以为1150A, IBQiA等， 场氧化层2的厚度也可以为1. 9 μ m、2. 1 μ m等。
[0064] 优选地，在氧化层上面是7000A厚的多晶硅。多晶硅中有重掺杂的磷，浓度在 102°cnT3量级。多晶硅构成了 IGBT的栅极4,该栅极4在场氧化层2上被局部去除,剩余栅 极4相互连接，并通过金属连接到器件外部。可以理解，在本发明的其他实施例中，栅极4 也可以为金属，或掺杂如铝、砷等其他杂质的多晶硅，或不掺杂的多晶硅，并且栅极厚度也 可以为§9〇〇A、710〇A等。
[0065]此外，可以理解，局部去除的多晶硅电极只能位于厚的场氧化层上。这可以防止器 件的电流能力下降，从而保持其静态压降不变。
[0066]多晶硅结构上是2um厚的磷硅玻璃形成的绝缘介质层7。可以理解，在本发明 的其他实施例中，绝缘介质层还可以采用硅玻璃、硼磷硅玻璃等其他材料，厚度也可以为 1. 9 μ m、2. 1 μ m 等。
[0067]晶圆片的背面（即第二表面）掺杂浓度为1015Cm_3的N型杂质，其厚度为1〇μπι左 右，这就是场截止区9。可以理解，在本发明的其他实施例中，场截止区9的厚度也可以为 9μπι、11μηι 等。
[0068]最后在晶圆片的背面会掺杂一薄层厚度为0.5 μ m，浓度为1017cnf3的Ρ型杂质硼， 这就是IGBT的集电区10。淀积在集电区上的金属就是IGBT的集电极11。可以理解，在本 发明的其他实施例中，也可以采用铝作为P型杂质，薄层厚度也可以为〇. 4或0. 6 μ m。
[0069] 可以理解，上述仅为本发明的一个优选例，各区域的掺杂杂质、掺杂浓度、厚度等 参数并不限于上述设置，鉴于各区域的掺杂杂质、浓度、厚度等参数为本领域技术人员的公 知常识，在此不作赘述。
[0070] 仿真结果表明，通过上述改进，器件的导通压降基本不变，只是从3· 885v增加到 了 3· 89〇v，但栅极集电极电容Cgc只有原来的1/2,从原来的〇. llnF，减小到了 〇. 〇5nF。
[0071] 本发明第三实施方式涉及一种绝缘栅双极晶体管的制备方法。图4是本发明第三 实施方式中一种绝缘栅双极晶体管的制备方法的流程示意图。该绝缘栅双极晶体管的制备 方法包括以下步骤：
[0072] 在步骤101中，提供一第一半导体类型的衬底，衬底具有第一表面和第二表面，该 第一表面和第二表面形成第一半导体类型的漂移区1，如图5a所示。可以理解，衬底材料可 以为单晶硅、应变硅、锗、锗硅等，此外，半导体衬底还可以为带有绝缘埋层的半导体衬底。 理论上可采用N型或P型衬底，优选地，本发明采用轻掺杂的N型衬底。
[0073] 此后进入步骤1〇2,在衬底的第一表面上相应于漂移区形成场氧化层2,如图5b所 /Jn 〇
[0074] 此后进入步骤1〇3,在场氧化层2上形成栅氧化层3,场氧化层2的厚度大于栅氧 化层3的厚度，栅氧化层3与场氧化层2在衬底的第一表面上形成阶梯结构，如图5c所示。 [0075] 此后进入步骤1〇4,在场氧化层2及其邻近的部分栅氧化层3上形成栅极4,场氧 化层2上至少有一部分未被栅极4覆盖，如图5d所示。优选地，在本实施方式中，栅极 4为 多晶桂，该多晶娃中惨有弟一半导体类型的杂质。在多晶娃棚极4中渗杂杂质，可以使其性 质更接近金属，电阻值降低。
[0076] 可以理解，在本发明的其他实施方式中，栅极4的材料也可以为金属，或不掺杂杂 质的多晶娃。
[0077] 此后进入步骤105,在衬底的第一表面附近的场氧化层2两侧形成第二半导体类 型的第一体区5A和第二体区5B，如图5e所示。
[0078] 此后进入步骤1〇6,在第一、第二体区5A、5B中形成第一半导体类型的第一掺杂区 6A和第二掺杂区6B，栅极4位于第一、第二掺杂区6A、6B之间的栅氧化层3和场氧化层2 上，第一、第二掺杂区 6A、6B与漂移区丨相间隔，并且，第一体区、第二体区、第一掺杂区、第 二掺杂区共同形成发射区，如图5f所示。
[0079] 此后进入步骤1〇7,在栅极4上形成绝缘介质层7,如图5g所示。优选地，本实施 方式中的绝缘介质层7米用磷硅玻璃。可以理解，在本发明的其他实施方式中，绝缘介质层 还可以采用硅玻璃、硼磷硅玻璃等其他材料。 '
[0080]此后进入步骤1〇8,在绝缘介质层7和栅氧化层3上分别形成第一、第二和第三金 属孔，并在该第一、第二金属孔中淀积以形成与发射区连接的发射极8,和在该第三金属孔 中淀积以使栅极4与外部连接，如图5h所示。
[0081]此后进入步骤109,在衬底的第二表面附近形成第二半导体类型的集电区1〇,如 图5i所示。
[0082]此后进入步骤110,在衬底的第二表面上形成与集电区10连接的集电极η，形成 如图2所示的结构。
[0083] 此后结束本流程。
[0084]在本实施方式中，优选地，第一半导体类型为Ν型，第二半导体类型为Ρ型。可以 理解，在本发明的其他实施方式中，第一半导体类型也可以为ρ型，第二半导体类型为Ν型。 [0085]需要指出的是，本实施方式中，第一体区5Α、第二体区5Β的掺杂浓度高于漂移区1 的掺杂浓度，第一掺杂区6Α和第二掺杂区部的掺杂浓度高于第一体区 5Α和第二体区5Β 的掺杂浓度，集电区10的掺杂浓度高于漂移区i的掺杂浓度，上述各区域的掺杂浓度为本 领域技术人员的公知常识，在此不作赘述。
[0086]可以理解，上述各步骤可采用等离子体刻蚀、湿法腐蚀等工艺进行刻蚀，采用化学 气相淀积^chemical Vapor d印osition，简称"CVD")、电镀、濺射、热氧化等工艺进行淀积， 以及采用离子注入、合金、扩散等工艺形成各掺杂区。鉴于这些工艺是本领域技术人员所熟 知的，在此不作赘述。
[0087]在本实施方式中，上述各步骤是基于多晶硅栅与两侧掺杂区的自对准工艺。可以 理解，在本g明的其他实施方式中，制备具有其他材料的栅极的IGBT的步骤和工艺会有些 许不同，如采用金属材料的栅极时，是先形成两侧掺杂区，再淀积栅极，但是只要符合本发 明的主体思想，均在本发明的保护范围之内。
[0088]本^明实施方式中，IGBT结构的栅极并不是整个一块，而是将位于厚的场氧化层 上的栅极局部去除，以降低栅极区面积，从而在不降低IGBT的静态压降，即保持其静态功 耗不变的情况下，可以有效地降低 IGBT的动态功耗。具有该栅极结构的IGBT的制备仅需 对光刻版图进行相应的修改即可，操作简便，易于批量生产。
[0089]本实$方式是与第一实施方式相对应的方法实施方式，本实施方式可与第一实施 方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了 减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施 方式中。
[TOjO]、本綱細实施方微及-种餘臟観體的織施。测实施方式在第 三实施方式的基础上进行了改进，主要改进之处在于：
[0091] 在步骤101之后、步骤102之前，还包括以下步骤：
[0092] 在衬底的第二表面附近形成第一半导体类型的场截止区9,以形成如图3所示的 IGBT。场截止区9在集电区10上方，场截止区9的掺杂浓度高于漂移区1的掺杂浓度，集 电区10的掺杂浓度高于场截止区9的掺杂浓度。
[0093] 采用场截止区，可适用于高压，并且使绝缘栅双极晶体管的结构更薄。
[0094] 此外，为了更好地理解本发明，作为本发明的一个优选例，下文将结合各工艺参数 和可能的工艺方法详述该缘栅双极晶体管的制备方法，但是并不限于此。
[0095] 首先准备电阻率为660ohm-cm，厚度560μπι的晶圆片，如图5a。在晶圆片的背面 注入剂量为le 12cnT2的磷或砷，并通过推进形成10 μ m厚的场截止区9,如图6所示。可以 理解，在本发明的其他实施例中，场截止区9的厚度也可以为9 μ m、11 μ m等。
[0096] 然后在晶圆片(相当于衬底）的正面(即第一表面）热生长2 μ m厚的场氧化层2并 通过光刻在两个P体区之间形成厚氧化层，如图5b。
[0097] 再热生长.121?氣厚的栅氧化层3,如图5c。可以理解，在本发明的其他实施例 中，栅氧化层3的厚度也可以为1,1筑等，场氧化层2的厚度也可以为1. 9 μ m、 2· 1 μ m 等。
[0098] 在栅氧化层3表面上淀积7000A厚的自掺杂的多晶硅，即淀积多晶硅的同时进 行杂质掺杂，通过该工艺形成的多晶硅的掺杂浓度比较均匀，然后通过光刻和刻蚀形成如 图5d样式的多晶硅结构，构成了 IGBT的栅极4。由图5d,该栅极4在场氧化层2上被局部 去除，剩余栅极4相互连接。可以理解，在本发明的其他实施例中，栅极4也可以为金属，或 掺杂如铝、砷等其他杂质的多晶硅，或不掺杂的多晶硅，其工艺步骤也会有所不同，并且栅 极厚度也可以为6§00義、7100A等。
[00"] 然后注入硼并通过推进形成IGBT的P体区（S卩第一体区5A和第二体区5B)，如图 5e。可以理解，在本发明的其他实施例中，也可以采用铝作为杂质形成p体区。
[0100] 再注入砷或磷形成IGBT的N+区（即第一掺杂区6A和第二掺杂区6B)，如图5f。 [0101]在多晶硅结构上淀积2 μ m厚的磷硅玻璃，形成绝缘介质层7并通过光刻形成金属 孔如图5g。可以理解，在本发明的其他实施例中，绝缘介质层7还可以采用硅玻璃、硼磷硅 玻璃等其他材料,厚度也可以为1.9 μ m、2. 1 μ m等。
[0102]再淀积4μηι厚的金属铝形成IGBT的发射极8,如图5h。在晶圆片的背面（即第二 表面）注入剂量为le14cnf2的硼形成IGBT的集电区，如图5i。最后在晶圆片的背面淀积错 钦镍银形成IGBT的集电极，如图 3。可以理解，在本发明的其他实施例中，也可以采用银作 为P型杂质，集电极、发射极的材料也可以采用铜等其他金属材料。
[01 03]可以理解，上述仅为本发明的一个优选例，各区域的掺杂杂质、掺杂剂量、厚度等 参数并不限于上述设置，鉴于各区域的掺杂杂质、掺杂剂量、厚度等参数为本领域技术人员 的公知常识，在此不作赘述。 一 、
[0104]本实施方式是与第二实施方式相对应的方法实施方式，本实施方式可与第二实施 方式互相配合实施。第二实施方式中提到的相关技术细节在本实施方式中依然有效，为了 减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用^第^实施 方式中。 ~
[0105]综上，只^低栅极板的面积，而不降低jFET区面积，器件的电流能力就将不受影 响，静态导通压降就不会升高，这样就既可以把Cgc有效的降低，从而降低器件的动态功 耗，而静态功耗又不增加。
[0106]需要说明的是，在本专利的权利要求和说明书中，诸如第一和第二等之类的关系 术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示 这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语"包括"、"包含"或者其 任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或^ 设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、 方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句"包括一个，，限定的 要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。 [0107]虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但 本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发 明的精神和范围。
【权利要求】
1. 一种绝缘栅双极晶体管，其特征在于，包含第一半导体类型的衬底，所述衬底具有第 一表面和第二表面，该第一表面和第二表面形成第一半导体类型的漂移区； 在所述衬底的第一表面附近包含第二半导体类型的第一体区和第二体区； 所述第一体区和所述第二体区分别包含第一半导体类型的第一掺杂区和第二掺杂区， 所述第一、第二掺杂区与所述漂移区相间隔，并且，所述第一体区、第二体区、第一掺杂区、 第二掺杂区共同形成发射区，通过第一、第二金属孔与发射极连接； 在所述第一体区和第二体区之间的所述漂移区的第一表面上包含场氧化层，未被所 述场氧化层覆盖的第一表面上包含栅氧化层，所述场氧化层的厚度大于所述栅氧化层的厚 度，所述栅氧化层与所述场氧化层形成阶梯结构； 在所述第一、第二掺杂区之间的栅氧化层和场氧化层上包含栅极，所述场氧化层上至 少有一部分未被所述栅极覆盖，所述栅极通过第三金属孔与外部连接，所述栅极上包含绝 缘介质层； 在所述衬底的第二表面附近包含第二半导体类型的集电区，所述集电区与集电极连 接。
2. 根据权利要求1所述的绝缘栅双极晶体管，其特征在于，所述第一半导体类型为N 型，所述第二半导体类型为P型。
3. 根据权利要求1所述的绝缘栅双极晶体管，其特征在于，所述第一、第二体区的掺杂 浓度高于所述漂移区的掺杂浓度，所述第一掺杂区和第二掺杂区的掺杂浓度高于所述第一 体区和第二体区的掺杂浓度； 所述集电区的掺杂浓度高于所述漂移区的掺杂浓度。
4. 根据权利要求1至3中任一项所述的绝缘栅双极晶体管，其特征在于，在所述衬底的 第二表面附近还包含第一半导体类型的场截止区，所述场截止区在所述集电区上方，所述 场截止区的掺杂浓度高于所述漂移区的掺杂浓度，所述集电区的掺杂浓度高于所述场截止 区的掺杂浓度。
5. 根据权利要求1至3中任一项所述的绝缘栅双极晶体管，其特征在于，所述栅极为多 晶硅，该多晶硅中掺有第一半导体类型的杂质。
6. -种绝缘栅双极晶体管的制备方法，其特征在于，包括以下步骤： 提供一第一半导体类型的衬底，所述衬底具有第一表面和第二表面，该第一表面和第 二表面形成第一半导体类型的漂移区； 在所述衬底的第一表面上相应于所述漂移区形成场氧化层； 在所述场氧化层上形成栅氧化层，所述场氧化层的厚度大于所述栅氧化层的厚度，所 述栅氧化层与所述场氧化层在所述衬底的第一表面上形成阶梯结构； 在所述场氧化层及其邻近的部分栅氧化层上形成栅极，所述场氧化层上至少有一部分 未被所述栅极覆盖； 在所述衬底的第一表面附近的所述场氧化层两侧形成第二半导体类型的第一体区和 第二体区； 在所述第一、第二体区中形成第一半导体类型的第一掺杂区和第二掺杂区，所述栅极 位于所述第一、第二掺杂区之间的栅氧化层和场氧化层上，所述第一、第二掺杂区与所述漂 移区相间隔，并且，所述第一体区、第二体区、第一掺杂区、第二掺杂区共同形成发射区； 在所述栅极上形成绝缘介质层； 在所述绝缘介质层和所述栅氧化层上分别形成第一、第二和第三金属孔，并在该第一、 第二金属孔中淀积以形成与所述发射区连接的发射极，和在该第三金属孔中淀积以使所述 栅极与外部连接； 在所述衬底的第二表面附近形成第二半导体类型的集电区； 在所述衬底的第二表面上形成与所述集电区连接的集电极。
7. 根据权利要求6所述的绝缘栅双极晶体管的制备方法，其特征在于，所述第一半导 体类型为N型，所述第二半导体类型为P型。
8. 根据权利要求6所述的绝缘栅双极晶体管的制备方法，其特征在于，所所述第一、第 二体区的掺杂浓度高于所述漂移区的掺杂浓度，所述第一掺杂区和第二掺杂区的掺杂浓度 高于所述第一体区和第二体区的掺杂浓度； 所述集电区的掺杂浓度高于所述漂移区的掺杂浓度。
9. 根据权利要求6至8中任一项所述的绝缘栅双极晶体管的制备方法，其特征在于，在 提供一第一半导体类型的衬底后，还包括以下步骤： 在所述衬底的第二表面附近形成第一半导体类型的场截止区； 所述场截止区在所述集电区上方，所述场截止区的掺杂浓度高于所述漂移区的掺杂浓 度，所述集电区的掺杂浓度高于所述场截止区的掺杂浓度。
10. 根据权利要求6至8中任一项所述的绝缘栅双极晶体管的制备方法，其特征在于， 所述栅极为多晶硅，该多晶硅中掺有第一半导体类型的杂质。
【文档编号】H01L29/739GK104241346SQ201310253293
【公开日】2014年12月24日 申请日期:2013年6月21日 优先权日:2013年6月21日
【发明者】高东岳, 吕国琦 申请人:上海北车永电电子科技有限公司