用于半导体制造的集成工具的制作方法
【专利摘要】本发明涉及一种用于通过减少在制造工艺期间的排队时间来减少在制造半导体器件时的缺陷的集成工具。该集成工具可以包括：包括至少一个抛光模块的至少一个抛光工具；以及包括至少一个沉积室的至少一个沉积工具。至少一个抽空室可以将抛光工具连接到沉积工具。至少一个抽空室包括通道，经过该通道传递半导体器件。通过减少在制作工艺的各种阶段的排队时间来减少半导体器件中的缺陷。
【专利说明】用于半导体制造的集成工具
【技术领域】
[0001]本公开涉及半导体器件制造，并且具体地，涉及用于半导体制造的集成工具以及制造半导体器件的方法。
【背景技术】
[0002]可以使用多种工具(诸如沉积工具和化学机械抛光(CMP)工具)来制造半导体器件。沉积工具可以用来向器件添加材料，而CMP工具可以用来从器件去除材料。在制造期间，器件可能需要在一个或者多个CMP工具与一个或者多个沉积工具之间传递若干次。每当从第一工具向第二工具进行传送时，存在与该传送关联的排队时间。排队时间是器件在未被工具中的任何工具处理时等待的持续时间。
[0003]情况可以是将用于制造工艺的连续步骤的两个工具隔开大距离。然后从第一工具向第二工具传送制造的器件以便工艺继续。从第一工具向第二工具传送器件所花费的时间可以大量增加排队时间。
[0004]多年来，已经设计半导体器件以求更快切换速度和更大功能。一种用于实现具有这些能力的器件的方式已经是减少半导体器件内的特征的尺寸。另一种用于实现所需半导体器件性能的方式是使用不同材料。超低电介质(ULD)已知用于这一目的。
【发明内容】
[0005]发明人已经认识到，半导体器件(包括具有小特征尺寸和超低电介质材料的半导体器件)中的某些缺陷可能由于在制造工艺的步骤之间的延长的排队时间而出现。因而这里描述用于为经历制造工艺的半导体器件减少排队时间的技术。
[0006]可以向单个集成工具中集成将在制造工艺中使用的各种工具。通过使用单个集成电路工具，可以减少排队时间在工艺的各种阶段的持续时间。
[0007]—些实施例涉及一种用于减少在制造半导体器件时的缺陷的集成工具，该集成工具包括具有至少一个抛光模块的抛光工具和具有至少一个沉积室的第一沉积工具。至少一个抽空室将抛光工具连接到沉积工具。至少一个抽空室包括通道，经过该通道传递半导体器件。至少一个传送机构经过通道并且向至少一个抽空室中传递所述半导体器件。在一些实施例中，第一沉积工具可以包括化学气相沉积(CVD)工具和/或物理气相沉积(PVD)工具，并且至少一个沉积室可以包括CVD室。第一沉积工具可以包括缓冲室。
[0008]集成工具也可以包括具有至少一个沉积室的至少一个附加沉积工具。至少一个附加沉积工具可以包括CVD工具和/或PVD工具。至少一个附加沉积工具可以包括缓冲室，该缓冲室耦合到第一沉积工具的缓冲室。耦合可以是直接连接或者它可以包括一个或者多个附加室(诸如附加抽空室)。在一些实施例中，至少一个沉积工具是多个工具。多个工具可以包括第二和第三沉积工具。第二和第三沉积二者工具可以直接连接到第一沉积工具或者经由附加抽空室耦合到第一沉积工具。
[0009]在一些实施例中，集成工具可以包括连接到至少一个附加抽空室的备用加载锁。至少一个抽空室和至少一个附加抽空室可以包括多个抽空室。
[0010]一些实施例涉及一种制造半导体器件的方法。该方法可以包括在抛光工具中抛光半导体器件并且在第一沉积工具中向半导体器件上沉积至少第一材料。可以按任何合适的顺序执行这些动作，并且可以在集成工具内的抛光工具与沉积工具之间移动半导体器件。
[0011]在一些实施例中，制造的半导体器件具有20nm或者更小的技术节点。沉积的第一材料可以具有超低电介质常数。这样的材料称为超低k(ULK)材料。可以通过减少在抛光半导体器件与沉积第一材料之间的持续时间来减少半导体器件中的缺陷。
[0012]可以在第二沉积工具中向半导体器件上沉积第二材料。在一些实施例中通过减少在沉积第一材料与沉积第二材料之间的持续时间来减少半导体器件中的缺陷。第一材料可以形成金属衬垫，并且第二材料可以形成金属膜。在一些实施例中，第一沉积工具可以是CVD工具，并且第二沉积工具可以是PVD工具。
[0013]在一些实施例中，制造半导体器件的方法包括在集成工具内的第一沉积工具与第二沉积工具之间移动半导体器件。在第一沉积工具与第二沉积工具之间移动半导体器件可以包括向集成工具的抽空室中移动半导体器件。在CMP工具与沉积工具之间移动半导体器件也可以包括向集成工具的抽空室中移动半导体器件。
[0014]前文是所附权利要求限定的本发明的非限制性
【发明内容】
。
【专利附图】
【附图说明】
[0015]附图未旨在于按比例绘制。在附图中，在各种图中图示的每个相同或者接近相同的部件由相似标号代表。为了清楚，可以未在每幅图中标注每个部件。在附图中:
[0016]图1是图示单个抛光工具和单个沉积工具的示例集成工具的框图；
[0017]图2是图示单个抛光工具和两个沉积工具的示例集成工具的框图；
[0018]图3是图示单个抛光工具和三个沉积工具的示例集成工具的框图；并且
[0019]图4是图示根据一些实施例的制造半导体器件的工艺的流程图。
【具体实施方式】
[0020]发明人已经认识和理解，在半导体器件中集成金属和超低k(ULK)材料(即具有超低电介质常数的材料)随着制造的器件的尺寸减少而变得越来越有挑战性。随着器件的特征尺寸减少，曲线妨碍器件的性能，从而造成比具有更大特征的器件更高的故障率。这些缺陷未出现于具有更大特征的器件中或者未影响这些器件的性能。具体而言，缺陷在半导体器件的技术节点(technology node)隔开20nm或者更小时变得特别成问题。
[0021]发明人已经进一步认识和理解，缺陷的原因之一是半导体在制造工艺中的步骤之间等待的称为排队时间的时间量。发明人已经认识和理解，更长排队时间造成比具有更短排队时间的器件更经常出故障并且更快出故障的器件。未受任何特定理论限制，发明人推理增加的故障率是如下潮湿的结果，该潮湿影响电介质层并且增加依赖于时间的电介质击穿(TDDB)的可能性。
[0022]发明人已经认识和理解，可以通过在包括多个工具的集成工具中执行半导体器件的制造工艺来减少排队时间。例如集成工具可以包括化学气相沉积(CVD)工具、物理气相沉积(PVD)工具和/或化学机械抛光(CMP)工具。经由直接连接或者经由抽空室(pump-down chamber)稱合集成工具的工具。
[0023]图1是图示集成工具100的一个可能实施例的框图。集成工具100包括沉积工具120和CMP工具130。集成工具100也可以包括各种其它工具，诸如清洁工具150和内联度量工具160。
[0024]经由加载锁110向工具中加载集成工具100制造的半导体器件。可以使用任何适当数目的加载锁110。例如图1图示三个加载锁110。可以向加载锁110中一次加载任何适当数目的半导体器件。例如单个晶片可以包括多个半导体器件。另外，可以向加载锁110中加载多个晶片占用的盒。
[0025]向加载锁110中加载半导体器件可以在制造工艺的任何阶段。例如可以将制造工艺分成称为线前端(FEOL)和线后端(BEOL)的两个部分。FEOL是指第一器件制作部分，在该部分中，在半导体中图案化器件的个体元件。BEOL是指第二器件制作部分，在该部分中互连器件的个体元件。集成工具100在一些实施例中仅负责BEOL处理。然而未这样限制实施例。
[0026]一旦向加载锁110中加载半导体器件，传送机构112用来从加载锁110移除半导体器件。可以使用任何适当传送机构112。例如传送机构112可以是机器人臂。然而可以使用其它传送机构，诸如真空管，该真空管使用抽吸或者传送带来保持半导体器件。可以使用多于一个传送机构。例如，如图1中所示，传送机构112可以经过通道113向第二传送机构114传递半导体器件。根据将先使用哪个工具，传送机构114可以向沉积工具120或者CMP工具130传递半导体器件。
[0027]CMP工具130包括多个CMP模块132。用于执行CMP的技术是已知的，并且实施例不限于CMP的任何具体实现方式。为了清楚，未用标号标注每个CMP模块132的个体部件。然而本领域技术人员将认识，每个CMP模块132可以包括如下部件，诸如浆液扩散臂、调控臂、调控盘、压盘、压盘工艺窗和CMP头。可以使用本领域已知的技术来构造CMP模块132及其部件。半导体器件可以由多个CMP模块132中的每个CMP模块轮流处理。例如每个CMP模块132可以在执行CMP时使用不同参数。可以变化的参数包括但不限于压盘的转速、浆液扩散的速率、持续时间和压强。
[0028]CMP工具130也可以包括用于从传送机构114接收半导体器件并且向CMP模块132之一的CMP头提供半导体器件的传送机构116。
[0029]尽管这里描述CMP工具，但是并不这样限制实施例。可以使用任何适当抛光工具。例如可以使用自由研磨抛光工具或者化学蚀刻工具。
[0030]沉积工具120可以包括多个沉积室126、缓冲室124和用于接收半导体器件并且向沉积室126提供半导体器件的传送机构128。每个室可以使用不同技术来沉积不同材料，或者可以在沉积室26中的每个沉积室中使用相同材料和技术。例如沉积的材料可以是绝缘体或者金属。沉积的材料也可以是多于一种材料的混合。沉积工具120可以用于例如执行化学气相沉积(CVD)或者物理气相沉积(PVD)。用于CVD或者PVD的技术在本领域中已知，并且实施例不限于用于执行CVD和/或PVD的任何特定技术。
[0031]沉积工具120可以具有任何数目的沉积室126。图1图示具有五个沉积室126的沉积工具120。然而一些实施例可以使用更少沉积室。例如,如将结合图2和图3更具体讨论的那样，沉积工具120仅有两个或者三个沉积室126可能是有利的。这可以使附加工具包含于集成工具100中。
[0032]在一些实施例中，沉积工具120可以向半导体器件上沉积超低k(ULK)电介质材料。如果材料的电介质常数是2.55或者更小，则可以将材料分类为ULK材料。另外，在一些实施例中，半导体器件可以具有隔开20nm或者更小的技术节点。技术节点可以是半导体器件的可以在阵列中图案化的个体元件。
[0033]可以例如经由真空泵将沉积工具120的缓冲室128维持在减少的压强。缓冲室124可以通过保证排空沉积室126中的每个沉积室中使用的材料并且不允许材料在制作的半导体器件移入另一个室126中之后与半导体器件发生接触来帮助防止来自所述材料的可能污染。
[0034]沉积工具120可以通过任何适当手段耦合到CMP工具130。例如沉积工具120可以经由至少一个抽空室122连接到CMP工具130。图1图示具有三个抽空室122的一个实施例。然而本发明的实施例不限于任何具体数目的抽空室122。例如可以使用单个抽空室122。使用多个抽空室122的优点是能够并行执行制作工艺的步骤。例如可以从CMP工具130向第一抽空室122中加载第一半导体器件而从沉积工具120向第二抽空室122中加载第二半导体器件。
[0035]抽空室122包括至少一个通道121，传送机构114经过该通道传递半导体器件。在抽空室122中接收半导体器件时，例如使用真空泵来减少抽空室122的压强。
[0036]在集成工具100中制作半导体器件期间，可以在沉积工具与CMP工具之间来回传送器件若干次。例如可以在沉积工具120中在半导体器件上沉积至少一种材料的一层或者多层，继而在CMP工具130中去除一层或者多层的至少一部分。在CMP工具完成平坦化时，可以使用沉积工具120在半导体器件上沉积附加层。每当在工具之间传送半导体器件时，经过抽空室122传递器件。在集成工具100的工具之间传递半导体器件的次数依赖于制作的具体器件类型。实施例不限于与任何特定类型的器件使用，因此半导体器件可以由每个工具处理任何适当次数并且在集成工具100的工具之间被传送任何适当次数。另外，可以按任何适当顺序完成使用集成工具来处理半导体器件。
[0037]集成工具100也可以包括附加工具。例如可以在集成工具中包括清洁工具150和内联度量工具160。由于CMP工具实施湿工艺，所以清洁工具150可以在制造工艺完成之前清洁半导体器件。可以在制造工艺的各种阶段使用内联度量工具160以测量半导体器件和/或晶片的各种属性。例如内联度量工具160可以是用来测量半导体器件的金属层的性质的涡电流测量工具。然而内联度量工具160不限于任何特定度量技术。例如内联度量工具160可以利用一个或者多个开尔文探针力显微镜以测量半导体器件的表面电荷分布图和/或高度分布图。
[0038]可以使用一个或者多个传送机构112和114在各种工具(诸如清洁工具150和/或内联度量工具160)之间传送半导体器件。另外，实施例不限于在制造工艺的任何特定阶段使用集成工具100的工具中的任何工具。例如可以仅在制造工艺结束时使用清洁模块150。然而可以有如下情形，在这些情形中可以在制作工艺的中间步骤期间使用清洁模块150。
[0039]通过将集成工具100的各种工具集成，显著减少用于半导体器件的排队时间，由此通过减少缺陷数目来减少成本。[0040]图2是图示集成工具200的一个附加实施例的框图。集成工具200的许多部件与集成工具100的部件相似或者相同。因而，用与以上结合图1描述的相同标号标注相似部件。另外，集成工具100的部件的以上描述适用于集成工具200的相似部件。因而，将不再重复以上描述，但是代之以通过引用将以上描述结合于此。
[0041]如以上描述的那样，集成工具200包括一个CMP工具130和沉积工具120。沉积工具120包括两个沉积室126。取代包括更多沉积室126，集成工具200包括耦合到沉积工具120的附加沉积工具220。可以用任何适当方式耦合两个沉积工具。例如可以经由通道221直接连接两个工具。然而附加工具和/或室可以用来将沉积工具120耦合到沉积工具220。例如可以在两个沉积工具之间放置附加抽空室(在图2中未示出)。另外，可以在沉积工具120与沉积工具220之间放置第三沉积工具。
[0042]附加沉积工具220可以包括一个或者多个沉积室226、缓冲室224和传送机构228。可以使用任何适当沉积工具220。例如沉积工具220可以是与沉积工具120相同类型，或者两个沉积工具可以是不同类型。例如沉积工具120可以是CVD工具而沉积工具220可以是PVD工具。类似地，可以将缓冲室224和缓冲室124维持在相同压强或者不同压强。例如可以将缓冲室120维持在比将缓冲室224维持于的第二压强更高的第一压强。
[0043]如果沉积工具220是PVD工具而沉积工具120是CVD工具，则集成工具200具有增加的灵活性从而允许制作更多种半导体器件。
[0044]图3是图示集成工具300的一个附加实施例的框图。集成工具300的许多部件与集成工具100和200的部件相似或者相同。因而，用与以上结合图1和图2描述的相同标号标注相似部件。另外，集成工具100和200的部件的以上描述适用于集成工具300的相似部件。因而，将不再重复以上描述，但是代之以通过引用将以上描述结合于此。
[0045]如以上描述的那样，集成工具300包括一个CMP工具130、第一沉积工具120和第二沉积工具220。第一沉积工具120包括两个沉积室126，并且第二沉积工具220包括三个沉积室226。集成工具300也包括耦合到第一沉积工具120的第三沉积工具320。可以用任何适当方式耦合两个沉积工具。例如可以经由通道直接连接两个工具。然而附加工具和/或室可以用来将第一沉积工具120耦合到第三沉积工具320。例如可以在第一沉积工具120与第三沉积工具320之间放置附加抽空室330。另外，可以在第一沉积工具120与第三沉积工具320之间放置附加沉积工具。例如第三沉积工具320可以经由第二沉积工具220耦合到第一沉积工具120。
[0046]第三沉积工具320可以包括一个或者多个沉积室326、缓冲室324和传送机构328。可以使用任何适当沉积工具320。例如第三沉积工具320可以是与第一沉积工具120或者第二沉积工具220相同类型或者两个沉积工具可以是不同类型。例如第一沉积工具120可以是CVD工具而第二沉积工具220可以是PVD工具。第三沉积工具320可以是CVD工具或者PVD工具。类似地，可以将缓冲室324以及缓冲室124和224维持在相同压强或者不同压强。例如可以将缓冲室120维持在比将缓冲室224和324维持于的第二压强更高的第一压强。
[0047]在一些实施例中，第三沉积工具320和第一沉积工具120可以均为CVD工具。然而在半导体器件上沉积的材料可以不同。例如第一沉积工具120可以用来在半导体器件上沉积金属而第三沉积工具320可以用来在半导体器件上沉积绝缘材料。另外，第二沉积工具220可以是向半导体器件上沉积金属衬垫的PVD工具。在这样的配置中，集成工具300具有增加的灵活性从而允许制作更多种半导体器件。
[0048]在一些实施例中，集成工具300可以包括一个或者多个备用加载锁310。图3图示单个备用加载锁310，但是可以使用任何数目的备用加载锁。备用加载锁310允许在除了加载锁110之外的点处从集成工具移除半导体器件。这可能在需要将半导体器件带到在用于处理的集成工具30以外的工具的情况下有利。另外，在沉积室中的一个或者多个沉积室出故障或者停机维护的情况下，备用加载锁310可以用来向外部沉积室传送半导体器件以执行必需的制作步骤。
[0049]图4是图示根据一些实施例的制造半导体器件的工艺400的流程图。在动作410处，在集成工具的第一沉积工具中向半导体器件上沉积第一材料的第一层。第一材料可以是任何适当材料，诸如金属或者绝缘体。绝缘材料可以是ULK材料。可以用适当方式沉积第一层。例如可以使用CVD工具或者PVD工具来沉积第一层。
[0050]在动作420处，确定制造工艺中的下一动作是否为沉积下一层或者抛光半导体器件。可以用任何适当方式完成这一确定。例如集成工具可以使用集成工具的用户设置的秘诀(recipe)或者程序。秘诀可以确定使用工具的顺序。秘诀也可以指定工具中的每个工具将使用的参数。
[0051]如果确定下一动作是沉积动作，则可以在动作430处将半导体器件移向下一沉积工具。如果下一沉积工具是在动作410中用来沉积第一层的相同工具，则可以不必传送半导体器件。然而，即使在动作430处使用相同沉积工具，仍然可以向沉积工具的不同沉积室传递半导体器件。
[0052]在已经将半导体器件移向下一沉积工具之后，在动作450处，在沉积工具中在半导体器件上沉积下一层。同样可以用任何适当方式执行这一沉积动作。例如可以使用CVD工具或者PVD工具来沉积下一层。在完成动作450之后，工艺400返回到动作420以确定下一动作是沉积动作或者抛光动作。
[0053]如果在动作420处确定下一动作是抛光动作，则将半导体器件移向CMP工具以经历抛光。在动作460处执行半导体器件的抛光。任何适当CMP技术可以用来抛光半导体器件。例如多种参数(诸如持续时间、压强、浆液流速和压盘转速)可以用来控制CMP工具。
[0054]在一些实施例中，在动作440处将半导体器件移向CMP工具之前，可以将半导体器件移向内联度量工具以测量半导体器件的各种属性。测量的结果可以用来定制在抛光动作460中使用的CMP工具的参数。
[0055]可以用任何适当方式执行其中在集成工具的工具之间移动半导体器件的动作430和440。例如它们可以由传送机构112、114、124、224、324、116或者任何其它传送机构执行。通过向单个集成工具中并入在半导体制造工艺中使用的各种工具，可以通过减少在半导体制造工艺的每个步骤之间的排队时间来减少在完成的半导体器件的操作中造成故障的缺陷数目。
[0056]例如在一些实施例中，可以使用PVD工具在半导体器件上沉积金属衬垫。制造工艺的后继动作可以是在金属衬垫之上沉积金属膜。在沉积金属衬垫的动作与沉积金属膜的动作之间的排队时间可以是待减少的重要持续时间。如果这一排队时间增加，则完成的半导体器件的故障可能性也可能增加。[0057]在沉积金属膜之后，下一动作可以是用于去除金属膜的部分并且平坦化半导体器件的抛光动作。在平坦化半导体器件之后，下一动作可以包括在金属膜的保留部分之上沉积绝缘层。在抛光金属膜的动作与沉积绝缘层的动作之间的排队时间可以是待减少的重要持续时间。如果这一排队时间增加，则完成的半导体器件的故障可能性也可能增加。
[0058]参照CMP工具和沉积工具描述本发明的上述实施例。并不这样限制实施例。可以向集成工具中并入任何其它半导体制作工具。例如可以在集成工具中包括蚀刻工具，诸如反应离子蚀刻(RIE)工具、热工具(诸如退火炉)、离子注入工具和光刻工具。
[0059]本发明在它的应用中不限于在前文描述中阐述的或者在附图中图示的部件的构造细节和布置。本发明能够是其它实施例并且以多种方式实践或者执行。同样，这里使用的措词和术语用于描述的目的而不应视为限制。这里使用“包括”或者“具有”、“包含”、“涉及到”及其变体意味着涵盖其后列举的项目及其等效项目以及附加项目。
[0060]可以独自、在组合中或者在未在前文中描述的实施例中具体讨论的多种布置中使用本发明的各种方面，因此本发明在它的应用中不限于在前文描述中阐述的或者在附图中图示的部件的细节和布置。例如在一个实施例中描述的方面可以用任何方式与在其它实施例中描述的方面组合。
[0061]也可以体现本发明为方法，已经提供该方法的至少一个示例。可以用任何适当方式对作为方法的一部分而执行的动作排序。因而，可以构造其中按与所示顺序不同的顺序执行动作的实施例，尽管在示例实施例中表示为依次动作，但是该不同顺序可以包括同时执行一些动作。
[0062]在权利要求中使用序数术语(诸如“第一”、“第二”、“第三”等)来修饰权利要求要素本身并不表示一个权利要求要素较另一权利要求要素而言的任何优先、居先或者顺序或者其中执行方法的动作的时间顺序，而是仅用作标记以区分具有某个名称的一个权利要求要素与具有相同名称(但是使用序数术语)的另一权利要求要素从而区分权利要求要素。
[0063]已经这样描述本发明的至少一个实施例的若干方面，将理解本领域技术人员将容易想到各种变更、修改和改进。这样的变更、修改和改进旨在于是本公开内容的部分并且旨在于在本发明的精神实质和范围内。因而，前文描述和附图仅通过示例。
【权利要求】
1.一种用于减少在制造半导体器件时的缺陷的集成工具，所述集成工具包括: 抛光工具，包括至少一个抛光模块； 第一沉积工具，包括至少一个沉积室； 至少一个抽空室，将所述抛光工具连接到所述沉积工具，所述至少一个抽空室包括通道，经过所述通道传递所述半导体器件；以及 至少一个传送机构，用于经过所述通道并且向所述至少一个抽空室中传递所述半导体器件。
2.根据权利要求1所述的集成工具，其中:所述第一沉积工具包括化学气相沉积(CVD)工具；并且 所述至少一个沉积室是CVD室。
3.根据权利要求1所述的集成工具，还包括: 至少一个附加沉积工具，包括至少一个沉积室； 其中: 所述第一沉积工具包括缓冲室； 所述至少一个附加沉积工具包括缓冲室；并且 所述至少一个附加沉积工具的所述缓冲室耦合到所述第一沉积工具的所述缓冲室。
4.根据权利要求3所述的集成工具，其中: 所述第一沉积工具包括化学气相沉积(CVD)工具；并且 所述至少一个附加沉积工具包括物理气相沉积(PVD)工具。
5.根据权利要求3所述的集成工具，其中: 所述至少一个附加沉积工具的所述缓冲室直接连接到所述第一沉积工具的所述缓冲室。
6.根据权利要求3所述的集成工具，其中: 所述至少一个附加沉积工具的所述缓冲室经由至少一个附加抽空室耦合到所述第一沉积工具的所述缓冲室。
7.根据权利要求3所述的集成工具，其中: 所述至少一个附加沉积工具是至少包括第二沉积工具和第三沉积工具的多个沉积工具。
8.根据权利要求7所述的集成工具，其中: 所述第二沉积工具直接连接到所述第一沉积工具或者至少经由第一附加抽空室耦合到所述第一沉积工具；并且 所述第三沉积工具直接连接到所述第一沉积工具或者至少经由第二附加抽空室耦合到所述第一沉积工具。
9.根据权利要求6所述的集成工具，还包括: 备用加载锁，直接连接到所述至少一个附加抽空室。
10.根据权利要求1所述的集成工具，其中: 所述至少一个抽空室包括多个抽空室。
11.一种制造半导体器件的方法，所述方法包括: 在抛光工具中抛光所述半导体器件；在沉积工具中向所述半导体器件上沉积第一材料；并且 在集成工具内的所述抛光工具与所述沉积工具之间移动所述半导体器件。
12.根据权利要求11所述的方法，其中所述半导体器件具有20nm或者更小的技术节点。
13.根据权利要求11所述的方法，其中沉积的所述第一材料是超低k(ULK)材料。
14.根据权利要求11所述的方法，其中: 通过减少在抛光所述半导体器件与沉积所述第一材料之间的持续时间来减少所述半导体器件中的缺陷。
15.根据权利要求11所述的方法，其中所述沉积工具是第一沉积工具，所述方法还包括: 在第二沉积工具中向所述半导体器件上沉积第二材料； 其中: 通过减少在沉积所述第一材料与沉积所述第二材料之间的持续时间来减少所述半导体器件中的缺陷。
16.根据权利要求15所述的方法，其中: 所述第一材料形成金属衬垫；并且 所述第二材料形成金属膜。`
17.根据权利要求15所述的方法，所述方法还包括: 在所述集成工具内的所述第一沉积工具与所述第二沉积工具之间移动所述半导体器件。
18.根据权利要求17所述的方法，其中: 所述第一沉积工具是化学气相沉积(CVD)工具；并且 所述第二沉积工具是物理气相沉积(PVD)工具。
19.根据权利要求17所述的方法，其中: 在所述第一沉积工具与所述第二沉积工具之间移动所述半导体器件包括向所述集成工具的抽空室中移动所述半导体器件。
20.根据权利要求11所述的方法，其中: 在所述抛光工具与所述沉积工具之间移动所述半导体器件包括向所述集成工具的抽空室中移动所述半导体器件。
【文档编号】H01L21/67GK103681409SQ201310367953
【公开日】2014年3月26日 申请日期:2013年8月20日 优先权日:2012年9月14日
【发明者】J·H·张 申请人:意法半导体公司