一种阵列基板及其制作方法、显示装置制造方法
【专利摘要】本发明提供了一种阵列基板及其制作方法、显示装置，属于显示【技术领域】。其中，所述阵列基板的有源层图案和像素电极为通过一次构图工艺形成。通过本发明的技术方案，能够减少制备阵列基板时构图工艺的次数，提高生产效率，降低制作成本。
【专利说明】一种阵列基板及其制作方法、显示装置
【技术领域】
[0001]本发明涉及显示【技术领域】，特别涉及一种阵列基板及其制作方法、显示装置。
【背景技术】
[0002]薄膜晶体管液晶显不器(ThinFilm Transistor Liquid Crystal Display,简称TFT-LCD)是一种重要的平板显示设备，它的主体结构为对盒设置的阵列基板和彩膜基板，以及填充在阵列基板和彩膜基板之间的液晶层。在阵列基板上形成有栅线和数据线以及由栅线和数据线限定的像素单元，每个像素单元包括薄膜晶体管(Thin Film Transistor,简称TFT)和像素电极。在显示过程中，TFT作为开关控制对液晶施加驱动电场，从而控制液晶的旋转，实现画面的显示。
[0003]现有技术中TFT阵列基板的制备工艺包括:
[0004]通过第一次构图工艺在衬底基板上形成栅电极和栅线；
[0005]在形成有栅电极和栅线栅的衬底基板上形成栅绝缘层；
[0006]通过第二次构图工艺在形成有栅绝缘层的衬底基板上形成有源层图案；
[0007]通过第三次构图工艺在形成有有源层图案的衬底基板上形成数据线、源电极和漏电极；
[0008]通过第四次构图工艺在形成有数据线、源电极和漏电极的衬底基板上形成具有过孔的钝化层图案；
[0009]通过第五次构图工艺在形成有钝化层图案的衬底基板上形成像素电极，其中，像素电极通过钝化层的过孔与漏电极电性连接。
[0010]由上述可知，传统工艺中，至少需要通过5次构图工艺才能完成TFT阵列基板的制备，构图工艺复杂，制作成本较高。
【发明内容】
[0011]本发明要解决的技术问题是提供一种阵列基板及其制作方法、显示装置，能够减少制备阵列基板时构图工艺的次数，提高生产效率，降低制作成本。
[0012]为解决上述技术问题，本发明的实施例提供技术方案如下:
[0013]一方面，提供一种阵列基板的制作方法，所述阵列基板包括薄膜晶体管和像素电极，所述制作方法包括:
[0014]在一衬底基板上形成透明半导体膜层；
[0015]对所述透明半导体膜层进行第一次构图工艺和掺杂工艺，形成包括薄膜晶体管的有源层图案和像素电极的图案。
[0016]一方面，提供一种阵列基板，包括薄膜晶体管和像素电极，其中，薄膜晶体管的有源层图案和像素电极由同一透明半导体膜层形成。
[0017]另一方面，提供一种显示装置，其包括如上所述的阵列基板。
[0018]本发明的实施例具有以下有益效果:[0019]上述方案中，阵列基板的有源层图案和像素电极为通过一次构图工艺形成，能够减少制备阵列基板时构图工艺的次数，提高生产效率，减少制作成本。
【专利附图】
【附图说明】
[0020]图1-10表示本发明实施例中ADS阵列基板的制备过程示意图。
【具体实施方式】
[0021]为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
[0022]本发明的实施例针对现有技术在制备阵列基板时，构图工艺复杂，制作成本较高的问题，提供一种阵列基板及其制作方法、显示装置，能够减少制备阵列基板时构图工艺的次数，提高生产效率，降低制作成本。
[0023]实施例一
[0024]本发明实施例提供了一种阵列基板，所述阵列基板的有源层图案和像素电极由同一透明半导体膜层形成。所述透明半导体层材料可以为透明金属氧化物半导体，如非晶IGZ0、HIZ0、IZO、InZn0、Zn0、Ti02、Sn0、CdSnO 中的一种或多种。
[0025]本发明的ADS阵列基板的有源层图案和像素电极由同一透明半导体膜层形成，仅通过一次构图工艺即可形成有源层图案和像素电极，能够减少制备阵列基板时构图工艺的次数，提高生产效率，减少制作成本。
[0026]进一步地，所述阵列基板的像素电极与薄膜晶体管的漏电极搭接设置，所述薄膜晶体管的栅电极、源电极和漏电极位于有源层图案的同一侧。例如:像素电极搭接在漏电极上方，阵列基板的栅电极和源电极、漏电极位于有源层图案的下方，即阵列基板为共面型TFT结构。
[0027]进一步地，当所述阵列基板为ADS阵列基板时，所述阵列基板还包括公共电极。本实施例中，阵列基板的公共电极为狭缝电极，像素电极为板状电极，且公共电极位于像素电极上方，以形成驱动液晶分子偏转的多维电场。
[0028]进一步地，所述ADS阵列基板具体可以包括:
[0029]衬底基板；
[0030]所述衬底基板上的栅电极和栅线；
[0031]所述栅电极和所述栅线上的栅绝缘层；
[0032]所述栅绝缘层上的数据线、源电极、漏电极和公共电极线；
[0033]所述数据线、源电极、漏电极和公共电极线上的有源层图案和像素电极；
[0034]所述沟道和像素电极上的包括有过孔的钝化层；
[0035]所述钝化层上的公共电极，所述公共电极通过所述过孔与所述公共电极线连接。
[0036]实施例二
[0037]本发明实施例还提供了一种显示装置，包括上述的阵列基板。其中，阵列基板的结构同上述实施例，在此不再赘述。另外，显示装置其他部分的结构可以参考现有技术，对此本文不再详细描述。该显示装置可以为:液晶面板、电子纸、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。[0038]实施例三
[0039]本发明实施例还提供了一种阵列基板的制作方法，所述阵列基板包括薄膜晶体管和像素电极，该制作方法通过一次构图工艺形成所述阵列基板的有源层图案和像素电极。
[0040]本发明中阵列基板的制作方法，包括:
[0041]在一衬底基板上形成透明半导体膜层；
[0042]对所述透明半导体膜层进行第一次构图工艺和掺杂工艺，形成包括薄膜晶体管的有源层图案和像素电极的图案。
[0043]本发明的技术方案通过一次构图工艺形成阵列基板的有源层图案和像素电极，能够减少制备阵列基板时构图工艺的次数，提高生产效率，减少制作成本。
[0044]具体地，所述对所述透明半导体膜层进行第一次构图工艺和掺杂工艺，形成包括薄膜晶体管的有源层图案和像素电极的图案的步骤包括:
[0045]在透明半导体膜层上涂覆光刻胶；
[0046]利用半色调或灰阶调掩膜版对光刻胶进行曝光，显影，形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶不保留区域，其中，光刻胶完全保留区域至少对应薄膜晶体管的有源层图案所在的区域，光刻胶部分保留区域至少对应像素电极所在的区域，光刻胶不保留区域对应其他区域；
[0047]通过刻蚀工艺去除光刻胶不保留区域的透明半导体层；
[0048]通过灰化工艺去除光刻胶部分保留区域的光刻胶，露出该区域的透明半导体层；
[0049]对光刻胶部分保留区域的透明半导体层进行掺杂工艺，用于提高该区域透明半导体层的导电率，形成像素电极；
[0050]剥离剩余的光刻胶，形成薄膜晶体管的有源层图案。
[0051]其中，所述掺杂工艺为离子扩散或离子注入。
[0052]具体地，所述制作方法可以包括:
[0053]提供一衬底基板；
[0054]通过一次构图工艺在所述衬底基板上形成栅电极和栅线的图案；
[0055]在所述栅电极和栅线上形成栅绝缘层；
[0056]通过一次构图工艺在形成有所述栅绝缘层的衬底基板上形成数据线、源电极和漏电极的图案；
[0057]通过一次构图工艺在形成有所述数据线、源电极和漏电极的衬底基板上形成有源层图案和像素电极的图案；
[0058]在形成有所述有源层图案和像素电极的衬底基板上形成钝化层。
[0059]下面结合附图以及具体的实施例对本发明中阵列基板的制作方法进行详细介绍:
[0060]AD-ADS (ADvanced Super Dimension Switch,高级超维场转换，简称 ADS)广视角技术是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD(Thin Film Transistor-Liquid Crystal Display,薄膜场效应晶体管液晶显示器)产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。
[0061]ADS阵列基板的TFT具有两种类型的结构，即，栅电极和源电极、漏电极布置在一个平面上的共面型TFT ;以及栅电极和源电极、漏电极布置在不同平面上的交错型TFT。
[0062]交错型TFT分为反转交错型TFT和正常交错型TFT，其中，反转交错型TFT包括布置在源电极和漏电极下方的栅电极，而正常交错型TFT包括布置在源电极和漏电极上方的栅电极，反转交错型TFT被称为底栅型TFT，正常交错型TFT被称为顶栅型TFT。
[0063]现有的ADS阵列基板大多为顶栅型TFT或者底栅型TFT，采用这种结构的ADS阵列基板的制作工艺比较复杂，一般需要6次或7次构图工艺才能完成，不但提高了制作成本，而且次数繁多的构图工艺还会对有源层造成损害。
[0064]为了避免上述问题，本实施例提供了一种ADS阵列基板的制作方法，通过5次构图工艺即可制作出共面型TFT结构的ADS阵列基板，制作工艺简单，可降低生产成本。结合图1-图10所示，本实施例中ADS阵列基板的制作方法包括以下步骤:
[0065]步骤a:如图1所示，提供一衬底基板10，通过一次构图工艺在衬底基板10上形成栅电极2和栅线的图案；
[0066]提供一衬底基板10，在衬底基板10上形成由栅金属层组成的包括栅电极2和与栅电极2连接的栅线的图案。其中，衬底基板10可为玻璃基板、石英基板或塑胶基板。
[0067]具体地，可以采用溅射或热蒸发的方法在衬底基板10上沉积一层厚度为2500-16000A 的栅金属层，栅金属层可以是 Cu，Al，Ag，Mo, Cr，Nd, Ni，Mn，Ti，Ta，W 等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti,Mo\Al\Mo等。在栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，显影，使光刻胶形成光刻胶不保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅线和栅电极的所在区域，光刻胶不保留区域对应于其他区域；通过刻蚀工艺完全刻蚀掉光刻胶不保留区域的栅金属薄膜，剥离剩余的光刻胶，形成栅线和栅电极2，如图1所示。
[0068]步骤b:如图2所示，在经过步骤a的衬底基板10上形成栅绝缘层20 ；
[0069]具体地，可以采用等离子体增强化学气相沉积(PECVD)方法，在经过步骤a的衬底基板10上沉积厚度约为2000-6000A的栅绝缘层20，其中，栅绝缘层材料可以选用氧化物、氮化物或者氮氧化物，栅绝缘层20可以为单层、双层或多层结构。具体地，栅绝缘层20可以是 SiNx，SiOx 或 Si (ON)X。
[0070]步骤c:如图2所示，通过一次构图工艺在经过步骤b的衬底基板10上形成数据线、源电极5、漏电极4和公共电极线的图案；
[0071]具体地，可以在经过步骤b的衬底基板10上采用磁控溅射、热蒸发或其它成膜方
法沉积一层厚度约为2000-6000人的源漏金属层，源漏金属层可以是Cu, Al, Ag, Mo, Cr,
Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如 Cu\Mo, Ti\Cu\Ti, Μο\Α1\Μο 等。
[0072]在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，显影，使光刻胶形成光刻胶不保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于数据线、源电极5、漏电极4和公共电极线的所在区域，光刻胶不保留区域对应于其他区域；通过刻蚀工艺完全刻蚀掉光刻胶不保留区域的源漏金属薄膜，剥离剩余的光刻胶，形成数据线、源电极5、漏电极4和公共电极线，如图2所示。
[0073]步骤d:如图3所示，在经过步骤c的衬底基板10上形成透明半导体层30 ；
[0074]具体地，可以在经过步骤c的衬底基板10上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为300-1500A的透明半导体层30，透明半导体层30可以为透明金属氧化物半导体。具体地，透明半导体层3材料为非晶IGZ0、HIZ0、IZO、InZnO、ZnO、Ti02、SnO、CdSnO中的一种或多种。
[0075]步骤e:如图4所示，在经过步骤d的衬底基板10上涂覆一层光刻胶，采用半色调或灰色调掩膜板对光刻胶进行曝光，显影，使光刻胶形成光刻胶不保留区域、光刻胶部分保留区域102和光刻胶完全保留区域101，其中，光刻胶完全保留区域101对应于有源层图案所在区域，光刻胶部分保留区域102对应于像素电极所在区域，光刻胶不保留区域对应其他区域；通过刻蚀工艺完全刻蚀掉光刻胶不保留区域的透明半导体层，如图5所示；通过灰化工艺去除光刻胶部分保留区域102的光刻胶，如图6所示；利用高温离子扩散或离子注入等工艺对光刻胶部分保留区域102的透明半导体层进行掺杂处理，提高该区域透明半导体层的导电率，形成像素电极6，如图7所示。剥离剩余的光刻胶，形成薄膜晶体管的有源层图案3，如图8所示。本实施例的ADS阵列基板为共面型TFT结构，即栅电极2、源电极5和漏电极4位于有源层图案3的同一侧。
[0076]步骤f:如图9所示，通过一次构图工艺在经过步骤e的衬底基板10上形成包括有过孔(图中未示出)的钝化层40 ；
[0077]具体地，在经过步骤e的衬底基板10上采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为400-5000A的钝化层40，其中，钝化层40的材料可以选用氧化物、氮化物或氮氧化物，具体地，钝化层40可以是SiNx，SiOx或Si (ON) X。钝化层40可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构。
[0078]在钝化层40上涂敷一层光刻胶；采用掩膜板对光刻胶进行曝光，显影，使光刻胶形成光刻胶不保留区域和光刻胶保留区域，其中，光刻胶不保留区域对应于过孔所在区域，光刻胶保留区域对应于其他区域；通过刻蚀工艺完全刻蚀掉光刻胶不保留区域的钝化层，形成过孔，剥离剩余的光刻胶。
[0079]步骤g:如图10所示，通过一次构图工艺在经过步骤f的衬底基板10上形成公共电极7的图案，公共电极7通过钝化层40上的过孔与公共电极线连接。
[0080]具体地，在经过步骤f的衬底基板10上采用磁控溅射、热蒸发或其它成膜方法沉积厚度为300-1500A的透明导电层，透明导电层可以是ιτο或ιζο。在透明导电层上涂敷一层光刻胶；采用掩膜板对光刻胶进行曝光，显影，使光刻胶形成光刻胶不保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于公共电极7所在区域，光刻胶不保留区域对应于其他区域；通过刻蚀工艺完全刻蚀掉光刻胶不保留区域的透明导电层，剥离剩余的光刻胶，形成公共电极7，公共电极7通过钝化层40的过孔与公共电极线电性连接。
[0081]通过上述步骤a-g即可制作出本实施例的ADS阵列基板，本实施例的ADS阵列基板中，薄膜晶体管的栅电极和源电极、漏电极位于有源层图案的同一侧，像素电极设置在源电极和漏电极上方，薄膜晶体管的有源层图案和像素电极在一次构图工艺中形成，能够减少构图工艺的次数，从而减少了对制作过程中对有源层的损害，并降低了 ADS阵列基板的制作成本。
[0082]以上所述是本发明的优选实施方式，应当指出，对于本【技术领域】的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【权利要求】
1.一种阵列基板的制作方法，所述阵列基板包括薄膜晶体管和像素电极，其特征在于，所述制作方法包括: 在一衬底基板上形成透明半导体膜层； 对所述透明半导体膜层进行第一次构图工艺和掺杂工艺，形成包括薄膜晶体管的有源层图案和像素电极的图案。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述对所述透明半导体膜层进行第一次构图工艺和掺杂工艺，形成包括薄膜晶体管的有源层图案和像素电极的图案的步骤，包括: 在透明半导体膜层上涂覆光刻胶； 利用半色调或灰阶调掩膜版对光刻胶进行曝光，显影，形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶不保留区域，其中，光刻胶完全保留区域至少对应薄膜晶体管的有源层图案所在的区域，光刻胶部分保留区域至少对应像素电极所在的区域，光刻胶不保留区域对应其他区域； 通过刻蚀工艺去除光刻胶不保留区域的透明半导体层； 通过灰化工艺去除光刻胶部分保留区域的光刻胶，露出该区域的透明半导体层； 对光刻胶部分保留区域的透明半导体层进行掺杂工艺，用于提高该区域透明半导体层的导电率，形成像素电极； 剥离剩余的光刻胶，形成薄膜晶体管的有源层图案。
3.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述透明半导体层材料为透明金属氧化物半导体。
4.根据权利要求3所述的阵列基板的制作方法，其特征在于，所述透明半导体层材料为非晶 IGZO、HIZO、IZO、InZnO, Zn。、Ti02、SnO、CdSnO 中的一种或多种。
5.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述掺杂工艺为离子扩散或尚子注入。
6.根据权利要求1-5任一项所述的阵列基板的制作方法，其特征在于，所述薄膜晶体管为共面型薄膜晶体管； 所述在一衬底基板上形成透明半导体膜层的步骤之前，包括: 在一衬底基板上形成栅金属膜层； 对所述栅金属膜层进行第二次构图工艺，形成包括栅电极的图案； 在所述栅电极上依次形成栅绝缘膜层和源漏金属膜层； 对所述源漏金属膜层进行第三次构图工艺，形成包括源电极和漏电极的图案，其中，像素电极搭接在漏电极上方。
7.根据权利要求1-5任一项所述的阵列基板的制作方法，其特征在于，所述阵列基板为ADS阵列基板；所述阵列基板还包括公共电极； 所述对所述透明半导体膜层进行第一次构图工艺和掺杂工艺，形成包括薄膜晶体管的有源层图案和像素电极的图案的步骤之后，包括: 在衬底基板上依次形成钝化膜层； 对所述钝化层膜层进行第四次构图工艺，形成过孔； 在所述钝化膜层上形成透明导电膜层；对所述透明导电膜层进行第五次构图工艺，形成包括公共电极的图案。
8.—种阵列基板，包括薄膜晶体管和像素电极，其特征在于，薄膜晶体管的有源层图案和像素电极由同一透明半导体膜层形成。
9.根据权利要求8所述的阵列基板，其特征在于，所述像素电极与所述薄膜晶体管的漏电极搭接设置，所述薄膜晶体管的栅电极、源电极和漏电极位于有源层图案的同一侧。
10.根据权利要求8所述的阵列基板，其特征在于，所述阵列基板为ADS阵列基板，所述阵列基板包括公共电极； 所述公共电极为狭缝电极，所述像素电极为板状电极，且所述公共电极位于所述像素电极上方。
11.一种显示 装置，其特征在于，包括权利要求8-10中任一项所述的阵列基板。
【文档编号】H01L21/77GK103700663SQ201310680760
【公开日】2014年4月2日 申请日期:2013年12月12日 优先权日:2013年12月12日
【发明者】刘圣烈, 宋泳锡, 金熙哲, 崔承镇 申请人:京东方科技集团股份有限公司