阵列基板及其制备方法、显示装置制造方法
【专利摘要】本发明提供一种阵列基板及其制备方法、显示装置，属于显示【技术领域】，其可解决现有的阵列基板的制作工艺复杂的问题。本发明的阵列基板的制备方法，包括在基底上依次沉积像素电极薄膜和有源层薄膜，并通过一次构图工艺形成包括像素电极和薄膜晶体管有源层的图形。
【专利说明】阵列基板及其制备方法、显示装置
【技术领域】
[0001]本发明属于显示【技术领域】，具体涉及一种阵列基板及其制备方法、显示装置。
【背景技术】
[0002]在显示【技术领域】中，薄膜晶体管的有源层一直使用稳定性能、加工性能等优异的硅系材料，硅系材料主要分为非晶硅和多晶硅，其中非晶硅材料迁移率很低，而多晶硅材料虽然有较高的迁移率，但用其制造的器件均匀性较差，良率低，单价高。所以近年来，将透明氧化物半导体膜用于沟道形成区来制造薄膜晶体管(TFT)等，并应用于电子器件及光器件的技术受到广泛关注。其中，利用以铟、镓、锌、氧为构成元素的非晶质In-Ga-Zn-O系材料(a-1GZO)的场效应型晶体管因其具有较高迁移率，较大开关比，而得到了最多的瞩目。
[0003]现有薄膜晶体管的截面(顶栅型结构)如图1所示，其制备方法包括:
[0004]步骤一、在基底上沉积一层有源层薄膜，并通过构图工艺形成包括薄膜晶体管有源层102的图形；
[0005]步骤二、在完成上述步骤的基底上，形成栅极绝缘层103 ；
[0006]步骤三、在完成上述步骤的基底上，沉积栅极金属薄膜，并通过构图工艺形成包括栅极104的图形；
[0007]步骤四、在完成上述步骤的基底上，形成平坦化层105 ；
[0008]步骤五、在完成上述步骤的基底上，通过构图工艺形成贯穿平坦化层105以及栅极绝缘层103，用于薄膜晶体管的源、漏极106与有源层102连接的第一接触过孔110 ；
[0009]步骤六、在完成上述步骤的基底上，形成源漏金属薄膜，并通过构图工艺形成包括源极和漏极106的图形，源极和漏极106分别通过相应的第一接触过孔110与有源层102连接；
[0010]步骤七、在完成上述步骤的基底上，形成钝化层112 ；
[0011]步骤八、在完成上述步骤的基底上，形成贯穿钝化层112，用于漏极与像素电极108连接的第二接触过孔111 ;
[0012]步骤九、在完成上述步骤的基底上，通过构图工艺形成包括像素电极108的图形，且像素电极通过第二接触过孔111与薄膜晶体管的漏极106连接。
[0013]综上所述，现有薄膜晶体管的制造工艺需进行6次掩膜曝光，发明人发现现有技术中至少存在如下问题:多次的掩膜曝光加大了工艺的难度，容易出现由于对位精度不足引起的不良，广品良率下降，成本较闻。
【发明内容】
[0014]本发明所要解决的技术问题包括，针对现有的阵列基板的制备方法存在的上述的问题，提供一种工艺步骤简单，降低成本，提高生产效率的阵列基板的制备方法及阵列基板、显示装置。
[0015]解决本发明技术问题所采用的技术方案是一种阵列基板的制备方法，包括:[0016]在基底上依次沉积像素电极薄膜和有源层薄膜，并通过一次构图工艺形成包括像素电极和薄膜晶体管有源层的图形。
[0017]本发明的阵列基板的制备方法中，将像素电极和薄膜晶体管有源层是通过一次构图工艺制备的，与现有技术相比较工艺步骤得到了简化，进而可以节约成本，且提高了生产效率。
[0018]优选的是，所述形成包括像素电极和薄膜晶体管有源层的图形，采用半色调掩膜板或灰度掩膜板。
[0019]优选的是，所述有源层的材料为氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的任意一种。
[0020]进一步优选的是，在形成包括像素电极和薄膜晶体管有源层的图形之后还包括:
[0021]形成栅极绝缘层；
[0022]在完成上述步骤的基底上，通过构图工艺形成包括薄膜晶体管栅极的图形；
[0023]在完成上述步骤的基底上，形成平坦化层；
[0024]在完成上述步骤的基底上，通过一次刻蚀工艺，形成贯穿平坦化层、栅极绝缘层，第一接触过孔和第二接触过孔；
[0025]在完成上述步骤的基底上，通过构图工艺形成包括薄膜晶体管源极和漏极的图形，所述第一接触过孔用于将薄膜晶体管的源、漏极分别与有源层连接，所述第二接触过孔用于将薄膜晶体管漏极与像素电极连接。
[0026]进一步优选的是，在形成包括像素电极和薄膜晶体管有源层的图形之前还包括:
[0027]在基底上通过构图工艺形成包括薄膜晶体管栅极的图形；
[0028]在完成上述步骤的基底上，形成栅极绝缘层。
[0029]更进一步优选的是，在形成包括像素电极和薄膜晶体管有源层的图形之后还包括:
[0030]在基底上形成平坦化层；
[0031]在完成上述步骤的基底上，通过一次刻蚀工艺，形成贯穿平坦化层的第一接触过孔和第二接触过孔；
[0032]在完成上述步骤的基底上，通过构图工艺形成包括薄膜晶体管源极和漏极的图形，所述第一接触过孔用于将薄膜晶体管的源、漏极分别与有源层连接，所述第二接触过孔用于将薄膜晶体管漏极与像素电极连接。
[0033]优选的是，所述有源层的材料为非晶硅。
[0034]进一步优选的是，在形成包括像素电极和薄膜晶体管有源层的图形之后还包括:
[0035]在基底上形成栅极绝缘层；
[0036]在完成上述步骤的基底上，通过构图工艺形成包括薄膜晶体管栅极的图形；
[0037]在完成上述步骤的基底上，形成平坦化层；
[0038]在完成上述步骤的基底上，通过一次刻蚀工艺，形成贯穿平坦化层、栅极绝缘层的第一接触过孔和第二接触过孔；
[0039]在完成上述步骤的基底上，依次形成欧姆接触薄膜和源漏金属薄膜，并通过构图工艺形成包括欧姆接触层、源极和漏极的图形，所述第一接触过孔用于将薄膜晶体管的源、漏极分别与有源层电连接，所述第二接触过孔用于将薄膜晶体管漏极与像素电极电连接。[0040]进一步优选的是，在形成包括像素电极和薄膜晶体管有源层的图形之前还包括:
[0041]在基底上通过构图工艺形成包括薄膜晶体管栅极的图形；
[0042]在完成上述步骤的基底上，形成栅极绝缘层。
[0043]更进一步优选的是，在形成包括像素电极和薄膜晶体管有源层的图形之后还包括:
[0044]在基底上形成平坦化层；
[0045]在完成上述步骤的基底上，通过一次刻蚀工艺，形成贯穿平坦化层，的第一接触过孔和第二接触过孔；
[0046]在完成上述步骤的基底上，依次形成欧姆接触薄膜和源漏金属薄膜，并通过构图工艺形成包括欧姆接触层、源极和漏极的图形，所述第一接触过孔用于将薄膜晶体管的源、漏极分别与有源层电连接，所述第二接触过孔用于将薄膜晶体管漏极与像素电极电连接。
[0047]解决本发明技术问题所采用的技术方案是一种阵列基板，包括薄膜晶体管区和显示区，其特征在于，所述薄膜晶体管区包括薄膜晶体管和像素电极，所述显示区包括像素电极，所述薄膜晶体管区的像素电极与所述显示区的像素电极同层设置且两者断开，所述薄膜晶体管的有源层设置在所述薄膜晶体管区的像素电极上方。
[0048]本发明所提供的阵列基板可以由上述方法制备，故其成本较低。
[0049]解决本发明技术问题所采用的技术方案是一种显示装置，其包括上述阵列基板。
[0050]由于本发明的显示装置包括上述阵列基板，故其成本较低。
【专利附图】
【附图说明】
[0051]图1为现有的阵列基板的示意图；
[0052]图2为本发明的实施例1和2中步骤一的制备流程图；
[0053]图3为本发明的实施例1和2中步骤二、三的示意图；
[0054]图4为本发明的实施例1和2中步骤四、五的示意图；
[0055]图5为本发明的实施例1中步骤六的示意图；以及，
[0056]图6为本发明的实施例2中步骤六的示意图。
[0057]其中附图标记为:101、基底；102、有源层；103、栅极绝缘层；104、栅极；105、平坦化层；106、源极和漏极；107、钝化层；108、像素电极；109、光刻胶；110、第一接触过孔；
111、第二接触过孔；112、欧姆接触层。
【具体实施方式】
[0058]为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和【具体实施方式】对本发明作进一步详细描述。
[0059]实施例1:
[0060]结合图2至5所示，本实施例提供一种阵列基板的制备方法，其包括如下步骤:
[0061]如图2所示，步骤一、在基底101上依次沉积像素电极薄膜和有源层薄膜，并涂覆一层光刻胶(PR)109，优选地，采用半色调掩膜板(Half Tone)或者灰度掩膜板(Gray Tone)进行曝光、显影，(得到如图2中的第一个图所示)，然后对有源层薄膜进行第一次干刻和像素电极薄膜湿刻，之后灰化部分光刻胶109，(得到如图2中的第二个图所示)，随后进行有源层薄膜第二次干刻，剥离光刻胶后，(得到如图2中的第三个图所示)，形成包括像素电极108和薄膜晶体管有源层102的图形。
[0062]其中，像素电极108的材料为氧化铟锡(ITO)等导电材料。
[0063]其中，有源层102的材料可以是包含In (铟)、Ga (镓)、Zn (锌)、O (氧)、Sn (锡)等元素的薄膜通过溅射形成，其中薄膜中必须包含氧元素和其他两种或两种以上的元素，优选为氧化铟镓锌(IGZ0)、氧化铟锌(ΙΖ0)、氧化铟锡(InSnO)、氧化铟镓锡(InGaSnO)等。
[0064]需要说明的是，基底101既可以指没有形成任何膜层的衬底，如白玻璃，也可以指形成有其他膜层或者图案的衬底，例如形成有缓冲层的衬底。其中，在步骤一中很容易看出像素电极108和薄膜晶体管有源层102是通过一次构图工艺制备的，与现有技术相比较工艺步骤得到了简化，进而可以节约成本，且提高了生产效率。
[0065]步骤二、在完成上述步骤的基底101上，采用热生长、常压化学气相沉积、低压化学气相沉积、等离子辅助体化学气相淀积、溅射等制备方法，形成栅极绝缘层103。
[0066]其中，所述栅极绝缘层103的材料可以为硅的氧化物(SiOx)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(SiON)、铝的氧化物(AlOx)等中的一种或它们中两种材料组成的多层复合膜。
[0067]步骤三、在完成上述步骤的基底101上，采用磁控溅射的方法沉积一层栅极金属层薄膜，并通过构图工艺形成包括薄膜晶体管栅极104的图形；其中，构图工艺通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。上述步骤即先形成栅极金属层薄膜，涂覆光刻胶覆盖栅极金属层薄膜；利用掩模板曝光，形成曝光区和非曝光区；进行显影去除曝光区的光刻胶(以正性光刻胶为例)，非曝光区光刻胶保留；刻蚀栅极金属层薄膜，非曝光区的栅极金属层薄膜由于光刻胶的保护而未被刻蚀，最后剥离光刻胶，形成包括薄膜晶体管栅极104的图形，得到如图3所示的结构。
[0068]其中，所述栅极104的材料可以为钥(Mo)、钥铌合金(MoNb)、铝(Al)、铝钕合金(AINd)、钛(Ti)和铜(Cu)中的一种或它们中多种材料形成的单层或多层复合叠层，优选为Mo、Al或含Mo、Al的合金组成的单层或多层复合膜。
[0069]步骤四、在完成上述步骤的基底101上，形成平坦化层105。
[0070]其中，平坦化层105的材料可以为硅的氧化物(SiOx)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(SiON)、铝的氧化物(AlOx)等或由其中两种或三种组成的多层膜组成。
[0071]步骤五、在完成上述步骤的基底101上，通过一次刻蚀工艺，形成贯穿平坦化层105、栅极绝缘层103的第一接触过孔110和第二接触过孔111，得到如图4所示的结构。
[0072]其中，第一接触过孔110与第二接触过孔111是采用一次刻蚀工艺形成的，在形成过程中控制刻蚀液的用量，以控制第一接触过孔110和第二接触过孔111的形成。
[0073]步骤六、在完成上述步骤101的基底上，采用磁控溅射的方法沉积一层源漏金属薄膜，并通过构图工艺形成包括薄膜晶体管源极和漏极106的图形，其中，第一接触过孔110用于将薄膜晶体管的源、漏极106分别与有源层102连接，第二接触过孔111用于将薄膜晶体管漏极106与像素电极连接，得到如5所示的结构。具体形成方法与栅极104的形成相似，在此不详细赘述。
[0074]其中，所述源极和漏极106的材料可以是钥(Mo)、钥铌合金(MoNb)、铝(Al)、铝钕合金(AINd)、钛(Ti)和铜(Cu)中的一种或多种材料形成的，优先为Μο、Α1或含Μο、Α1的合金材料。
[0075]本实施例所提供的阵列基板的制备方法采用了 4次光刻工艺，与现有技术相比较，节约了生产成本，提高了生产效率，简化了生产过程，因此实用性更强。
[0076]本领域技术人员可以理解的是，上述阵列基板中的薄膜晶体管为顶栅结构的薄膜晶体管，当然制备底栅结构的薄膜晶体管也是可以的，具体步骤与上述步骤大致相同，区别在于其形成各结构的顺序与制备顶栅型薄膜晶体管时不同，其制备过程可包括:
[0077]在基底101上形成栅极金属薄膜，并通过构图工艺形成包括薄膜晶体管栅极104的图形；
[0078]在完成上述步骤的基底101上，形成栅极绝缘层103 ；
[0079]在完成上述步骤的基底101上，依次沉积像素电极薄膜和有源层薄膜，并通过一次构图工艺形成包括像素电极108和薄膜晶体管有源层102的图形；
[0080]在完成上述步骤的基底101上，形成平坦化层105 ；
[0081]在完成上述步骤的基底101上，通过一次刻蚀工艺，形成贯穿平坦化层105的第一接触过孔Iio和第二接触过孔111。
[0082]在完成上述步骤的基底101上，形成源漏金属薄膜，并通过构图工艺形成包括薄膜晶体管源极和漏极106的图形，其中，所述第一接触过孔110用于将薄膜晶体管的源、漏极106分别与有源层102连接，所述第二接触过孔111用于将薄膜晶体管漏极106与像素电极108连接。
[0083]需要说明的是，上述底栅结构的薄膜晶体管与顶栅型结构的薄膜晶体管的最主要区别在于栅极104与有源层102的形成顺序不同，两种结构的薄膜晶体管的所采用的材料是相同的，在此不重复赘述。
[0084]实施例2:
[0085]如图2、3、4、6所示，本实施例提供一种阵列基板的制备方法，与实施例1中所述的阵列基板的制备方法大致相同，最主要的区别在于有源层采用的材料不同，其具体包括如下步骤:
[0086]如图2所示，步骤一、在基底101上依次沉积像素电极薄膜和有源层薄膜，并涂覆一层光刻胶(PR)109，优选地，采用半色调掩膜板(Half Tone)或者灰度掩膜板(Gray Tone)进行曝光、显影，(得到如图2中的第一个图所示)，然后对有源层薄膜第一次干刻和像素电极薄膜湿刻，之后灰化部分光刻胶109，(得到如图2中的第二个图所示)，随后进行有源层薄膜第二次干刻，剥离光刻胶后，(得到如图2中的第三个图所示)，形成包括像素电极108和薄膜晶体管有源层102的图形。
[0087]其中，像素电极108的材料为氧化铟锡(ITO)等导电材料。
[0088]其中，有源层102的材料优选为非晶硅(a-Si)。
[0089]其中，在步骤一中很容易看出像素电极108和薄膜晶体管有源层102是通过一次构图工艺制备的，与现有技术相比较工艺步骤得到了简化，进而可以节约成本，且提高了生
产效率。
[0090]步骤二、在完成上述步骤的基底101上，采用热生长、常压化学气相沉积、低压化学气相沉积、等离子辅助体化学气相淀积、溅射等制备方法，形成栅极绝缘层103。[0091]其中，所述栅极绝缘层103的材料可以为硅的氧化物(SiOx)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(SiON)、铝的氧化物(AlOx)等中的一种或它们中两种材料组成的多层复合膜。
[0092]步骤三、在完成上述步骤的基底101上，采用磁控溅射的方法沉积一层栅极金属层薄膜，并通过构图工艺形成包括薄膜晶体管栅极104的图形，得到如图3所示的结构。
[0093]其中，所述栅极104的材料可以为钥(Mo)、钥铌合金(MoNb)、铝(Al)、铝钕合金(AINd)、钛(Ti)和铜(Cu)中的一种或它们中多种材料形成的单层或多层复合叠层，优选为Mo、Al或含Mo、Al的合金组成的单层或多层复合膜。
[0094]步骤四、在完成上述步骤的基底101上，形成平坦化层105。
[0095]其中，平坦化层105的材料可以为硅的氧化物(SiOx)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(SiON)、铝的氧化物(AlOx)等或由其中两种或三种组成的多层膜组成。
[0096]步骤五、在完成上述步骤的基底101上，通过一次刻蚀工艺，形成贯穿平坦化层105、栅极绝缘层103的第一接触过孔110和第二接触过孔111，得到如图4所示的结构。
[0097]其中，第一接触过孔110与第二接触过孔111是采用一次刻蚀工艺形成的，在形成过程中控制刻蚀液的用量，以控制第一接触过孔110和第二接触过孔111的形成。
[0098]步骤六、在完成上述步骤的基底101上，采用磁控溅射的方法依次沉积一层形成欧姆接触薄膜和源漏金属薄膜，并通过构图工艺形成包括欧姆接触层(n+a-Si) 112、薄膜晶体管源极和漏极106的图形，其中，所述第一接触过孔110用于将薄膜晶体管的源、漏极106分别与有源层102电连接，所述第二接触111过孔用于将薄膜晶体管漏极106与像素电极108电连接，得到如图6所示的结构。具体形成方法与栅极104的形成相似，在此不详细赘述。
[0099]其中，欧姆接触层112用于保证源极和漏极与有源层102良好的欧姆接触。
[0100]其中，所述源极和漏极106的材料可以是钥(Mo)、钥铌合金(MoNb)、铝(Al)、铝钕合金(AINd)、钛(Ti)和铜(Cu)中的一种或多种材料形成的，优先为Μο、Α1或含Μο、Α1的合金材料。
[0101]本实施例所提供的阵列基板的制备方法采用了 4次光刻工艺，与现有技术相比较，节约了生产成本，提高了生产效率，简化了生产过程，因此实用性更强。
[0102]本领域技术人员可以理解的是，上述阵列基板中的薄膜晶体管为顶栅结构的薄膜晶体管，当然制备底栅结构的薄膜晶体管也是可以的，具体步骤与上述步骤大致相同，区别在于其形成各结构的顺序与制备顶栅型薄膜晶体管时不同，其制备过程可包括:
[0103]在基底101上形成栅极金属薄膜，并通过构图工艺形成包括薄膜晶体管栅极104的图形；
[0104]在完成上述步骤的基底101上，形成栅极绝缘层103 ；
[0105]在完成上述步骤的基底101上，依次沉积像素电极薄膜和有源层薄膜，并通过一次构图工艺形成包括像素电极108和薄膜晶体管有源层102的图形；
[0106]在完成上述步骤的基底101上，形成平坦化层105 ；
[0107]在完成上述步骤的基底101上，通过一次刻蚀工艺，形成贯穿平坦化层105的第一接触过孔Iio和第二接触过孔111 ;[0108]在完成上述步骤的基底101上，依次形成欧姆接触薄膜和源漏金属薄膜，并通过构图工艺形成包括欧姆接触层112、源极和漏极106的图形，其中，所述第一接触过孔110用于将薄膜晶体管的源、漏极106分别与有源层102电连接，所述第二接触过孔111用于将薄膜晶体管漏极106与像素电极108电连接。
[0109]需要说明的是，上述底栅结构的薄膜晶体管与顶栅型结构的薄膜晶体管的最主要区别在于栅极104与有源层102的形成顺序，两种结构的薄膜晶体管的所采用的材料是相同的，在此不重复赘述。
[0110]实施例3:
[0111]本实施例提供一种阵列基板，包括薄膜晶体管区和显示区，其特征在于，所述薄膜晶体管区包括薄膜晶体管和像素电极，所述显示区包括像素电极，所述薄膜晶体管区的像素电极与所述显示区的像素电极同层设置且两者断开，所述薄膜晶体管的有源层设置在所述薄膜晶体管区的像素电极上方。
[0112]由于本实施例所提供的阵列基板可以由实施例1或2中所述的制备方法制备，其结构也与实施例1或2所述的方法所制备的结构相同，在此不重复描述该阵列基板的其他结构。故其该阵列基板的成本低。
[0113]当然该阵列基板还包括数据线、扫描线等其他常规阵列基板的元件。
[0114]实施例4:
[0115]本实施例提供一种显示装置，其包括实施例3中的阵列基板，该显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0116]本实施例的显示装置中具有实施例3中的阵列基板，故其成本低。
[0117]当然，本实施例的显示装置中还可以包括其他常规结构，如电源单元、显示驱动单元等。
[0118]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【权利要求】
1.一种阵列基板的制备方法，其特征在于，包括: 在基底上依次沉积像素电极薄膜和有源层薄膜； 通过一次构图工艺形成包括像素电极和薄膜晶体管有源层的图形。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述形成包括像素电极和薄膜晶体管有源层的图形，采用半色调掩膜板或灰度掩膜板。
3.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述有源层的材料为氧化铟镓锌、氧化铟锌、氧化铟锡、氧化铟镓锡中的任意一种。
4.根据权利要求3所述的阵列基板的制备方法，其特征在于，在形成包括像素电极和薄膜晶体管有源层的图形之后还包括: 形成栅极绝缘层； 在完成上述步骤的基底上，通过构图工艺形成包括薄膜晶体管栅极的图形； 在完成上述步骤的基底上，形成平坦化层； 在完成上述步骤的基底上，通过一次刻蚀工艺，形成贯穿平坦化层、栅极绝缘层的第一接触过孔和第二接触过孔； 在完成上述步骤的基底上，通过构图工艺形成包括薄膜晶体管源极和漏极的图形，所述第一接触过孔用于将薄膜晶体管的源、漏极分别与有源层连接，所述第二接触过孔用于将薄膜晶体管漏极与像素电极连接。
5.根据权利要求3所述的阵列基板的制备方法，其特征在于，在形成包括像素电极和薄膜晶体管有源层的图形之前还包括: 在基底上通过构图工艺形成包括薄膜晶体管栅极的图形； 在完成上述步骤的基底上，形成栅极绝缘层。
6.根据权利要求5所述的阵列基板的制备方法，其特征在于，在形成包括像素电极和薄膜晶体管有源层的图形之后还包括: 在基底上形成平坦化层； 在完成上述步骤的基底上，通过一次刻蚀工艺，形成贯穿平坦化层的第一接触过孔和第二接触过孔； 在完成上述步骤的基底上，通过构图工艺形成包括薄膜晶体管源极和漏极的图形，所述第一接触过孔用于将薄膜晶体管的源、漏极分别与有源层连接，所述第二接触过孔用于将薄膜晶体管漏极与像素电极连接。
7.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述有源层的材料为非晶娃。
8.根据权利要求7所述的阵列基板的制备方法，其特征在于，在形成包括像素电极和薄膜晶体管有源层的图形之后还包括: 形成栅极绝缘层； 在完成上述步骤的基底上，通过构图工艺形成包括薄膜晶体管栅极的图形； 在完成上述步骤的基底上，形成平坦化层； 在完成上述步骤的基底上，通过一次刻蚀工艺，形成贯穿平坦化层、栅极绝缘层的第一接触过孔和第二接触过孔； 在完成上述步骤的基底上，依次通过构图工艺形成包括欧姆接触层、源极和漏极的图形，所述第一接触过孔用于将薄膜晶体管的源、漏极分别与有源层电连接，所述第二接触过孔用于将薄膜晶体管漏极与像素电极电连接。
9.根据权利要求7所述的阵列基板的制备方法，其特征在于，在形成包括像素电极和薄膜晶体管有源层的图形之前还包括: 在基底上形成栅极金属薄膜，并通过构图工艺形成包括薄膜晶体管栅极的图形； 在完成上述步骤的基底上，形成栅极绝缘层。
10.根据权利要求9所述的阵列基板的制备方法，其特征在于，在形成包括像素电极和薄膜晶体管有源层的图形之后还包括: 在基底上形成平坦化层； 在完成上述步骤的基底上，通过一次刻蚀工艺，形成贯穿平坦化层，用于将薄膜晶体管的源、漏极分别与有源层连接的第一接触过孔和用于将薄膜晶体管漏极与像素电极连接的第二接触过孔； 在完成上述步骤的基底上，依次形成欧姆接触薄膜和源漏金属薄膜，并通过构图工艺形成包括欧姆接触层、源极和漏极的图形。
11.一种阵列基板，包括薄膜晶体管区和显示区，其特征在于，所述薄膜晶体管区包括薄膜晶体管和像素电极，所述显示区包括像素电极，所述薄膜晶体管区的像素电极与所述显示区的像素电极同层设置且两者断开，所述薄膜晶体管的有源层设置在所述薄膜晶体管区的像素电极上方。
12.—种显示装置，其特征在于，包括权利要求11所述的阵列基板。
【文档编号】H01L27/12GK103715200SQ201310706411
【公开日】2014年4月9日 申请日期:2013年12月19日 优先权日:2013年12月19日
【发明者】牛菁, 张方振, 孙双 申请人:京东方科技集团股份有限公司