垫上柱体互连结构、半导体裸片及包含所述互连结构的裸片组合件及相关方法

垫上柱体互连结构、半导体裸片及包含所述互连结构的裸片组合件及相关方法
【专利摘要】制作用于半导体裸片的互连结构的方法包括形成导电元件，所述导电元件沿所述导电元件的全柱体直径接触活性表面上的结合垫，接着将包括光致抗蚀剂的光可界定材料施加到所述活性表面和所述导电元件上方。使聚酰亚胺材料选择性地暴露及显影以移除覆盖所述导电元件的至少项部的光可界定材料。还揭示半导体裸片及半导体裸片组合件。
【专利说明】垫上柱体互连结构、半导体裸片及包含所述互连结构的裸 片组合件及相关方法
[0001] 优先权声明
[0002] 本申请案要求2012年7月16日申请的美国专利申请案号13/550,225 "垫上柱 体互连结构、半导体裸片及包含所述互连结构的裸片组合件及相关方法（PILLAR ON PAD INTERCONNECT STRUCTURES, SEMICONDUCTOR DICE AND DIE ASSEMBLIES INCLUDING SUCH INTERCONNECT STRUCTURES，AND RELATED METHODS)" 的申请日的权益。

【技术领域】
[0003] 本发明的实施例涉及用于半导体裸片的垫上柱体互连结构、半导体裸片及包含所 述互连结构的裸片组合件及相关方法。

【背景技术】
[0004] 半导体装置制造商的持续目的为增大电路密度。一种长期备受青睐的配置为垂直 堆叠式半导体裸片组合件，其中的至少一些半导体裸片电互连且所述堆叠式裸片组合件机 械连接及电连接到较高级封装，例如带有导电迹线的插入物或其它衬底。
[0005] 采用多个堆叠式半导体裸片的一种配置为微柱体栅格阵列封装（"MPGA")。这种 封装包括从最高裸片垂直地互连到最低裸片的多个（例如四（4)个）动态随机存取（DRAM) 半导体存储器裸片的堆叠及从最低存储器裸片的底侧面延伸的多个导电柱体用于连接到 逻辑裸片或芯片上系统（SoC)裸片。
[0006] 逻辑裸片或SoC裸片的供应商通常将其装置安装到插入物（如球栅阵列（BGA)衬 底），所述逻辑裸片或SoC裸片包含用于连接到MPGA的底侧面上的导电柱体的导电通孔。 将MPGA安装到插入物上的逻辑裸片或SoC裸片且接着通过封装剂将组合件包覆模制为成 品球栅阵列（BGA)封装。
[0007] 实施为所谓"宽1/0"存储器装置的前述配置实现快速存储器存取且降低电力要 求。
[0008] MPGA的一种特别可靠配置为裸片组合件，其将高速逻辑裸片并入在与穿硅通孔 (TSV)互连的DRAM裸片的垂直堆叠下方。DRAM裸片经专门配置成仅处理数据，同时逻辑裸 片提供裸片组合件内的所有DRAM控制。预期所述设计降低等待时间，且大幅地改进带宽及 速度，同时提供显著降低的电力需求及物理空间要求且通过使用不同逻辑裸片对多种平台 及应用提供灵活度。如上文所描述的裸片组合件的一种此类实施方案可特征化为存储器立 方体DRAM (MCDRAM)，其包括覆盖DRAM裸片且接触逻辑裸片的导热包覆模制件，导热包覆模 制件从逻辑裸片外围延伸超出DRAM裸片的堆叠。这种裸片组合件的另一实施方案可特征 化为混合存储器立方体（HMC)，其中将盖安置在DRAM裸片堆叠上方，使其与逻辑裸片外围 接触。
[0009] 上述设计的最终产品将具有各种不同应用，尤其包含移动电子装置，例如所谓的 "智能电话"、膝上型及笔记本式计算机、超级计算机、BLACKBERREY?装置、iPHONE? 及iPAD?装置、及DROID?装置。
[0010] 上述设计的实施方案的一项重要考虑为在半导体裸片结合垫与用于可靠地电连 接到另一半导体裸片、在堆叠中在半导体裸片上方或下方的插入物或其它衬底的小间距小 直径柱体之间提供良好粘附使得足以抵受可靠度应力测试。
[0011] 参考图1，用于半导体裸片102的常规垫上柱体互连结构100包括呈柱体形式的 导电元件104,其包含约30 μ m直径的铜材料106、铜材料106上方的镍材料108及镍材料 108上方的焊料110,例如SnAg焊料。半导体裸片102的活性表面114上的结合垫112被 钝化材料116(例如，SiN，SiO x中的至少一者）包围。聚合物再钝化材料118位于钝化 材料116上方，在结合垫112上方延伸并留下约9 μπι直径开口用于使结合垫112与30 μπι 直径铜材料106接触。在前述应力测试期间且如图2中所描绘，由于由聚合物再钝化材料 118提供的结合垫112的相对较小暴露表面积，所以导电元件104的铜材料106起离结合 垫112,从而在电接触半导体裸片102的电路的结合垫112之间产生开路0C，例如导电通孔 120。因聚合物再钝化材料118的相对较柔软且塑性性质对与结合垫112的接触区域外围 的导电元件104赋予的有限结构支撑加剧了用于回焊焊料110以将半导体裸片102附接及 电连接到另一组件的热压缩结合期间的连接性问题。
[0012] 在发明人近期尝试纠正上述问题中（但所述尝试未被先前技术认可或依其它方 式包括公开揭示内容），将30 μ m导电元件直接形成在结合垫上（在不存在聚合物再钝化材 料的情况下）。然而，当回焊焊料时，焊料沿柱体的侧面润湿经过镍材料及铜材料而接触结 合垫，从而导致半导体裸片失效，这归因于焊料与结合垫材料一起形成金属间化合物、这些 化合物的膨胀及与结合垫下方的电路的电短路。此外，在一些实例中，焊料沿柱体向下润湿 导致焊料质量不足以在回焊期间连接到邻近组件上的着陆垫。

【专利附图】

【附图说明】
[0013] 图1为其上具有常规互连结构的半导体裸片的一部分的示意侧截面立视图；
[0014] 图2为在半导体裸片的可靠度应力测试之后的属于图1类型的失效互连结构的 25, 000X光显微图的一部分；
[0015] 图3A到3C为根据本发明的实施例的用于制作互连结构的方法的一部分的示意侧 截面立视图；及
[0016] 图4A到4C为根据本发明的一些实施例的用于制作互连结构的方法的余下部分的 示意侧截面立视图；
[0017] 图5A及5B为根据本发明的其它实施例的用于制作互连结构的方法的余下部分的 示意侧截面立视图；
[0018] 图6A到6C为根据本发明的实施例的具有形成在其上的互连结构的半导体裸片的 部分的截面光显微图；
[0019] 图6D为根据本发明的实施例的具有形成在其上的互连结构的半导体裸片的透视 光显微图；及
[0020] 图7为根据本发明的实施例的采用互连结构的裸片组合件的示意侧截面立视图。

【具体实施方式】
[0021] 本发明揭示用于半导体裸片组合件的垫上柱体互连结构，还揭示包含所述互连结 构的半导体裸片组合件及制作所述互连结构的方法。如本文中所使用，术语"互连结构"意 指且包含结合垫及形成在结合垫上用于电连接到其它组件的导电元件以及相关联材料及 结构。
[0022] 在附图中，为清楚起见，相同元件及特征是通过相同或相似参考数字来描述。
[0023] 如本文中所使用，术语"晶片"意指且包含呈块状半导体衬底形式的大块半导体材 料且不限于常规的实质上圆形的晶片。如本文中所使用，术语"半导体材料"意指且包含硅、 锗、砷化镓、磷化铟及其它III-V或II-VI型半导体材料。如本文中所使用，术语"半导体衬 底"、"半导体裸片"及"裸片"及其复数形式意指且包含带有集成电路且由块状半导体衬底 单切而成的一或多个半导体材料段。如本文中所使用，术语"存储器裸片"及其复数形式意 指且包含所有形式的集成电路存储器，举非限制性实例来说包含DRAM、SRAM、快闪存储器及 其它存储器形式。
[0024] 如本文中所使用，术语"主表面"意指且包含晶片、半导体衬底或半导体裸片的活 性表面及背侧面中的一者。
[0025] 如本文中所使用，术语"光可界定材料"意指且包含经调配以响应于暴露于辐射能 而改变一或多种材料特性的材料。这些材料特性包含但不限于材料化学性质及结构特性， 且具体来说包含在选择的溶剂中的相对溶解度或缺乏溶解度。光可界定材料的实例包含市 售的正调性及负调性光致抗蚀剂以及溶解或悬浮在如用于在这些光致抗蚀剂中提供上述 行为的载液中的材料。溶剂的实例包含在暴露于辐射能之后与光致抗蚀剂结合使用的显影 剂。
[0026] 如本文中所采用，与给定参数结合使用的术语"约"及"实质上"各自意指且包含 针对所述特定参数引用的指定值在视情况而定且为所属领域的一般技术人员知晓的正常 制造容差、材料变化、测量仪器精度、控制一致性等内的偏差。
[0027] 下文描述提供具体细节（例如材料类型及处理条件）以透彻地描述本发明的实施 例。然而，所属领域的一般技术人员将理解本发明的实施例可在不采用这些具体细节的情 况下实行。实际上，本发明的实施例可与工业中采用的常规半导体制作技术结合而实行。此 夕卜，下文提供的描述并未构成用于制造半导体装置的完整工艺流程。下文仅详细地描述供 理解本发明的实施例必需的工艺行为及结构。用来从半导体结构形成完整半导体装置的额 外行为可通过常规制作技术来执行。
[0028] 在下文详细描述中，参考构成所述描述的一部分且其中以说明方式展示可实践本 发明的具体实施例的附图。充分描述这些实施例以使所属领域的一般技术人员能够实施本 发明的实施例。然而，可实施其它实施例，且本发明可涵盖结构变化、逻辑变化及电变化。本 文中提出的说明并非表示作为任何特定半导体裸片或半导体装置的实际视图，而是仅作为 用于更完整地描述本发明的实施例的理想化表示。本文中提出的附图不一定按比例绘制。 此外，附图之间共有的元件可保持相同或相似数字标号。
[0029] 为清楚起见，本发明的方法实施例及相关结构的下文描述主要针对形成在半导体 衬底上的单互连结构进行特征化。然而，实际上，出于效率考虑，可以晶片级执行各个实施 例以在驻留于晶片上的数百个半导体裸片上形成数千个互连结构。这种晶片级处理为所属 领域的一般技术人员众所周知，且因此将不再详细描述。
[0030] 在一个实施例中，一种形成至少一个互连结构的方法包括以第一厚度将光可界定 材料施加在半导体衬底的表面上，包围从半导体衬底的表面凸出的至少一个导电元件的外 围，及以第二较小厚度施加在所述至少一个导电元件的至少顶表面上方；将所述至少一个 导电元件的至少顶表面暴露于足以穿透第二厚度的光可界定材料的剂量的辐射能；及移除 第二厚度的光可界定材料。
[0031] 在另一实施例中，一种将互连结构形成在半导体衬底的活性表面上的方法包括将 包括铜材料及焊料的柱体形成在结合垫上，沿柱体的全直径接触结合垫；以一厚度将光可 界定材料旋涂在活性表面上方及以另一较小厚度旋涂在柱体的焊料上方；及将焊料上方的 光可界定材料暴露于实质上足以穿透所述另一厚度的光可界定材料的剂量的辐射能。
[0032] 在另一实施例中，一种形成至少一个互连结构的方法包括将光可界定材料施加到 半导体衬底的表面，包围从半导体衬底的表面凸出的至少一个导电元件的外围且覆盖所述 至少一个导电元件；将半导体衬底的表面暴露于足以穿透光可界定材料的剂量的辐射能， 同时遮蔽所述至少一个导电元件的顶表面上方的光可界定材料；及移除所述至少一个导电 元件的顶表面上方的光可界定材料。
[0033] 现参考图3A到5B，描述用于制作半导体裸片的互连结构的方法及所得结构的实 施例。
[0034] 在图3A中，半导体裸片102在活性表面114上包括被钝化材料116包围的结合垫 112。结合垫112可包括铜材料且钝化材料116可包括例如SiN x、SiOj^ SiOxNy中的至少 一者。在一个实施例中，钝化材料116可包括通过化学气相沉积（CVD)技术施加的Si0 2& Si3N4。与图1中所描绘的结构不同，钝化材料116可延伸超出结合垫112的横向外围113达 一小段距离，例如约5 μπι，留下实质上大部分的结合垫112暴露，用于形成导电元件104(参 见图3Β)。
[0035] 在图3Β中，可通过将铜材料106、（任选地）镍材料108及焊料110 (例如SnAg) 或其它可电镀材料（例如，SruSnCu)依序直接沉积在结合垫112上而形成导电元件104(为 简明起见，后文中被简称为"导电元件104"），其中与结合垫112材料接触的铜材料106的 全导电元件横向范围（例如，直径）为约5 μ m到约70 μ m，例如约30 μ m。在实施例中，在导 电元件104与钝化材料116的内边界115之间保留暴露的结合垫112的环形区域111。如 以虚线描绘的正性或负性光致抗蚀剂122以实质厚度（例如，约44 μ m)施加、图案化及显 影以提供孔隙124用于通常将导电元件104的材料电镀在通过物理气相沉积（PVD)沉积在 活性表面114上方的晶种层（未展示）上方。电镀铜材料106可例如包括介于约5 μπι与 约15 μ m之间的高度。在一些实施例中，电镀镍材料108可用作势皇层以防止在铜材料106 与焊料110的锡之间形成金属间化合物。镍材料108可包括例如约3 μπι的厚度。电镀焊 料110可包括例如约15 ym的厚度。参考图6Α到6D可知，导电元件的所有材料厚度为近 似值，因为实际上电镀铜材料106、镍材料108及焊料110展现邻近材料之间的非线性（例 如，弓状）边界。在完成电镀过程之后，接着将光致抗蚀剂122及晶种层从活性表面114移 除。
[0036] 在图3C中，在制作导电元件104之后，以约5 μπι的第一厚度h将展现电介质（即， 电绝缘）属性且包括（举非限制性实例来说）正调性光可界定材料（例如光致抗蚀剂）的 光可界定材料218非选择性地施加在活性表面114 (包含结合垫112的任何暴露区域111) 上方，且还以例如约I yrn或更小的第二较小厚度〖2覆盖导电元件104。可使用旋涂将光可 界定材料218施加在活性表面上方，同时可使用离心力及重力的组合减小导电元件104上 方的光可界定材料218的厚度。相对粘稠光可界定材料218的使用实现导电元件104上方 的变薄，同时确保活性表面114上方的光可界定材料218具有足够厚度。还可使用真空层 压将光可界定材料218施加为干膜，所述技术还促使在导电元件104上方的光可界定材料 218变薄。用于光可界定材料的合适电介质材料包含例如聚酰亚胺、环氧树脂、聚苯并恶唑 及苯并环丁烯。可用于实施例的具体产品包含例如由加利福尼亚州桑尼维尔的捷时雅迈科 公司（JSR Micro, Inc. of Sunnvale，CA)提供的WPR-5070及由日本东京的住友电木株式会 社（Sumitomo Bakelite Co.，Ltd，Tokyo, Japan)提供的 CRC-7561 〇
[0037] 在图4A及一个实施例中，在将光可界定材料218施加到活性表面114及导电元件 104之后，将光可界定材料218暴露于选择剂量的宽带辐射能R sd(例如）汞弧光源。选择 的剂量量值可被称为"次剂量"，且包括例如Etl(通过使材料可溶于显影剂中而将一厚度的 光可界定材料218从活性表面114上方实质上完全移除所要的辐射能剂量）的约25%到 约50%的功率量值。就功率来说，施加到例如约5 ym厚（即，的聚酰亚胺基光可界定 材料218的次剂量可包括约150mJ的能量，而Etl= 500mJ。宽带辐射能可包括分别在436、 405及365nm的波长峰处的G-H-I紫外线宽带曝光。采用小于Etl的选择次剂量的宽带辐射 能R sd导致穿透如以虚线所示的厚度t i光可界定材料218的仅一部分，使得仅穿透部分可 溶于显影剂中且因此可通过显影剂移除。
[0038] 如图4B中所示，替代于降低用于暴露光可界定材料的辐射能的功率的是，可使用 例如上述汞弧光源的能源产生全剂量的辐射能R fd，其中所属领域中被称为"漏铬"掩模的 部分光学透射光掩模130与步进器一起使用以将在一组半导体裸片102上的光可界定材 料218暴露于降低剂量的辐射能R sd。铬常规用作掩模材料以阻止光透射，且漏铬掩模包 括铬或其它掩模材料的棋盘图案及以极小分辨率（例如，小于Ιμπι，例如0.5 ym或甚至 0.25 μ m分辨率）的敞开区域。可使用部分光学透射光掩模130覆盖半导体裸片102,以通 过使用光掩模实现所期望能量下降的特性限制辐射能透射而将全剂量的辐射能R fd降低到 合适次剂量Rsd。此外，采用小于Etl的选择次剂量的宽带辐射能R sd导致穿透厚度t i光可界 定材料218的仅一部分，从而使仅穿透部分可溶于显影剂中且因此可通过显影剂移除。
[0039] 如图4C中所示，在暴露于次剂量的辐射能之后，将正性光可界定材料218显影。接 着移除已被次剂量辐射能R sd实质上完全穿透且已暴露的上覆并围绕导电元件104的侧面 的较小厚度&的光可界定材料218。然而，归因于辐射能R SD的降低量值，所以在活性表面 114上方且包围导电元件104的全厚度L光可界定材料218未被穿透且未暴露。因此，当 将厚度h光可界定材料218的暴露部分显影及溶解时，未暴露厚度1 3保留在活性表面114 上方，包围且接触导电元件104。
[0040] 在图5A及另一实施例中，在将光可界定材料218施加到活性表面114及导电元件 104之后，通过不透明掩模132中的孔隙134将上覆且邻近导电元件104的光可界定材料 218暴露于来自（例如）汞弧光源的足以将厚度t2光可界定材料218从导电元件104顶 部移除的次剂量宽带辐射能R sd。就功率而言，施加的剂量还可为约150mJ的能量，而Etl = 500mJ。此外，选择的次剂量福射能Rsd导致穿透且暴露厚度t 光可界定材料218的仅一 部分。
[0041] 当然，如果孔隙134的尺寸及与导电元件的对准足以阻止周围光可界定218的暴 露，那么还可采用全剂量的辐射能R fd。作为其它替代方案，可采用全剂量辐射能Rfd与具有 在导电元件104上方对准的部分光学透射部分的不透明掩模132,或可采用具有在导电元 件上方对准的孔隙134的部分光学透射掩模130 (图4B)。采用的辐射能功率以及掩模可经 选择以将光可界定材料218从导电元件104上方移除，同时提供所期望保留厚度的光可界 定材料218包围及接触导电元件104。
[0042] 如图5B中所示，在暴露于次剂量辐射能Rsd之后，将光可界定材料218显影。接着 移除已实质上完全暴露的上覆且围绕导电元件104的侧面的厚度t 2光可界定材料218。然 而，归因于辐射能被不透明掩模132阻挡，所以除紧邻导电元件104外，在活性表面114上 方及包围导电元件104的全厚度h聚酰亚胺材料218尚未暴露。因此，当将光可界定材料 218显影时，未暴露厚度t 3保持包围且接触导电元件104,同时全厚度t i的经遮蔽光可界定 材料218驻留在活性表面114的余下部分上方。
[0043] 因此，一个实施例包含一种用于半导体衬底的互连结构，其包括结合垫、包括柱体 且沿柱体的全直径上覆并直接接触结合垫的导电元件、与结合垫相对的柱体末端上的焊 料，及在结合垫的一部分上方围绕且接触柱体的光可界定材料。
[0044] 图6A描绘根据图4A及4B的实施例在半导体裸片102上处理的数个导电元件104， 其驻留在结合垫112上，结合垫112与TSV 120及结合垫112同光可界定材料218之间的 钝化材料116连通，光可界定材料218包围且邻近导电元件104。图6B为图6A的放大图且 描绘两个邻近导电元件104的部分，而图6C为单个导电元件104的放大视图，其展示铜材 料106、镍材料108及焊料110,焊料被包围导电元件104的光可界定材料218包围，处于在 镍材料108与焊料110的边界上方的某一高度。然而，可为合意的是控制在光可界定材料 218的暴露期间的过程参数以维持光可界定材料218的高度实质上为铜材料106的高度，从 而使得所有焊料能够凸出高于光可界定材料218及增强与另一组件上的着陆垫140 (参见 图7)形成互连。图6D为被光可界定材料218包围的一行导电元件104的透视图。
[0045] 在一个此类实施例中，半导体衬底包括：半导体材料，其包括集成电路且在其活性 表面上具有结合垫；导电元件，其包括金属柱体并沿柱体的全直径上覆且直接接触结合垫； 每个金属柱体上的焊料；及在活性表面上方的包围且至少接触金属柱体的光可界定材料。
[0046] 图7描绘通过在针对所谓的"倒装芯片"结合进行半导体裸片102a与半导体裸 片102b的反转之后使用热压缩结合回焊导电元件104的焊料110以分别连接到半导体裸 片102b及102c的背侧面142上的着陆垫140而连接相互邻近的半导体裸片102a、102b及 102c所形成的裸片组合件。如果采用SnAg焊料110,那么导电元件104与着陆垫140之间 的互连通过在例如约250°C的温度下回焊（S卩，熔化）焊料110以将导电元件104的铜材料 106结合到着陆垫140而形成。作为热压缩结合的替代方案，在进行半导体裸片102 (102a 与102b)的反转之后，可将导电元件104的焊料110浸入焊剂中并放置其以接触着陆垫140 且将裸片组合件放置于烘箱中进行回焊。电介质底部填充材料150位于半导体裸片102a、 102b及102c之间，包围导电元件104及大部分焊料110,同时光可界定材料218包围导电 元件104的至少铜材料106。
[0047] 如上文所描述的实施例可特征化为半导体裸片组合件，其包括：半导体裸片，其在 其主表面上具有结合垫且具有位于结合垫上的导电柱体；另一半导体裸片，其在其主表面 上具有着陆垫，且着陆垫通过焊料连接到导电柱体；半导体裸片的主表面上方的电介质光 可界定材料，其包围且接触导电柱体；及另一半导体裸片的主表面上方的电介质材料，其接 触光可界定材料且横向地包围将导电柱体连接到着陆垫的焊料的至少一部分。
[0048] 在比较根据本发明的实施例且如本文中相对于图7所描述的并入有互连结构的 裸片组合件与采用如图1及2中所说明的常规垫上柱体结构的裸片组合件的测试中，在使 用高加速应力测试（HAST)及温度循环（TMCL)测试进行双高裸片堆叠的可靠度应力测试之 后，功能半导体裸片的成品率已提高超过百分之十（10% )。
[0049] 在本文中已将包括例如光致抗蚀剂的光可界定材料描述为所谓的"正"调性材料， 其在暴露于一或多个合适波长的辐射能且接着显影时可被移除。然而，在本文中，发明人预 期也可使用"负"调性光可界定材料结合用于在将包括涂覆光可界定材料的半导体裸片的 晶片暴露于辐射能期间（此暴露之后接着使用正性显影剂显影）主要覆盖柱体型导电元件 顶部的骨架形掩模来实施本文所描述的技术。在这种情况中，移除覆盖导电元件顶部的未 暴露光可界定材料，留下经暴露、显影的光可界定材料覆盖导电元件侧面及结合垫的至少 部分且包围钝化材料。
[0050] 虽然本发明可具有各种修改及替代形式，但具体实施例已在附图中通过实例方式 展示且在本文中详细描述。然而，本发明并不希望限于所揭示的特定形式。相反地，本发明 涵盖落在如由随附权利要求书及其合法等效物界定的本发明范围内的所有修改、等效物及 替代物。
【权利要求】
1. 一种形成至少一个互连结构的方法，其包括： 将光可界定材料W第一厚度施加在半导体衬底的表面上，包围从所述半导体衬底的所 述表面凸出的至少一个导电元件的外围，及W第二较小厚度施加在所述至少一个导电元件 的至少顶表面上方； 将所述至少一个导电元件的所述至少顶表面暴露于足W穿透所述第二厚度的光可界 定材料的剂量的福射能；W及 移除所述第二厚度的光可界定材料。
2. 根据权利要求1所述的方法，其中将所述导电元件的所述至少顶表面暴露于足W穿 透所述第二厚度的光可界定材料的剂量的福射能包括使所述穿透的光可界定材料可溶于 显影剂中，且移除所述第二厚度的光可界定材料包括将所述可溶性光可界定材料溶于显影 剂中。
3.根据权利要求1所述的方法，其进一步包括阻止除紧邻所述导电元件外的所述第一 厚度的光可界定材料暴露于所述剂量的福射能。
4.根据权利要求3所述的方法，其中所述剂量的福射能足W穿透所述第一厚度的光可 界定材料的仅一部分，且所述方法进一步包括仅将紧邻的所述第一厚度的光可界定材料暴 露于所述剂量的福射能及移除所述第一厚度的光可界定材料的所述穿透部分。
5.根据权利要求1所述的方法，其中所述剂量的福射能足W穿透所述第一厚度的光可 界定材料的仅一部分，且所述方法进一步包括将所述第一厚度的光可界定材料暴露于所述 剂量的福射能及移除所述第一厚度的光可界定材料的所述穿透部分。
6. 根据权利要求5所述的方法，其中将所述至少一个导电元件的所述至少顶表面暴露 于足W穿透所述第二厚度的光可界定材料且仅穿透所述第一厚度的光可界定材料的部分 的剂量的福射能和所述第一厚度的光可界定材料包括使所述穿透的光可界定材料可溶于 显影剂中，且移除所述第二厚度的光可界定材料及所述第一厚度的光可界定材料的所述部 分包括将所述可溶性光可界定材料溶于显影剂中。
7.根据权利要求5所述的方法，其进一步包括通过控制来自所述福射能的光源的功率 输出而产生所述剂量的福射能。
8. 根据权利要求5所述的方法，其进一步包括通过使用部分透射光掩模降低来自所述 福射能的光源的所述福射能的透射而产生所述剂量的福射能。
9.根据权利要求1所述的方法，其进一步包括形成所述至少一个导电元件，所述至少 一个导电元件沿所述导电元件的整个横向范围上覆且接触所述半导体衬底的所述表面上 的结合垫，及将所述光可界定材料施加在邻近于所述导电元件的所述结合垫的暴露区域上 方。
10. 根据权利要求9所述的方法，其进一步包括形成具有包括焊料的顶表面的所述至 少一个导电元件。
11. 根据权利要求9所述的方法，其进一步包括形成所述至少一个导电元件，包括： 将晶种材料形成在所述结合垫上； W对准于所述结合垫上方的孔隙使所述晶种层上方的光致抗蚀剂图案化； 在所述孔隙中电锻： 铜材料； 所述铜材料上方的镶材料； 及所述镶材料上方的焊料；及 移除在所述半导体衬底的所述表面上方及在所述导电元件周围的所述光致抗蚀剂及 所述晶种材料。
12. 根据权利要求1所述的方法，其中所述光可界定材料包括选自由聚酷亚胺、环氧树 月旨、聚苯并恶挫及苯并环了締组成的群组的材料。
13.根据权利要求1所述的方法，其进一步包括通过旋涂及干膜真空层压中的一者施 加所述光可界定材料。
14. 一种将互连结构形成在半导体衬底的活性表面上的方法，所述方法包括： 将包括铜及焊料的柱体形成在结合垫上，沿所述柱体的全直径接触所述结合垫； 将光可界定材料W-厚度旋涂在所述活性表面上方及W另一较小厚度旋涂在所述柱 体的所述焊料上方；及 将所述焊料上方的所述光可界定材料暴露于实质上足W穿透所述另一厚度的光可界 定材料的剂量的福射能。
15.根据权利要求14所述的方法，其进一步包括W显影剂溶解所述穿透的另一厚度的 光可界定材料。
16.根据权利要求14所述的方法，其进一步包括将所述剂量的福射能限制于实质上足 W穿透所述另一较小厚度的光可界定材料的量值，将至少邻近于所述柱体的所述厚度的光 可界定材料暴露于所述剂量的福射能，及W显影剂溶解所述暴露厚度的光可界定材料的部 分。
17.根据权利要求16所述的方法，其中将至少邻近于所述柱体的所述厚度的光可界定 材料暴露于所述剂量的福射能包括暴露所述半导体衬底的整个所述活性表面。
18.根据权利要求14所述的方法，其进一步包括通过控制所述福射能的源的功率及降 低所述福射能通过掩模到所述光可界定材料的透射中的一者而将所述剂量的福射能的量 值控制为实质上足W穿透所述另一厚度的光可界定材料。
19.根据权利要求14所述的方法，其中所述光可界定材料包含选自由聚酷亚胺、环氧 树脂、聚苯并恶挫及苯并环了締组成的群组的电介质材料。
20. -种形成至少一个互连结构的方法，其包括： 将光可界定材料施加到半导体衬底的表面，包围从所述半导体衬底的所述表面凸出的 至少一个导电元件的外围且覆盖所述至少一个导电元件； 将所述半导体衬底的所述表面暴露于足W穿透所述光可界定材料的剂量的福射能，同 时遮蔽所述至少一个导电元件的顶表面上方的所述光可界定材料；W及 移除所述至少一个导电元件的所述顶表面上方的所述光可界定材料。
21. 根据权利要求20所述的方法，其中移除所述至少一个导电元件的所述顶表面上方 的所述光可界定材料包括W显影剂溶解所述遮蔽的光可界定材料。
22. -种半导体衬底，其包括： 半导体材料，其包括集成电路且在其活性表面上具有结合垫； 导电元件，其包括金属柱体并沿所述柱体的全直径上覆且直接接触所述结合垫； 每一金属柱体上的焊料；W及 在所述活性表面上方包围且至少接触所述金属柱体的光可界定材料。
23. 根据权利要求22所述的半导体衬底，其中所述光可界定材料包括选自由聚酷亚 胺、环氧树脂、聚苯并恶挫及苯并环了締组成的群组的电介质材料。
24. 根据权利要求22所述的半导体衬底，其中所述光可界定材料从所述活性表面沿所 述金属柱体的侧面向上延伸到达邻近于所述金属柱体与所述焊料之间的边界的水平。
25. 根据权利要求22所述的半导体衬底，其中所述光可界定材料接触所述金属柱体与 所述结合垫周围的纯化材料之间的所述结合垫的表面。
26. -种半导体裸片组合件，其包括： 半导体裸片，其在其主表面上具有结合垫且具有位于所述结合垫上的导电柱体； 另一半导体裸片，其在其主表面上具有着陆垫，且着陆垫通过焊料连接到所述导电柱 体； 所述半导体裸片的所述主表面上方的电介质光可界定材料，其包围且接触所述导电柱 体；化及 所述另一半导体裸片的所述主表面上方的电介质材料，其接触所述光可界定材料且横 向地包围将所述导电柱体连接到所述着陆垫的所述焊料的至少一部分。
27. 根据权利要求26所述的半导体裸片组合件，其中每一导电柱体包括铜且沿所述导 电柱体的整个横向范围直接接触结合垫。
28. 根据权利要求26所述的半导体裸片组合件，其中所述电介质光可界定材料包括聚 酷亚胺、环氧树脂、聚苯并恶挫及苯并环了締中的一者。
29. -种用于半导体衬底的互连结构，其包括： 结合垫； 导电元件，其包括柱体并沿所述柱体的全直径上覆且直接接触所述结合垫； 与所述结合垫相对的所述柱体的末端上的焊料；W及 在所述结合垫的一部分上方围绕且接触所述柱体的光可界定材料。
30. 根据权利要求29所述的半导体衬底，其中所述光可界定材料包括选自由聚酷亚 胺、环氧树脂、聚苯并恶挫及苯并环了締组成的群组的电介质材料。
31. 根据权利要求29所述的互连结构，其中所述光可界定材料位于所述柱体的侧面上 到达邻近于所述柱体与所述焊料之间的边界的水平。
32. 根据权利要求29所述的互连结构，其中所述光可界定材料接触所述柱体与所述结 合垫周围的纯化材料之间的所述结合垫的表面。
【文档编号】H01L21/768GK104471680SQ201380038241
【公开日】2015年3月25日 申请日期:2013年7月2日 优先权日:2012年7月16日
【发明者】欧文·R·费伊, 卢克·G·英格兰德, 克里斯托弗·J·甘比 申请人:美光科技公司