半导体装置及存储装置制造方法
【专利摘要】本发明提供能抑制向控制器和存储芯片之间填充树脂所花费的成本且实现更高速的存储芯片的工作的半导体装置及存储装置。半导体装置（50）具备：基板（1）；控制器芯片（4）；存储芯片（2、3）。在基板（1）形成有布线（5）。控制器芯片具有呈长方形形状的表面（4a）并搭载于基板上。存储芯片（2、3）具有呈方形形状的表面（2a、3a）并在控制器芯片的第一长边（41a）侧排列地搭载于基板上。将沿第一长边的方向设为第一方向时，在控制器芯片的表面沿与第一方向正交的一个第一短边（42a）形成控制器侧第一端子组（43）、沿与第一长边相对的第二长边（41b）形成控制器侧第二端子组（44）。
【专利说明】半导体装置及存储装置
【技术领域】
[0001]本发明的实施方式涉及半导体装置及存储装置。
【背景技术】
[0002]作为搭载有存储芯片和控制器的半导体装置，使用例如在基板上搭载控制器且在其上重叠地搭载存储芯片的半导体装置。在此类半导体装置中，存在在控制器和存储芯片之间填充树脂的装置。
[0003]对于此类半导体装置，存在想要抑制向控制器和存储芯片之间填充树脂所花费的成本这一需求。此外，在半导体装置中，存在要求更高速的存储芯片的工作的倾向。
【发明内容】
[0004]本发明的一个实施方式的目的是提供:能抑制向控制器和存储芯片之间填充树脂所花费的成本且能实现更高速的存储芯片的工作的半导体装置。
[0005]根据本发明的一个实施方式，半导体装置具备:基板；控制器芯片；和存储芯片。在基板形成有布线。控制器芯片具有俯视呈长方形形状的表面，将该表面朝向基板的相反侧搭载于基板上。存储芯片具有俯视呈方形形状的表面，将该表面朝向基板的相反侧，且在控制器芯片的第一长边侧排列地搭载于基板上。在将俯视时的沿第一长边的方向设为第一方向的情况下，在控制器芯片的表面，沿与第一方向正交的一个第一短边形成控制器侧第一端子组。在控制器芯片的表面，沿与第一长边相对的第二长边形成控制器侧第二端子组。
【专利附图】
【附图说明】
[0006]图1是表示第一实施方式涉及的半导体装置的概要内部构成的俯视图。
[0007]图2是从控制器芯片侧观察图1所示的半导体装置的侧视图。
[0008]图3是示意地表示在存储芯片及控制器芯片的表面形成的端子组彼此的连接状态的图。
[0009]图4是表示形成于控制器芯片的电路区域的图。
[0010]图5是表示在作为比较例所示的控制器芯片形成的电路区域的图。
[0011]图6是从控制器芯片侧观察第一实施方式的变形例涉及的半导体装置的侧视图。
[0012]附图标记说明:
[0013]I基板Ia搭载面Ib背面 2第一存储芯片(第一非易失性半导体存储元件)2a表面21边22第一存储器侧端子组(第一存储元件侧端子组)23、24边3第二存储芯片(第二非易失性半导体存储元件)3a表面 31边 32第二存储器侧端子组(第二存储元件侧端子组)33、34边 4控制器芯片(半导体控制元件)4a表面41a第一长边 41b第二长边 42a第一短边42b第二短边 43控制器侧第一端子组(控制元件侧第一端子组)44控制器侧第二端子组(控制元件侧第二端子组)45控制器侧第三端子组(控制元件侧第三端子组)5布线6接合线7外部端子8树脂模铸部9、10、11接地线50、60半导体装置(存储装置)
【具体实施方式】
[0014]下面参照附图来详细说明实施方式涉及的半导体装置。再有，本发明并不由该实施方式限定。
[0015]第一实施方式
[0016]图1是表示第一实施方式涉及的半导体装置的概要内部构成的俯视图。图2是从控制器芯片侧观察图1所示的半导体装置的侧视图。半导体装置(存储装置)50具备:基板
I;第一存储芯片(第一非易失性半导体存储元件)2 ;第二存储芯片(第二非易失性半导体存储元件)3 ;和控制器芯片(半导体控制元件)4。
[0017]基板I是在其表层和/或内层形成有布线5的布线基板。第一存储芯片2及第二存储芯片3是非易失性半导体存储元件，是例如NAND闪存。第一存储芯片2及第二存储芯片3俯视时其表面2a、3a的形状呈方形形状。
[0018]控制器芯片4是控制第一存储芯片2及第二存储芯片3的半导体控制元件。例如，控制向第一存储芯片2及第二存储芯片3写入数据和/或从第一存储芯片2及第二存储芯片3读取数据。控制器芯片4俯视时其表面4a的形状呈长方形形状。
[0019]在以下的说明中，将控制器芯片4的表面4a的各边中的、一个长边称为第一长边41a,并将另一长边称为第二长边41b。此外,将控制器芯片4的表面4a的各边中的、一个短边称为第一短边42a，并将另一短边称为第二短边42b。此外，将沿控制器芯片4的第一长边41a的方向设为箭头X所示的方向(第一方向)，且将沿第一短边42a的方向设为箭头Y所示的方向(第二方向)。
[0020]控制器芯片4、第一存储芯片2及第二存储芯片3皆使其表面4a、2a、3a朝向基板I的相反侧地搭载于基板I的搭载面Ia上。第一存储芯片2及第二存储芯片3相对于控制器芯片4在第一长边41a侧排列(并排)搭载。基板I的搭载面Ia上、存储芯片2、3及控制器芯片4的周围用树脂模铸部8密封。再有，在图1中，为了表示半导体装置50的内部构成，而省略了树脂模铸部8。此外，在图2中，为了表示半导体装置50的内部构成，而以透过树脂1旲铸部8的状态进行表不。
[0021]存储芯片2、3及控制器芯片4排列搭载于基板I上，因此，能省略如将这些部件重叠搭载的情况那样地向存储芯片2、3与控制器芯片4的间隙填充树脂的工序，以实现制造成本的抑制。
[0022]在控制器芯片4的表面4a，沿与箭头X正交的一个第一短边42a形成控制器侧第一端子组(控制元件侧第一端子组)43。此外，沿与第一长边41a相对的第二长边41b形成控制器侧第二端子组(控制元件侧第二端子组)44。另外，作为控制器侧第一端子组43及控制器侧第二端子组44以外的端子组，沿第一长边41a形成控制器侧第三端子组(控制元件侧第三端子组)45。因此，在沿第二短边42b的区域没有形成端子组。
[0023]第一?第三控制器侧端子组43?45是用于连接接合线6的端子(电极焊盘)组。第一?第三控制器侧端子组43?45经接合线6而与布线5电连接。
[0024]第一存储芯片2和第二存储芯片3在基板I的搭载面Ia上重叠搭载(层叠)。在第一存储芯片2的表面2a，沿与箭头X正交的一个边21形成有第一存储器侧端子组(第一存储元件侧端子组)22。第一存储器侧端子组22与成为控制器芯片4侧的相反侧的边24的间隔U，比第一存储器侧端子组22与控制器芯片4侧的边23的间隔T小。这可换个说法为，第一存储器侧端子组22，与边23相比，更靠近边24侧而形成。
[0025]第一存储器侧端子组22是用于连接接合线6的端子(电极焊盘)。第一存储器侧端子组22经接合线6而与布线5电连接。
[0026]在第二存储芯片3的表面3a，沿与箭头X正交的另一边31形成有第二存储器侧端子组(第二存储元件侧端子组)32。第二存储芯片3是将与第一存储芯片2相同的存储芯片平面地旋转180度而重叠地搭载于第一存储芯片2上的芯片。因此，第二存储器侧端子组32与控制器芯片4侧的边34的间隔W，比与成为控制器芯片4侧的相反侧的边33的间隔V小。这可换个说法为，第二存储器侧端子组32，与边33相比更靠近边34侧地形成。
[0027]第二存储器侧端子组32是用于连接接合线6的端子(电极焊盘)。第二存储器侧端子组32经接合线6而与布线5电连接。
[0028]在基板I中的成为与搭载面Ia的相反面侧的背面lb，形成有外部端子7。外部端子7经形成于基板I的过孔(未图示)而与布线5电连接。
[0029]如果概括各芯片和各端子间的电连接，则第一存储芯片2和控制器芯片4经第一存储器侧端子组22、布线5、控制器侧第一端子组43及接合线6电连接。此外，第二存储芯片3和控制器芯片4经第二存储器侧端子组32、布线5、控制器侧第二端子组44及接合线6电连接。另外，外部端子7和控制器芯片4经布线5、控制器侧第三端子组45及接合线6电连接。
[0030]接着，详细说明使得各芯片及各端子间电连接的布线5的路径。连接控制器芯片4和第一存储芯片2的布线5a形成为,将控制器芯片4的第一短边42a侧和第一存储芯片2的边21侧连接。
[0031]连接控制器芯片4和外部端子7的布线5b形成为，将控制器芯片4的第一长边41a侧和外部端子7连接。布线5b从控制器芯片4的表面4a中的靠近外部端子7的第一长边41a侧向外部端子7延伸，因此能实现布线5b的布线长度的缩短化。这样，能实现半导体装置50的工作的高速化。
[0032]连接控制器芯片4和第二存储芯片3的布线5c形成为，将控制器芯片4的第二长边41b侧和第二存储芯片3的边31侧连接。布线5c通过俯视时与控制器芯片4重叠的区域(控制器芯片4的下侧)，俯视与第二短边42b交叉。再有，虽然分别形成多个布线5a、5b、5c，但是，为了简化附图，而仅记载了有代表性的一个，并将其他布线省略。
[0033]此处，在本实施方式中，在沿控制器芯片4的表面4a中的第二短边42b的区域没有形成端子组。在沿第二短边42b的区域形成端子组的情况下，需要在基板I的搭载面Ia中的控制器芯片4的第二短边42b附近形成连接接合线的电极焊盘和/或从电极焊盘延伸的布线。在该情况下，在与第二短边42b交叉地形成布线5c时，为了避开形成于基板的电极焊盘等，有时必须增加基板的层数。
[0034]另一方面，在本实施方式中，由于如上述那样在沿第二短边42b的区域没有形成端子组，因此不需要在基板I的搭载面Ia中的控制器芯片4的第二短边42b附近形成连接接合线的电极焊盘和/或从电极焊盘延伸的布线。因而，能不增加基板I的层数地、与第二短边42b交叉地形成布线5c。
[0035]此外，在本实施方式中，与第一存储器侧端子组22相比，第二存储器侧端子组32在更靠近控制器芯片4的位置形成。在此，在控制器芯片4的表面4a中的靠近存储芯片的位置形成控制器侧第一端子组43，在离开存储芯片的位置形成控制器侧第二端子组44。
[0036]S卩，如上所述，与离开控制器芯片4的第一存储器侧端子组22连接的控制器侧第一端子组43，沿着距离第一存储芯片2近的第一短边42a形成，与靠近控制器芯片4的第二存储器侧端子组32连接的控制器侧第二端子组44，沿着距离第二存储芯片3远的第二长边41b形成。
[0037]由此，能实现布线5a和布线5b的长度的等长化(使长度之差更小)。通过实现布线5a和布线5b的长度的等长化，而能实现第一存储芯片2及第二存储芯片3的工作的高速化。
[0038]图3是示意地表示在存储芯片2、3及控制器芯片4的表面形成的端子组彼此的连接状态的图。如图3所示，对端子组所包括的各端子分配端子序号，端子序号相同的端子彼此经布线5电连接。
[0039]在本实施方式中，控制器侧第一端子组43中的数据输入输出端子(I/O端子)序号(O?7)和控制器侧第二端子组44的数据输入输出端子序号(O?7)两者从靠近第一短边42a与第二长边41b交叉的角部开始数字不断减小。
[0040]如上所述，第一存储芯片2和第二存储芯片3使用相同芯片，且平面地旋转180度，因此第一存储器侧端子组22和第二存储器侧端子组32其沿箭头Y所示的方向的端子序号的增减互相相反。例如，在图3中，第一存储器侧端子组22从位于离控制器芯片4较远的位置处的端子向位于离控制器芯片4较近的位置处的端子，使数据输入输出端子序号(O?7)不断增加。与之相反地，第二存储器侧端子组32从位于离控制器芯片4较远的位置处的端子向位于离控制器芯片4较近的位置处的端子，使数据输入输出端子序号(O?7)不断减小。
[0041]因此，控制器侧第一端子组43和第一存储器侧端子组22其数据输入输出端子以如下方式经布线5a连接:控制器侧第一端子组43从靠近第一长边41a侧的端子开始依次连接，第一存储器侧端子组22从成为与控制器芯片4侧的相反侧的边24侧的端子开始依次连接。另一方面，控制器侧第二端子组44和第二存储器侧端子组32其数据输入输出端子以如下方式经布线5c连接:控制器侧第二端子组44从靠近第一短边42a与第二长边41b交叉的角部侧的端子开始依次连接，第二存储器侧端子组32从成为控制器芯片4侧的相反侧的边33侧的端子开始依次连接。因此，能不使连接第一存储器侧端子组22和控制器侧第一端子组43的布线5a交叉地形成。此外，能不使连接第二存储器侧端子组32和控制器侧第二端子组44的布线5c交叉地形成。因此，不用因为使布线5a、5c交叉而增加基板I的层数，能实现制造成本的抑制。
[0042]再有，在第一存储芯片2、第二存储芯片3形成的第一存储器侧端子组22、第二存储器侧端子组32的端子序号的分配为与图3所示的例子相反的情况下，只要控制器侧第一端子组43的端子序号和控制器侧第二端子组44的端子序号两者从靠近第一短边42a与第二长边41b交叉的角部开始数字不断增加，就能不使布线5a、5c交叉地形成。
[0043]接着，说明形成于控制器芯片4的电路区域。图4是表示形成于控制器芯片4的电路区域的图。在控制器芯片4，形成有各种电路区域。例如，有控制控制器侧第三端子组45的输入输出的电路区域VA1、控制控制器侧第一端子组43及控制器侧第二端子组44的输入输出的电路区域VA2、控制器芯片4的存储电路区域VA3。
[0044]在本实施方式中，控制器侧第一端子组43和控制器侧第二端子组44沿相邻的第一短边42a和第二长边41b形成。此外，控制器侧第一端子组43和控制器侧第二端子组44皆与存储芯片连接，因此，控制各端子组的输入输出的电路区域的待机中的电压和/或工作中的电压相等。例如，在没有对存储芯片进行输入输出的待机状态下，为OV的待机电压，在对存储芯片进行信息的输入输出的工作中，为1.2V的工作电压。
[0045]虽然电路区域VAl、VA2、VA3需要相邻配置，但是，控制器侧第一端子组43和控制器侧第二端子组44沿相邻的第一短边42a和第二长边41b形成，且待机电压和工作电压相等，因此，能够将控制控制器侧第一端子组43及控制器侧第二端子组44的输入输出的电路区域VA2作为一个分区，一并由接地线9包围而实现与其他电路区域的电源分离。
[0046]此外，例如，控制控制器侧第三端子组45的输入输出的电路区域VAl的待机电压和工作电压皆为1.2V。另外，控制器芯片4的存储电路区域VA3的待机电压为0.8V，工作电压为1.2V。这样，在电路区域VA1、VA2、VA3之间待机电压不同。因此，电路区域VAl和/或存储电路区域VA3也与电路区域VA2同样地由接地线10、11包围而实现与其他区域的电源分离。
[0047]图5是表示在作为比较例所示的控制器芯片140所形成的电路区域的图。在作为比较例所示的控制器芯片140中，与存储芯片连接的控制器侧第一端子组143和控制器侧第二端子组144沿相对的边形成。
[0048]此处，为了使控制控制器侧第三端子组145的电路区域VAl和控制器芯片140的存储电路区域VA3相邻，而需要使控制控制器侧第一端子组143的电路区域VA2-1和控制控制器侧第二端子组144的电路区域VA2-2分别电源分离。
[0049]另一方面，在本实施方式中，将控制控制器侧第一端子组43的电路区域和控制控制器侧第二端子组44的电路区域作为一个电路区域VA2而能实现电源分离，因此平面的面积为VA2 <(VA2 -1) + (VA2 一 2)。因而，本实施方式涉及的控制器芯片4，与作为比较例所示的控制器芯片140相比，能实现小型化。
[0050]图6是从控制器芯片4侧观察第一实施方式的变形例涉及的半导体装置60的侧视图。再有，在图6中，为了表示半导体装置60的内部构成，而以透过树脂模铸部8的状态进行表示。
[0051]如图6所示，可将第一存储芯片2和第二存储芯片3各自重叠多个地搭载于基板I上。通过如上述那样构成，能与上述半导体装置50同样地实现存储芯片的工作的高速化和/或控制器芯片4的小型化，并且能通过增加存储芯片的数量来实现存储容量的增大化。
[0052]虽然说明了本发明的几个实施方式，但这些实施方式仅为例示，并不意在限定发明的范围。这些新的实施方式能够以其他各种各样的形态来实施，能够在不脱离发明主旨的范围内进行各种省略、置换、变更。这些实施方式和/或其变形包含于发明的范围和/或主旨内，并且包含在技术方案所记载的发明及其等同范围内。
【权利要求】
1.一种半导体装置，其具备: 基板，其形成有布线； 控制器芯片，其具有俯视呈长方形形状的表面，将该表面朝向所述基板的相反侧地搭载于所述基板上；和 存储芯片，其具有俯视呈方形形状的表面，将该表面朝向所述基板的相反侧，并在所述控制器芯片的第一长边侧排列地搭载于所述基板上， 在将俯视时沿所述第一长边的方向设为第一方向的情况下，在所述控制器芯片的表面，沿与所述第一方向正交的一个第一短边形成有控制器侧第一端子组，沿与所述第一长边相对的第二长边形成有控制器侧第二端子组。
2.根据权利要求1所述的半导体装置，其中， 所述存储芯片具有:沿表面的与所述第一方向正交的一个边形成有第一存储器侧端子组的第一存储芯片；和沿表面的与所述第一方向正交的另一个边形成有第二存储器侧端子组的第二存储芯片， 所述第一存储芯片和所述第二存储芯片在所述基板上层叠， 所述第一存储芯片和所述控制器芯片经所述第一存储器侧端子组、所述布线及所述控制器侧第一端子组电连接， 所述第二存储芯片和所述控制器芯片经所述第二存储器侧端子组、所述布线及所述控制器侧第二端子组电连接。
3.根据权利要求2所述的半导体装置，其中， 使得所述第二存储芯片和所述控制器芯片电连接的所述布线通过所述控制器芯片的下侧。
4.根据权利要求1至3中任一项所述的半导体装置，其中， 所述第一存储器侧端子组与成为所述控制器芯片侧的相反侧的边的间隔，比其与所述第一存储芯片的表面的所述控制器芯片侧的边的间隔小， 所述第二存储器侧端子组与所述控制器芯片侧的边的间隔，比其与所述第二存储芯片的表面的成为所述控制器芯片侧的相反侧的边的间隔小。
5.根据权利要求1至3中任一项所述的半导体装置，其中， 在所述控制器芯片的表面，沿所述第一长边形成有控制器侧第三端子组， 在所述基板形成有外部端子， 所述外部端子和所述控制器芯片经所述布线及所述控制器侧第三端子组电连接。
6.根据权利要求1至3中任一项所述的半导体装置，其中， 所述控制器侧第一端子组和所述第一存储器侧端子组的数据输入输出端子以如下方式经所述布线连接:所述控制器侧第一端子组从靠近所述第一长边侧的端子开始依次连接，所述第一存储器侧端子组从成为所述控制器芯片侧的相反侧的边侧的端子开始依次连接， 所述控制器侧第二端子组和所述第二存储器侧端子组的数据输入输出端子以如下方式经所述布线连接:所述控制器侧第二端子组从靠近所述第一短边与所述第二长边相交叉的角部侧的端子开始依次连接，所述第二存储器侧端子组从成为所述控制器芯片侧的相反侧的边侧的端子开始依次连接。
7.根据权利要求1至3中任一项所述的半导体装置，其中， 在所述控制器芯片中，将控制所述控制器侧第一端子组的电路区域和控制所述控制器侧第二端子组的电路区域，作为一个分区而用接地线包围来实现与其他电路区域电源分离。
8.一种存储装置，其具备: 基板，其形成有布线和外部端子； 半导体控制元件，其具有俯视呈长方形形状的表面，将该表面朝向所述基板的相反侧地搭载于所述基板上； 第一非易失性半导体存储元件，其具有俯视呈方形形状的表面，将该表面朝向所述基板的相反侧，并在所述半导体控制元件的一个第一长边侧排列地搭载于所述基板上；和第二非易失性半导体存储元件，其具有俯视呈方形形状的表面，将该表面朝向所述基板的相反侧，并在所述第一非易失性半导体存储元件上重叠地搭载， 在将俯视时沿所述第一长边的方向设为第一方向的情况下，在所述半导体控制元件的表面，沿与所述第一方向正交的一个第一短边形成有控制元件侧第一端子组，沿与所述第一长边相对的第二长边形成有控制元件侧第二端子组，沿所述第一长边形成有控制元件侧第三端子组来作为所述控制元件侧第一端子组及所述控制元件侧第二端子组以外的端子组， 在所述第一非易失性半导体存储元件的表面，沿与所述第一方向正交的一个边形成有第一存储元件侧端子组， 在所述第二非易失性半导体存储元件的表面，沿与所述第一方向正交的另一个边形成有第二存储元件侧端子组， 所述第一非易失性半导体存储元件与所述半导体控制元件经所述第一存储元件侧端子组、所述布线及所述控制元件侧第一端子组电连接， 所述第二非易失性半导体存储元件与所述半导体控制元件经所述第二存储元件侧端子组、所述布线及所述控制元件侧第二端子组电连接， 所述外部端子与所述半导体控制元件经所述布线及所述控制元件侧第三端子组电连接。
【文档编号】H01L27/12GK104425515SQ201410020238
【公开日】2015年3月18日 申请日期:2014年1月16日 优先权日:2013年9月11日
【发明者】岩本正次 申请人:株式会社 东芝