化合物半导体器件及其制造方法

化合物半导体器件及其制造方法
【专利摘要】本发明涉及一种化合物半导体器件及其制造方法。该化合物半导体器件的实施方案包括：衬底；在衬底之上的氮化物的化合物半导体堆叠结构；覆盖化合物半导体堆叠结构的钝化膜；在化合物半导体堆叠结构上方的水平处的栅电极、源电极和漏电极；以及含Si-C键并且包含源电极与漏电极之间的部分的含Si-C键的膜。该部分与化合物半导体堆叠结构的上表面的至少一部分或者钝化膜的上表面的至少一部分接触。本发明还涉及包括所述化合物半导体器件的一种电源设备和一种放大器。
【专利说明】化合物半导体器件及其制造方法

【技术领域】
[0001] 本文中所讨论的实施方案涉及化合物半导体器件及其制造方法。

【背景技术】
[0002] 在化合物半导体器件中，尤其在包括氮化物(例如GaN)的高电子迁移率晶体管 (HEMT)的高功率高频器件中，高电场可能施加到栅电极周围。如果由电场加速的一部分电 子经传输并且被陷阱俘获，则该部分电子拓宽了耗尽层并且降低了电流。已知陷阱存在于 钝化膜(例如氮化硅膜）与化合物半导体层之间的界面中、以及钝化膜的内部和钝化膜的表 面上。这样的现象是氮化物半导体器件所特有的并且称为电流崩塌。电流崩塌降低了放大 器的输出特性(例如输出功率和效率)。在栅电极的结构为悬垂型的情况下，在关断时间期 间由于陷阱的存在而使耗尽层难于拓宽，并且因而栅极漏电流倾向于增加。
[0003] [专利文献1]日本公开特许公报第2011-192719号。


【发明内容】

[0004] 本发明的目的为提供一种能够更进一步抑制电流崩塌的化合物半导体器件及其 制造方法。
[0005] 根据实施方案的一个方面，化合物半导体器件包括：衬底；衬底之上的氮化物的 化合物半导体堆叠结构；覆盖化合物半导体堆叠结构的钝化膜；在化合物半导体堆叠结构 上方的水平处的栅电极、源电极和漏电极；以及含Si-C键并且包含源电极和漏电极之间的 部分的含Si-C键的膜。该部分与化合物半导体堆叠结构的上表面的至少一部分或者钝化 膜的上表面的至少一部分接触。
[0006] 根据实施方案的另一个方面，制造化合物半导体器件的方法包括：在衬底之上形 成氮化物的化合物半导体堆叠结构；形成覆盖化合物半导体堆叠结构的钝化膜；在化合物 半导体堆叠结构上方的水平处形成栅电极、源电极和漏电极；以及形成含Si-C键并且包含 源电极和漏电极之间的部分的含Si-C键的膜。该部分与化合物半导体堆叠结构的上表面 的至少一部分或者钝化膜的上表面的至少一部分接触。

【专利附图】

【附图说明】
[0007] 图1A为示出根据第一实施方案的化合物半导体器件的结构的截面图；
[0008] 图1B为示出根据第一实施方案的化合物半导体器件的布置的图；
[0009] 图2A至图2L为以工艺步骤的顺序示出制造根据第一实施方案的GaN基HEMT的 方法的截面图；
[0010] 图3为示出参考例的结构的截面图；
[0011] 图4A和图4B为示出脉冲I-V特性的图；
[0012] 图5为示出栅极与漏极之间的反向I-V特性的图；
[0013] 图6为示出根据第二实施方案的化合物半导体器件的结构的截面图；
[0014] 图7A至图7G为以工艺步骤的顺序示出制造根据第二实施方案的GaN基HEMT的 方法的截面图；
[0015] 图8为示出根据第三实施方案的化合物半导体器件的结构的截面图；
[0016] 图9为示出根据第四实施方案的化合物半导体器件的结构的截面图；
[0017] 图10A至图101为以工艺步骤的顺序示出制造根据第四实施方案的GaN基HEMT 的方法的截面图；
[0018] 图11为示出根据第五实施方案的化合物半导体器件的结构的截面图；
[0019] 图12A至图12D为以工艺步骤的顺序示出制造根据第五实施方案的GaN基HEMT 的方法的截面图；
[0020] 图13为示出根据第六实施方案的化合物半导体器件的结构的截面图；
[0021] 图14A、图14B和图14C为分别示出根据第七实施方案、第八实施方案和第九实施 方案的化合物半导体器件的结构的截面图；
[0022] 图15A、图15B和图15C为分别示出根据第十实施方案、第i^一实施方案和第十二 实施方案的化合物半导体器件的结构的截面图；
[0023] 图16A、图16B和图16C为分别示出根据第十三实施方案、第十四实施方案和第 十五实施方案的化合物半导体器件的结构的截面图；
[0024] 图17A、图17B和图17C为分别示出根据第十六实施方案、第十七实施方案和第 十八实施方案的化合物半导体器件的结构的截面图；
[0025] 图18为示出根据第十九实施方案的分立封装件的图；
[0026] 图19为示出根据第二十实施方案的PFC电路的布线图；
[0027] 图20为示出根据第二十一实施方案的电源设备的布线图；以及
[0028] 图21为示出根据第二十二实施方案的放大器的布线图。

【具体实施方式】
[0029] 在下文中，将参照附图具体描述实施方案。
[0030] (第一实施方案）
[0031] 首先，将描述第一实施方案。图1A为示出根据第一实施方案的GaN基HEMT(化合 物半导体器件）的结构的截面图。
[0032] 在第一实施方案中，如图1A所示，例如在衬底11 (如半绝缘SiC衬底)上形成有缓 冲层12a、电子渡越层12b、电子供给层12c和表面层12d。缓冲层12a、电子渡越层12b、电 子供给层12c和表面层12d包括在氮化物的化合物半导体堆叠结构12中。缓冲层12a和 电子渡越层12b为例如未进行有意杂质掺杂的GaN层（i-GaN层)，并且缓冲层12a和电子渡 越层12b的总厚度为约3 μ m。缓冲层12a防止存在于衬底11的表面的晶格缺陷向电子渡 越层12b蔓延。电子供给层12c为例如η型AlGaN层（n-AlGaN层)，并且电子供给层12c的 厚度为约l〇nm。表面层12d为例如η型GaN层（η-GaN层)，并且表面层12d的厚度为10nm 或更小。在电子渡越层12b中的电子供给层12c附近存在二维电子气（2DEG)。
[0033] 在缓冲层12a、电子渡越层12b、电子供给层12c和表面层12d周围形成有对有源 区进行限定的元件隔离区18。在表面层12d中形成有使电子供给层12c露出的凹槽31s和 凹槽31d，并且在凹槽31s中形成有源电极14s而且在凹槽31d中形成有漏电极14d。形成 覆盖表面层12d、源电极14s和漏电极14d的含Si-C键的膜116和钝化膜17。含Si-C键 的膜116为例如含Si-C键的SiOC膜，并且含Si-C键的膜116的厚度为例如约10nm。钝化 膜17为例如氮化硅膜，并且钝化膜17的厚度为例如约40nm。在源电极14s和漏电极14d 之间的钝化膜17和含Si-C键的膜116中形成有开口 33。在钝化膜17上形成有穿过开口 33与表面层12d接触的栅电极13。在钝化膜17上形成有覆盖栅电极13的绝缘膜15。在 绝缘膜15、钝化膜17和含Si-C键的膜116中形成有使源电极14s的一部分露出的开口 32， 并且在绝缘膜15上形成有穿过开口 32与源电极14s连接的场板19。在平面图中场板19 经过栅电极13上方并且延伸到栅电极13与漏电极14d之间。场板19有时称为源极壁。例 如，将源电极14s和场板19接地。
[0034] 在如以上所构造的GaN基HEMT中，由于含Si-C键的膜116形成在钝化膜17与表 面层12d之间，所以大大降低了尤其由于在表面层12d的上表面附近的悬空键所产生的陷 阱。因而，抑制了电流崩塌和漏电流。
[0035] 在图1A示出分立型实施方案的同时，在例如采用多指栅极结构的情况下从衬底 11的前表面一侧的角度的布置示出在图1B中。换言之，栅电极13、源电极14s和漏电极 14d中的各个平面形状呈现出梳齿形状，并且源电极14s和漏电极14d交替布置。此外，栅 电极13相互共同连接，源电极14s相互共同连接，并且漏电极14d相互共同连接。采用多 指栅极结构能够提高输出功率。
[0036] 接下来，将描述制造根据第一实施方案的GaN基HEMT的方法。图2A至图2L为以 工艺步骤的顺序示出制造根据第一实施方案的GaN基HEMT的方法的截面图。
[0037] 首先，如图2A所示，例如，通过例如金属有机化学气相沉积（M0CVD)法在衬底11 (例如半绝缘SiC衬底）上外延生长缓冲层12a、电子渡越层12b、电子供给层12c和表面层 12d。缓冲层12a、电子渡越层12b、电子供给层12c和表面层12d包括在氮化物的化合物半 导体堆叠结构12中。
[0038] 然后，如图2B所示，通过将Ar选择性注入到化合物半导体堆叠结构12中来在化 合物半导体堆叠结构12和衬底11的表面层部分中形成对有源区进行限定的元件隔离区 18。
[0039] 此后，如图2C所示，在化合物半导体堆叠结构12上形成包括在待形成源电极的区 中以及在待形成漏电极的区中的开口 21a的抗蚀剂图案21。
[0040] 随后，如图2D所示，通过将抗蚀剂图案21用作掩模用惰性气体和氯气(例如Cl2 气）对表面层12d进行干法蚀刻以在表面层12d中形成凹槽31s和31d。至于凹槽31s和 凹槽31d的厚度，可以留下表面层12d的一部分，并且可以移除电子供给层12c的一部分。 换言之，不要求使凹槽31s和凹槽31d的深度与表面层12d的厚度相同。
[0041] 然后，如图2E所示，在凹槽31s中形成源电极14s，并且在凹槽31d中形成漏电极 14d。在形成源电极14s和漏电极14d时，例如，通过气相沉积法形成Ti层并且通过气相沉 积法在Ti层上形成A1层。Ti层的厚度为约20nm，A1层的厚度为约200nm。然后，将已经 用在形成凹槽31s和凹槽31d的抗蚀剂图案21与抗蚀剂图案21上的Ti层和A1层一起移 除。换言之，在形成源电极14s和漏电极14d时，例如使用气相沉积和剥离的技术。此后， 通过在约550°C处进行热处理，使源电极14s和漏电极14d与化合物半导体堆叠结构12的 表面（电子供给层12c的表面)欧姆接触。用于剥离的抗蚀剂图案可以与已经用在形成凹槽 31s和凹槽31d的的抗蚀剂图案21不同。例如，可以使用檐式结构抗蚀剂。
[0042] 随后，如图2F所示，形成覆盖表面层12d、源电极14s、漏电极14d和元件隔离区18 的含Si-C键的膜116。在形成含Si-C键的膜116时，例如进行化学合成旋涂玻璃（S0G)试 剂的施用和固化。化学合成S0G试剂可以含硅烷耦合剂、硅烷醇、硅氧烷等。在施加化学合 成S0G试剂时，例如进行用丙二醇甲醚醋酸酯（PGMEA)稀释的PTS(由Honewell Electronic Materials制造的）的旋涂。例如固化的温度为约350°C。
[0043] 然后，如图2G所示，在含Si-C键的膜116上形成钝化膜17。例如，通过等离子体 CVD法形成氮化硅（SiN)膜作为钝化膜17。
[0044] 此后，如图2H所示，在钝化膜17上形成抗蚀剂图案23，所述抗蚀剂图案23在待形 成用于栅电极的开口的区中具有开口 23a。例如，可以使用由Sumitomo Chemical Co. Ltd. 制造的PFI-32作为抗蚀剂图案23的材料。至于形成开口 23a时的曝光，执行紫外线曝光， 并且例如可以使用由ΤΟΚΥΟ 0ΗΚΑ K0GY0 CO. LTD制造的NMD-W作为显影液。通过使用抗蚀 剂图案23作为掩模的干法蚀刻来在钝化膜17和含Si-C键的膜116中形成开口 33。在该 干法蚀刻中，使用例如SF6气体。开口 33的宽度为例如约600nm。在形成开口 33之后，移 除抗蚀剂图案23。
[0045] 随后，如图21所示，在钝化膜17上形成具有用于栅电极的开口 24a的抗蚀剂图 案24和具有比开口 24a窄的开口 25a的抗蚀剂图案25。可以使用例如聚甲基戊二酰亚胺 (PMGI)(例如由美国的MicroChem Corp.制造的）作为抗蚀剂图案24的材料，并且可以使 用例如由Sumitomo Chemical Co. Ltd制造的PFI-32作为抗蚀剂图案25的材料。至于形 成开口 24a和开口 25a时的曝光，执行紫外线曝光，并且可以使用例如由ΤΟΚΥΟ 0ΗΚΑ K0GY0 CO. LTD制造的NMD-W作为显影液。开口 25a的宽度为例如约1. 5 μ m。通过以上处理，得到 檐式结构的多层抗蚀剂。
[0046] 然后，如图2J所示，在钝化膜17上形成穿过开口 33与表面层12d接触的栅电极 13。在形成栅电极13时，例如，通过气相沉积法形成Ni层，并且通过气相沉积法在Ni层上 形成Au层。Ni层的厚度为约10nm，同时Au层的厚度为约300nm。
[0047] 此后，如图2K所示，通过经加温的有机溶剂将抗蚀剂图案24和抗蚀剂图案25与 在抗蚀剂图案24和抗蚀剂图案25上的Ni层和Au层一起移除。换言之，同样在形成栅电 极13时，使用例如气相沉积和剥离的技术。随后，在钝化膜17上形成覆盖栅电极13的绝 缘膜15。例如，通过等离子体CVD法形成氮化硅（SiN)膜作为绝缘膜15。
[0048] 然后，如图2L所示，在绝缘膜15、钝化膜17和含Si-C键的膜116中形成使源电极 14s的一部分露出的开口 32。此后，例如，通过镀Au法在绝缘膜15上形成穿过开口 32与 源电极14s连接的场板19。
[0049] 然后，在需要时形成保护膜、布线等，并且完成GaN基HEMT (半导体器件)。
[0050] 在通过该方法制造的GaN基HEMT中，由于含Si-C键的膜116通过化学合成S0G 试剂形成，所以存在其中〇 (氧）位于包含在表面层12d中的Ga (镓）与包含在含Si-C键 的膜116中的Si (娃）之间的键，或者表面层12d中的镓原子经由氧原子与含Si-C键的膜 116中的硅原子键合。换言之，存在表示为"Ga-0-Si"的键。这是硅烷耦合剂作用的结果。 可以通过例如X射线光电子谱（XPS)来确认键的存在。由于键的生成，有效地使表面层12d 的上表面附近的悬空键消失。因此，有效抑制了电流崩塌和漏电流。在含Si-C键的膜116 中有时包含有甲基，并且在含Si-c键的膜116中有时包含有羟基。在用化学合成SOG试剂 形成的含Si-C键的膜116本身中基本不包含悬空键。
[0051] 当将第一实施方案的特性与示出在图3中的不包括含Si-c键的膜116的参考例 的特性进行对比时，存在示出在图4A、图4B和图5中的不同。图4A示出参考例的脉冲I-V 特性，并且图4B示出第一实施方案的脉冲I-V特性。图4A和图4B中的横轴表示漏极电压， 同时纵轴表示源极-漏极电流。图4A和图4B中的实线表示在10V的漏极电压处的特性， 同时虚线表示在20V的漏极电压处的特性。在对图4A和图4B进行相互对比时，明显的是， 在第一实施方案中抑制了电流崩塌。图5示出参考例和第一实施方案的栅极与漏极之间的 反向I-V特性。明显的是，在第一实施方案中抑制了漏电流。
[0052] (第二实施方案）
[0053] 接下来，将描述第二实施方案。图6为示出根据第二实施方案的GaN基HEMT (化 合物半导体器件）的结构的截面图。
[0054] 在第二实施方案中，如图6所示，未形成含Si-C键的膜116并且在钝化膜17的上 表面上形成有含Si-c键的膜216。其他构造与第一实施方案的构造类似。
[0055] 在如以上所构造的GaN基HEMT中，由于含Si-C键的膜216形成在钝化膜17的上 表面上，所以大大降低了尤其由于在钝化膜17的上表面附近的悬空键所产生的陷阱。因 而，抑制了电流崩塌和漏电流。
[0056] 接下来，将描述制造根据第二实施方案的GaN基HEMT的方法。图7A至图7G为以 工艺步骤的顺序示出制造根据第二实施方案的GaN基HEMT的方法的截面图。
[0057] 首先，形成源电极14s和漏电极14d的处理与在第一实施方案中（图2E)相类似地 执行。然后，如图7A所示，形成覆盖表面层12d、源电极14s、漏电极14d和元件隔离区18 的钝化膜17。
[0058] 此后，如图7B所示，在钝化膜17上形成含Si-C键的膜216。在形成含Si-C键的 膜216时，例如，与在第一实施方案中含Si-C键的膜116的形成类似地执行化学合成S0G 试剂的施用和固化。
[0059] 随后，如图7C所示，在含Si-C键的膜216上形成抗蚀剂图案23,所述抗蚀剂图案 23在待形成用于栅电极的开口的区域中具有开口 23a。然后，通过使用抗蚀剂图案23为掩 模的干法蚀刻来在含Si-C键的膜216和钝化膜17中形成开口 33。在形成开口 33之后，移 除抗蚀剂图案23。
[0060] 然后，如图7D所示，在含Si-c键的膜216上形成具有用于栅电极的开口 24a的抗 蚀剂图案24和具有比开口 24a窄的开口 25a的抗蚀剂图案25。
[0061] 此后，如图7E所示，在含Si-c键的膜216上形成穿过开口 33与表面层12d接触 的栅电极13。
[0062] 随后，如图7F所示，通过经加温的有机溶剂，将抗蚀剂图案24和抗蚀剂图案25与 在抗蚀剂图案24和抗蚀剂图案25上的Ni层和Au层一起移除。然后，在含Si-C键的膜 216上形成覆盖栅电极13的绝缘膜15。
[0063] 此后，如图7G所示，在绝缘膜15、含Si-C键的膜216和钝化膜17中形成使源电极 14s的一部分露出的开口 32。随后，在绝缘膜15上形成穿过开口 32与源电极14s连接的 场板19。
[0064] 然后，在需要时形成保护膜、布线等，并且完成GaN基HEMT (半导体器件)。
[0065] 在通过该方法制造的GaN基HEMT中，由于含Si-C键的膜216通过化学合成S0G 试剂形成，所以存在其中〇 (氧）位于包含在钝化膜17中的Si (硅）与包含在含Si-C键的 膜216中的Si (硅)之间的键，或者钝化膜17中的硅原子经由氧原子与含Si-C键的膜216 中的硅原子键合。换言之，存在表示为"Si-0-Si"的键。可以通过例如XPS来确认键的存 在。由于键的生成，有效地使钝化膜17的上表面附近的悬空键消失。因此，有效抑制了电 流崩塌和漏电流。在含Si-C键的膜216中有时包含有甲基，并且在含Si-C键的膜216中 有时包含有羟基。
[0066](第三实施方案）
[0067] 接下来，将描述第三实施方案。图8为示出根据第三实施方案的GaN基HEMT (化 合物半导体器件）的结构的截面图。
[0068] 在第三实施方案中，如图8所示，含Si-C键的膜216形成在钝化膜17的上表面上。 其他构造与第一实施方案的构造类似。换言之，在第三实施方案中对第一实施方案和第二 实施方案进行组合。
[0069] 在如以上所构造的GaN基HEMT中，与第一实施方案和第二实施方案相比，进一步 抑制了电流崩塌和漏电流。
[0070] 为了制造根据第三实施方案的化合物半导体器件，可以组合制造第一实施方案的 方法和制造第二实施方案的方法。
[0071] (第四实施方案）
[0072] 接下来，将描述第四实施方案。图9为示出根据第四实施方案的GaN基HEMT (化 合物半导体器件）的结构的截面图。
[0073] 在第四实施方案中，如图9所示，未形成含Si-C键的膜116并且在表面层12d的上 表面的一部分上形成有含Si-C键的膜416。在平面图中，在开口 33的漏电极14d -侧上， 含Si-C键的膜416存在于从开口 33到在场板19的漏电极14d -侧的端部与漏电极14d 之间的位置。在平面图中，在开口 33的源电极14s-侧上，含Si-C键的膜416存在于从开 口 33到在栅电极13的源电极14s -侧的端部与源电极14s之间的位置。其他构造与第一 实施方案的构造类似。
[0074] 在如以上所构造的GaN基HEMT中，由于含Si-C键的膜416形成在钝化膜17与表 面层12d之间的一部分中，所以大大降低了尤其由于在表面层12d的上表面附近的悬空键 所引起的陷阱。与第一实施方案相比，尽管减少陷阱的作用稍微降低，但是充分抑制了电流 崩塌。这是因为施加特别高的电场的区在栅电极13的漏电极14d -侧的端部下方以及在 场板19的漏电极14d-侧的端部下方，在这些区中设置了含Si-C键的膜416。
[0075] 在第一实施方案中，由于含Si-C键的膜116与栅电极13和漏电极14d接触，所以 取决于施加到栅电极13与漏电极14d之间的电压，含Si-C键的膜116的击穿电压可能不 足。这是因为含Si-C键的膜116的击穿电压与钝化膜17的击穿电压相比较低。相反，在 第四实施方案中，含Si-C键的膜416与漏电极14d隔离。换言之，含Si-C键的膜416与漏 电极14d电绝缘。因而，与第一实施方案相比可以取得更高的击穿电压。同样，在含Si-C 键的膜416与栅电极13电绝缘或者与漏电极14d和栅电极13两者均电绝缘的情况下，可 以取得高击穿电压。
[0076] 接下来，将描述制造根据第四实施方案的GaN基HEMT的方法。图10A至图101为 以工艺步骤的顺序示出制造根据第四实施方案的GaN基HEMT的方法的截面图。
[0077] 首先，用于形成源电极14s和漏电极14d的处理与在第一实施方案中（图2E)相类 似地执行。然后，如图10A所示，形成覆盖表面层12d、源电极14s、漏电极14d和元件隔离 区18的含Si-C键的膜416a。在形成含Si-C键的膜416a时，例如，与在第一实施方案中形 成含Si-C键的膜116类似地执行化学合成S0G试剂的施加和固化。
[0078] 此后，如图10B所示，形成覆盖待形成含Si-C键的膜416的区并且使含Si-C键的 膜416a上的其他区露出的抗蚀剂图案26。随后，通过用抗蚀剂图案26用作掩模对含Si-C 键的膜416a进行干法蚀刻来形成含Si-C键的膜416。在干法蚀刻中，使用例如含氧气体。
[0079] 然后，如图10C所示，移除抗蚀剂图案26。此后，形成覆盖含Si-C键的膜416,表 面层12d、源电极14s、漏电极14d和元件隔离区18的钝化膜17。
[0080] 随后，如图10D所示，在钝化膜17上形成抗蚀剂图案23,所述抗蚀剂图案23在待 形成用于栅电极的开口的区域中具有开口 23a。然后，通过使用抗蚀剂图案23为掩模的干 法蚀刻来在钝化膜17和含Si-C键的膜416中形成开口 33。在形成开口 33之后，移除抗蚀 剂图案23。
[0081] 然后，如图10E所示，在钝化膜17上形成具有用于栅电极的开口 24a的抗蚀剂图 案24和具有比开口 24a窄的开口 25a的抗蚀剂图案25。
[0082] 此后，如图10F所示，在钝化膜17上形成穿过开口 33与表面层12d接触的栅电极 13。
[0083] 随后，如图10G所示，通过经加温的有机溶剂将抗蚀剂图案24和抗蚀剂图案25与 在抗蚀剂图案24和抗蚀剂图案25上的Ni层和Au层一起移除。
[0084] 然后，如图10H所示，在钝化膜17上形成覆盖栅电极13的绝缘膜15。
[0085] 此后，如图101所示，在绝缘膜15和钝化膜17中形成使源电极14s的一部分露出 的开口 32。随后，在绝缘膜15上形成穿过开口 32与源电极14s连接的场板19。
[0086] 然后，需要时形成保护膜、布线等，并且完成GaN基HEMT (半导体器件)。
[0087] 在通过该方法制造的GaN基HEMT中，与第一实施方案类似，由于含Si-C键的膜 416通过化学合成S0G试剂形成，所以存在其中0 (氧)位于包含在表面层12d中的Ga (镓） 与包含在含Si-C键的膜416中的Si (硅）之间的键，或者钝化膜17中的硅原子经由氧原 子与含Si-C键的膜416中的硅原子键合。换言之，存在表示为"Ga-0-Si"的键。由于键的 生成，有效地使表面层12d的上表面附近的悬空键消失。因此，有效抑制了电流崩塌和漏电 流。
[0088] (第五实施方案）
[0089] 接下来，将描述第五实施方案。图11为示出根据第五实施方案的GaN基HEMT(化 合物半导体器件）的结构的截面图。
[0090] 在第五实施方案中，如图11所示，未形成含Si-C键的膜116并且在钝化膜17的 上表面的一部分上形成有含Si-c键的膜516。在平面图中，在开口 33的漏电极14d-侧上 含Si-C键的膜516存在于从开口 33到在场板19的漏电极14d -侧的端部与漏电极14d 之间的位置。在平面图中，在开口 33的源电极14s -侧上含Si-C键的膜516存在于从开 口 33到在栅电极13的源电极14s-侧的端部与源电极14s之间的位置。其他构造与第一 实施方案的构造类似。
[0091] 在如以上所构造的GaN基HEMT中，由于含Si-c键的膜516在钝化膜17的一部分 上形成，所以大大降低了尤其由于在钝化膜17的上表面附近的悬空键所引起的陷阱。与第 二实施方案相比，尽管减少陷阱的作用降低，但是与第四实施方案类似地充分抑制了电流 崩塌。此外，由于含Si-C键的膜516与漏电极14d绝缘，所以可以取得与第二实施方案相 比更高的的击穿电压。同样，在含Si-C键的膜516与栅电极13电绝缘或者与漏电极14d 和栅电极13两者均电绝缘的情况下，可以取得高击穿电压。
[0092] 接下来，将描述制造根据第五实施方案的GaN基HEMT的方法。图12A至图12D为 以工艺步骤的顺序示出制造根据第五实施方案的GaN基HEMT的方法的截面图。
[0093] 首先，用于形成钝化膜17的处理与在第二实施方案中（图7A)相类似地执行。然 后，如图12A所示，在钝化膜17上形成含Si-C键的膜516a。在形成含Si-C键的膜516a 时，例如，与在第一实施方案中形成含Si-C键的膜116类似地执行化学合成S0G试剂的施 加和固化。
[0094] 此后，如图12B所示，形成覆盖待形成含Si-C键的膜516的区并且使含Si-C键的 膜516a上的其他区露出的抗蚀剂图案26。随后，通过用抗蚀剂图案26用作掩模对含Si-C 键的膜516a进行干法蚀刻来形成含Si-C键的膜516。在干法蚀刻中，使用例如氧和SF6的 混合的蚀刻气体。
[0095] 随后，如图12C所示，移除抗蚀剂图案26。然后，与第一实施方案中类似地形成抗 蚀剂图案24、抗蚀剂图案25、栅电极13和开口 33。
[0096] 此后，如图12D所示，移除抗蚀剂图案24和抗蚀剂图案25。随后，与第四实施方案 中类似地形成绝缘膜15、开口 32和场板19。
[0097] 然后，需要时形成保护膜、布线等，并且完成GaN基HEMT (半导体器件)。
[0098] 在通过该方法制造的GaN基HEMT中，与第二实施方案中类似，由于含Si-C键的膜 516通过化学合成S0G试剂形成，所以存在其中0 (氧）位于包含在钝化膜17中的Si (硅） 与包含在含Si-C键的膜516中的Si (硅)之间的键。换言之，存在表示为"Si-0-Si"的键。 由于键的生成，有效地使钝化膜17的上表面附近的悬空键消失。因此，有效抑制了电流崩 塌和漏电流。
[0099](第六实施方案）
[0100] 接下来，将描述第六实施方案。图13为示出根据第六实施方案的GaN基HEMT(化 合物半导体器件）的结构的截面图。
[0101] 在第六实施方案中，如图13所不，在钝化膜17的上表面的一部分上形成有含Si-c 键的膜516。其他构造与第四实施方案的构造类似。换言之，在第六实施方案中对第四实施 方案和第五实施方案进行组合。
[0102] 在如以上所构造的GaN基HEMT中，与第四实施方案和第五实施方案相比，进一步 抑制了电流崩塌和漏电流。
[0103] 为了制造根据第六实施方案的化合物半导体器件，可以组合制造第四实施方案的 方法和制造第五实施方案的方法。
[0104] (第七实施方案、第八实施方案和第九实施方案）
[0105] 接下来，将描述第七实施方案、第八实施方案和第九实施方案。图14A、图14B和 图14C为分别示出根据第七实施方案、第八实施方案和第九实施方案的GaN基HEMT (化合 物半导体器件）的结构的截面图。
[0106] 在第七实施方案中，如图14A所不，未形成含Si_C键的膜116并且在表面层12d 的上表面的一部分上形成有含Si-C键的膜716。在平面图中，在开口 33的漏电极14d -侧 上，含Si-C键的膜716存在于从开口 33到在栅电极13的漏电极14d-侧的端部13e与漏 电极14d之间的位置。在平面图中，在开口 33的源电极14s-侧上，含Si-C键的膜716存 在于从开口 33到在栅电极13的源电极14s -侧的端部与源电极14s之间的位置。在其他 构造与第一实施方案的构造类似。
[0107] 在第八实施方案中，如图14B所示，未形成含Si-c键的膜116并且在表面层12d 的上表面的一部分上形成有含Si-c键的膜816。在平面图中，在开口 33的漏电极14d-侧 上，含Si-C键的膜816在栅电极13下方不存在，并且存在于从在端部13e与场板19的漏电 极14d -侧的端部19e之间的位置到在端部19e与漏电极14d之间的位置。在平面图中， 在开口 33的源电极14s -侧上，含Si-C键的膜816存在于从开口 33到在栅电极13的源 电极14s -侧的端部与源电极14s之间的位置。在其他构造与第一实施方案的构造类似。
[0108] 在第九实施方案中，如图14C所示，未形成含Si-c键的膜116并且在表面层12d 的上表面的一部分上形成有含Si-c键的膜916。在平面图中，在开口 33的漏电极14d - 侧上，含Si-C键的膜916-部分存在于从开口 33到端部13e与端部19e之间的位置，并且 一部分存在于从端部19e与漏电极14d之间的位置到端部19e与漏电极14d之间的位置。 在平面图中，在开口 33的源电极14s-侧上，含Si-C键的膜916存在于从开口 33到栅电 极13的源电极14s -侧的端部与源电极14s之间的位置。在其他构造与第一实施方案的 构造类似。
[0109] 同样，根据第七实施方案、第八实施方案和第九实施方案，能够得到抑制电流崩塌 和漏电流的效果以及取得高击穿电压的效果。
[0110] 如上所述，施加有特别高的电场的区在栅电极13的漏电极14d-侧的端部下方以 及在场板19的漏电极14d -侧的端部下方。因而，在任何实施方案中，可以省略开口 33的 源电极14s -侧的含Si-C键的膜。此外，为了消除在施加有特别高的电场的区中的陷阱， 优选的是，含Si-C键的膜设置有沿从栅电极13的漏电极14d -侧的端部分别到栅电极13 侧和漏电极14d侧的两个方向的宽度均为约0. 5μ m的部分。类似地，优选的是，含Si-C键 的膜设置有沿从场板19的漏电极14d-侧的端部分别到栅电极13侧和漏电极14d侧的两 个方向的宽度均为约〇. 5μπι的部分。
[0111] (第十实施方案至第十八实施方案）
[0112] 接下来，将描述第十实施方案至第十八实施方案。图15Α、图15Β和图15C为分别 示出根据第十实施方案、第i^一实施方案和第十二实施方案的GaN基HEMT (化合物半导体 器件）的结构的截面图。图16A、图16B和图16C为分别示出根据第十三实施方案、第十四 实施方案和第十五实施方案的GaN基HEMT (化合物半导体器件)的结构的截面图。图17A、 图17B和图17C为分别示出根据第十六实施方案、第十七实施方案和第十八实施方案的GaN 基HEMT (化合物半导体器件）的结构的截面图。
[0113] 与其中栅电极13通过开口 33与化合物半导体堆叠结构12形成肖特基结的第一 实施方案相反，在第十实施方案中，含Si-c键的膜116和钝化膜17在栅电极13与化合物 半导体堆叠结构12之间，并且钝化膜17用作栅极绝缘膜。换言之，未形成开口 33并且采 用MIS型结构。其他构造与第一实施方案的构造类似。
[0114] 同样根据如以上的第十实施方案，与第一实施方案中类似地有效抑制了电流崩塌 和漏电流。
[0115] 尽管钝化膜17的材料未特别限制，但是例如31^1、!^、21'、1^&或1的氧化物、 氮化物或氧氮化物是优选的，并且A1氧化物是特别优选的。可以使用SiN、Si0 2、Hf0、Al203、 A1N 等。
[0116] 第^ 实施方案至第十八实施方案为将MIS型结构各自施加到第二实施方案至 第九实施方案的实施方案。为了得到包括在MIS型结构中的钝化膜17,可以例如简单地省 略开口 33的形成。
[0117] (第十九实施方案）
[0118] 第十九实施方案涉及包括GaN基HEMT的化合物半导体器件的分立封装件。图18 为示出根据第十九实施方案的分立封装件的图。
[0119] 在第十九实施方案中，如图18所示，使用管芯粘结剂234 (例如钎料）将根据第一 实施方案至第十八实施方案中的任一实施方案的化合物半导体器件的HEMT芯片210的背 表面固定在焊盘(管芯焊垫）233上。将导线235d (例如A1导线）的一端接合到与漏电极 14d连接的漏极焊垫226d，并且将导线235d的另一端接合到与焊盘233构成整体的漏极引 线232d。将导线235s (例如A1导线）的一端接合到与源电极14s连接的源极焊垫226s， 并且将导线235s的另一端接合到与焊盘233隔离的源极引线232s。将导线235g(例如A1 导线）的一端接合到与栅电极13连接的栅极焊垫226g，并且将导线235g的另一端接合到 与焊盘233隔离的栅极引线232g。将焊盘233、HEMT芯片210等用模制树脂231封装，以 向外伸出栅极引线232g的一部分、漏极引线233d的一部分以及源极引线232s的一部分。
[0120] 分立封装件可以通过例如以下步骤来制造。首先，使用管芯粘合剂234 (例如钎 料)将HEMT芯片210接合到引线框的焊盘233。接下来，用导线235g、235d和235s，通过导 线接合分别将栅极焊垫226g连接到引线框的栅极引线232g，将漏极焊垫226d连接到引线 框的漏极引线232d，并且将源极焊垫226s连接到引线框的源极引线232s。采用模制树脂 231的模制通过传递模制工艺执行。然后将引线框切除。
[0121] (第二十实施方案）
[0122] 接下来，将说明第二十实施方案。第二十实施方案涉及装配有包括GaN基HEMT的 化合物半导体器件的PFC (功率因数校正）电路。图19为示出根据第二十实施方案的PFC 电路的布线图。
[0123] PFC电路250具有开关元件（晶体管)251、二极管252、扼流线圈253、电容器254和 电容器255、二极管电桥256和AC电源（AC)257。将开关元件251的漏电极、二极管252的 正极端子和扼流线圈253的一个端子相互连接。将开关元件251的源电极、电容器254的 一个端子和电容器255的一个端子相互连接。将电容器254的另一个端子与扼流线圈253 的另一个端子相互连接。将电容器255的另一个端子与二极管252的负极端子相互连接。 将栅极驱动器连接到开关元件251的栅电极。经由二极管电桥256将AC257连接在电容 器254的两个端子之间。将DC电源（DC)连接在电容器255的两个端子之间。在实施方案 中，将根据第一实施方案至第十八实施方案中任一个实施方案的化合物半导体器件用作开 关元件251。
[0124] 在制造例如PFC电路250的方法中，例如用钎料将开关元件251连接到二极管 252、扼流线圈253等。
[0125] (第二^^一实施方案）
[0126] 接下来，将说明第二i^一实施方案。第二i^一实施方案涉及装配有包括GaN基 HEMT的化合物半导体器件的电源设备。图20为示出根据第二十一实施方案的电源设备的 布线图。
[0127] 电源设备包括高电压初级侧电路261、低电压次级侧电路262和布置在初级侧电 路261与次级侧电路262之间的变压器263。
[0128] 初级侧电路261包括根据第二i^一实施方案的PFC电路250以及可以为例如连接 在PFC电路250中的电容器255的两个端子之间的全电桥逆变电路260的逆变电路。全电 桥逆变电路260包括多个(在实施方案中，为四个）开关元件264a、264b、264c和264d。
[0129] 次级侧电路262包括多个(在实施方案中，为三个）开关元件265a、265b和265c。
[0130] 在实施方案中，根据第一实施方案至第十八实施方案中的任一个实施方案的化合 物半导体器件用于PFC电路250的开关元件251，并且用于全电桥逆变电路260的开关元件 264a、264b、264c和264d。PFC电路250和全电桥逆变电路260为初级侧电路261的部件。 另一个方面，硅基常规MIS-FET(场效应晶体管)用于次级侧电路262的开关元件265a、265b 和 265c。
[0131] (第二十二实施方案）
[0132] 接下来，将说明第二十二实施方案。第二十二实施方案涉及装配有包括GaN基 HEMT的化合物半导体器件的放大器。图21为示出根据第二十二实施方案的放大器的布线 图。
[0133] 放大器包括数字预失真电路271、混频器272a和混频器272b、和功率放大器273。
[0134] 数字预失真电路271对输入信号中的非线性失真进行补偿。混频器272a将非线 性失真已经被补偿的输入信号与AC信号进行混频。功率放大器273包括根据第一实施方 案至第十八实施方案中的任一个实施方案的化合物半导体器件，并且对经与AC信号混频 的输入信号进行放大。在实施方案中，可以通过切换将输出侧的信号通过混频器272b与AC 信号混频，并且可以将混频后的信号发送回数字预失真电路271。放大器可以用作高频放大 器或高输出放大器。
[0135] 用在化合物半导体堆叠结构中的化合物半导体层的组分未特别限制，并且可以使 用例如氮化物(例如GaN、A1N和InN)。此外，可以使用氮化物(例如GaN、A1N和InN)的混 合晶体。
[0136] 栅电极、源电极和漏电极的结构不限于前述实施方案的那些结构。例如，各个电极 可以构造为单个层。形成电极的方法不限于剥离方法。如果可以得到欧姆特性，则可以省 略形成源电极和漏电极之后的热处理。此外，栅电极可以经受热处理。
[0137] 可以使用SiC衬底、蓝宝石衬底、硅衬底、GaN衬底、GaAs衬底等作为衬底。衬底可 以为导电衬底、半绝缘衬底和绝缘衬底中的任意一种。各层的厚度、材料等不限于以上所述 的实施方案中的那些。
[0138] 根据以上所述的化合物半导体器件等，由于形成含Si-C键的膜，所以可以更进一 步地抑制电流崩塌。
【权利要求】
1. 一种化合物半导体器件，包括： 衬底； 所述衬底上的氮化物的化合物半导体堆叠结构； 覆盖所述化合物半导体堆叠结构的钝化膜； 在所述化合物半导体堆叠结构上方的水平处的栅电极、源电极和漏电极；以及 含Si-c键的膜，所述含Si-c键的膜包含Si-c键并且包括在所述源电极和所述漏电极 之间的部分，所述部分与所述化合物半导体堆叠结构的上表面的至少一部分或者与所述钝 化膜的上表面的至少一部分接触。
2. 根据权利要求1所述的化合物半导体器件，其中，所述含Si-c键的膜包括沿厚度方 向在所述栅电极的所述漏电极一侧的端部与所述化合物半导体堆叠结构之间的部分。
3. 根据权利要求1或2所述的化合物半导体器件，其中， 所述化合物半导体堆叠结构含镓原子，并且 所述化合物半导体堆叠结构中的所述镓原子经由氧原子与所述含Si-C键的膜中的硅 原子键合。
4. 根据权利要求1至3中任一项所述的化合物半导体器件，其中， 所述钝化膜含硅原子，并且 所述钝化膜中的所述硅原子经由氧原子与所述含Si-C键的膜中的硅原子键合。
5. 根据权利要求1至4中任一项所述的化合物半导体器件，其中，所述含Si-C键的膜 电绝缘于所述栅电极或所述漏电极或者所述栅电极和所述漏电极两者。
6. 根据权利要求1至5中任一项所述的化合物半导体器件，包括连接到所述源电极并 且延伸到所述栅电极与所述漏电极之间的场板， 其中，所述含Si-C键的膜包括沿厚度方向在所述场板的所述漏电极一侧的端部与所 述化合物半导体堆叠结构之间的部分。
7. 根据权利要求1至6中任一项所述的化合物半导体器件，其中，所述含Si-C键的膜 包含甲基或羟基。
8. -种电源设备，包括： 根据权利要求1至7中任一项所述的化合物半导体器件。
9. 一种放大器，包括： 根据权利要求1至7中任一项所述的化合物半导体器件。
10. -种制造化合物半导体器件的方法，所述方法包括： 在衬底之上形成氮化物的化合物半导体堆叠结构； 形成覆盖所述化合物半导体堆叠结构的钝化膜； 在所述化合物半导体堆叠结构上方的水平处形成栅电极、源电极和漏电极；以及 形成含Si-c键的膜，所述含Si-c键的膜包含Si-c键并且包括所述源电极和所述漏电 极之间的部分，所述部分与所述化合物半导体堆叠结构的上表面的至少一部分或者与所述 钝化膜的上表面的至少一部分接触。
11. 根据权利要求10所述的方法，其中，所述含Si-c键的膜包括沿厚度方向在所述栅 电极的所述漏电极一侧的端部与所述化合物半导体堆叠结构之间的部分。
12. 根据权利要求10或11所述的方法，其中，形成所述含Si-c键的膜包括： 施加化学合成旋涂玻璃试剂；以及 固化所述化学合成旋涂玻璃试剂。
13. 根据权利要求10至12中任一项所述的方法，包括形成连接到所述源电极并且延伸 到所述栅电极与所述漏电极之间的场板， 其中，所述含Si-C键的膜包括沿厚度方向在所述场板的所述漏电极一侧的端部与所 述化合物半导体堆叠结构之间的部分。
14. 根据权利要求10至13中任一项所述的方法，其中， 所述化合物半导体堆叠结构包含镓原子，并且 所述化合物半导体堆叠结构中的所述镓原子经由氧原子与所述含Si-C键的膜中的硅 原子键合。
15. 根据权利要求10至14中任一项所述的方法，其中， 所述钝化膜含硅原子，并且， 所述钝化膜中的所述硅原子经由氧原子与所述含Si-C键的膜中的硅原子键合。
16. 根据权利要求10至15中任一项所述的方法，其中，所述含Si-C键的膜电绝缘于所 述栅电极或所述漏电极或者所述栅电极和所述漏电极两者。
【文档编号】H01L29/778GK104112772SQ201410116734
【公开日】2014年10月22日 申请日期:2014年3月26日 优先权日:2013年4月18日
【发明者】牧山刚三 申请人:富士通株式会社