一种半导体结构及其形成方法
【专利摘要】一种半导体结构，包括：一半导体衬底，多层超细硅线条，所述的多层超细硅线条的界面形状受衬底晶向和线条轴向晶向双重控制。形成方法包括：通过刻蚀工艺形成鱼鳍状硅岛Fin及其两端的源漏区；制备硅的腐蚀掩蔽层；形成多层超细硅线条。本发明的优点：最终形成的多层超细硅线条的位置与截面形状均匀、可控；对硅的各向异性腐蚀是自停止的，工艺窗口大，可在同一硅片上实现不同直径的硅线条；ICPECVD具有较强的窄槽填充能力，淀积牺牲层和腐蚀掩蔽层材料时无空洞；结合氧化技术可以制备尺寸小于10nm的线条，满足小尺寸器件关键工艺的要求；采用自上而下的加工方法，完全和体硅平面晶体管工艺兼容，工艺成本代价小。
【专利说明】一种半导体结构及其形成方法
【技术领域】
[0001]本发明属于超大规模集成电路制造【技术领域】，涉及一种多层超细硅线条的结构及其制备方法，尤其涉及一种结合鱼鳍状硅岛的侧壁掩膜技术与硅的各向异性腐蚀技术来制备位置与形状可控的多层超细硅线条的方法。
【背景技术】
[0002]随着摩尔定律推进到22nm工艺节点，传统平面器件因其短沟效应和可靠性问题愈加突出，导致器件性能严重退化，不能满足摩尔定律的要求。以鱼鳍型场效应晶体管(FinFET)为代表的三维多栅器件(Mult1-gate MOSFET，MuGFET)，以其出众的抑制短沟效应能力，以及集成密度高，与传统CMOS工艺兼容等优点，在22nm节点成功实现量产。
[0003]在三维多栅器件中，多层围栅纳米线场效应管(Mult1-Bridge-ChannelGate-all-around Nanowire FET, MBC GAA NWFET)具有非常突出的栅控能力，超高集成密度和驱动电流等优势，成为22nm节点后的有力竞争者。
[0004]制造多层围栅纳米线场效应管的关键技术之一是制备位置、截面形状均匀可控的多层超细硅线条。
[0005]香港科技大学的Ricky M.Y.Ng小组结合电感耦合等离子(ICP)刻蚀中的Bosch工艺与牺牲氧化，形成上下排列的多层纳米线[M.Y.Ng Ricky, et al.，EDL, 2009，30(5):520?522.]。但该方法形成纳米线的位置和截面形状因工艺涨落而不可控，进而造成器件性能涨
落严重。
[0006]韩国三星电子公司Sung-Young Lee等人以SiGe为牺牲层在体娃衬底上成功制备7 多层沟道场效应管[Sung-Young Lee, et al.，TED, 2003，2 (4): 253-257.]。其核心技术为在体硅上外延得到S1-SiGe的超晶格结构，通过湿法腐蚀去掉SiGe牺牲层得到多层悬空沟道。但该超晶格结构中的各层薄膜的质量与厚度受到晶格失配与应力释放等因素限制，且工艺相对复杂。
[0007]因此，业界急需一种多层超细硅线条的结构和制备方法，除了具有高的集成密度夕卜，同时又能克服公知技术的缺点。
【发明内容】
[0008]本发明提供一种半导体结构及其形成方法，以改善现有的公知技术。
[0009]术语说明:根据叶良修《半导体物理》第一章中定义:(100)、(110)、(111)、(112)为晶面的密勒指数;〈100>、〈110>、〈111>、〈112>为晶向指数。
[0010]本发明提供一种半导体结构，包括:一半导体衬底，多层超细硅线条，其特征是，所述的多层超细硅线条的界面形状受衬底晶向和线条轴向晶向双重控制:
[0011]对于(100)衬底上沿〈110〉的多层超细硅线条，顶层线条的截面为五边形，该五边形由一个(100)晶面、二个(110)晶面和二个(111)晶面围成；以下各层线条的截面为六边形，该六边形由两个(I1)晶面和四个(111)晶面围成；[0012]对于(110)衬底上沿〈110〉的多层超细硅线条，顶层线条的截面为五边形，该五边形由一个(110)晶面、二个(100)晶面和二个(111)晶面围成；以下各层线条的截面为六边形，该六边形由两个(100)晶面和四个(111)晶面围成；
[0013]对于(111)衬底和上沿〈110〉的多层超细硅线条，所有线条的截面均为矩形，该矩形由二个(111)晶面和二个(112)晶面围成。
[0014]本发明同时提供一种半导体结构的形成方法，包括:
[0015]A.提供一半导体衬底；
[0016]B.形成鱼鳍状硅岛Fin ;
[0017]为保证在步骤Dl中对Fin侧壁的各向异性腐蚀能自停止在(111)晶面，从而形成悬空的截面为多边形的多层超细硅线条，衬底晶向、Fin的长度方向和侧壁晶向需满足:对于(100)衬底，Fin的长度方向及其侧壁晶向均沿〈110〉；对于(110)衬底，Fin的长度方向沿〈110〉，其侧壁晶向沿〈100〉；对于(111)衬底，Fin的长度方向沿〈110〉，其侧壁晶向沿〈112〉；
[0018]Fin的高宽比的选择需满足最终形成的细线条的层数的要求；
[0019]C.形成Fin的侧壁腐蚀掩蔽层(侧壁掩膜技术)；
[0020]腐蚀掩蔽层的层数与位置决定细线条的层数与位置；通过牺牲层厚度定义出细线条的层间距，为保证经步骤Dl后形成的多层超细硅线条上下完全分离，牺牲层厚度
(H)与Fin宽度(ffFin)间需满足:对于(100)衬底，H>WFin*tan54.7 ° ;对于(110)衬底，H>ffFin*cot54.V ;对于(111)衬底，H>0 ;其中54.7°为硅的(100)晶面与(111)晶面的夹角；
[0021]具体实现步骤如下:
[0022]Cl.制备牺牲层，包括:
[0023]C101.在硅衬底上淀积牺牲层材料，所淀积的牺牲层材料厚度大于Fin高度；
[0024]C102.通过化学机械抛光(Chemical Mechanical Polishing, CMP)去除 Fin 顶部的牺牲层材料，露出Fin顶部；
[0025]C103.通过刻蚀定义出牺牲层厚度；
[0026]C2.制备腐蚀掩蔽层，包括:
[0027]C201.在牺牲层上淀积腐蚀掩蔽层材料，所淀积的腐蚀掩蔽层材料厚度大于Fin
高度；
[0028]C202.通过CMP去除Fin顶部的腐蚀掩蔽层材料，露出Fin顶部；
[0029]C203.通过刻蚀定义出腐蚀掩蔽层厚度；
[0030]C3.交替重复步骤Cl、C2，在Fin的侧壁形成周期性的“牺牲层-腐蚀掩蔽层”堆
叠结构；
[0031]C4.在Fin顶部淀积腐蚀掩蔽层；
[0032]C5.通过光刻在周期性的“牺牲层-腐蚀掩蔽层”堆叠结构上定义出硅的湿法腐蚀窗口 ；
[0033]C6.通过各向异性刻蚀工艺，将光刻定义的图形转移到牺牲层-腐蚀掩蔽层的堆叠结构上，露出娃衬底；
[0034]C7.去除牺牲层；[0035]D.形成多层超细硅线条，目的是从Fin的侧壁对其进行各向异性腐蚀，在侧壁腐蚀掩蔽层的保护下，腐蚀最终自停止于(111)晶面，形成多层截面为多边形的超细硅线条，具体实现步骤如下:
[0036]Dl.通过各向异性腐蚀形成截面为多边形的多层超细硅线条；
[0037]D2.将多层超细硅线条去除腐蚀掩蔽层。
[0038]进一步地，步骤D2中，在去除腐蚀掩蔽层之后，通过牺牲氧化可将多层超细硅线条的截面改为圆形，并进一步缩小其半径；该牺牲氧化为干法氧化，温度为850?950°C，优选 925。。；
[0039]进一步地，与经步骤B形成的Fin两端相连的微米尺度的源漏区或STI区可保证经步骤Dl形成的多层超细硅线条两端有足够的硅作为支撑；
[0040]进一步地，步骤Cl、C2、C4 中所述淀积可选 ALD(Atomic Layer Deposit1n,原子层淀积)、LPCVD (Low Pressure Chemical Vapor Deposit1n,低压化学气相淀积)、PECVD (Plasma Enhanced Chemical Vapor Deposit1n,等离子体增强化学气相淀积)、ICPECVD (Inductively Coupled Plasma Enhance Chemical Vapor Deposit1n,电感稱合等离子体增强化学气相淀积)或溅射等，优选ICPECVD。
[0041]进一步地，牺牲层材料可选S12，采用BHF(缓冲氢氟酸)溶液进行S12牺牲层的释放，BHF溶液浓度为HF = NH4F = 1:30?1:100，优选为1:40，腐蚀温度为常温；腐蚀掩蔽层材料可选Si3N4 ;采用浓磷酸进行Si3N4腐蚀掩蔽层的去除；腐蚀温度为170°C。
[0042]进一步地，牺牲层与腐蚀掩蔽层的材料组合不限于S12与Si3N4，但二者需满足:牺牲层与光刻胶的刻蚀速率比大于5:1 ;腐蚀掩蔽层与光刻胶的刻蚀速率比大于5:1 ;牺牲层与硅的刻蚀速率比大于5:1 ;腐蚀掩蔽层与硅的刻蚀速率比大于5:1。
[0043]进一步地,米用TMAH(Tetramethyl Ammonium Hydroxide,四甲基氢氧化铵)溶液进行所述硅的各向异性腐蚀；TMAH溶液浓度为10?25wt%，优选25wt%;腐蚀温度为35?60°C，优选 40°C。
[0044]本发明还提供一种多层围栅纳米线场效应管，使用上述半导体结构的形成方法制备出多层超细硅线条，然后经过标准CMOS工艺即可形成多层围栅纳米线场效应管。
[0045]本发明的优点和积极效果如下:
[0046]I)最终形成的多层超细硅线条的位置与截面形状均匀、可控；
[0047]2)对硅的各向异性腐蚀是自停止的，工艺窗口大，可在同一硅片上实现不同直径的硅线条；
[0048]3) ICPECVD具有较强的窄槽填充能力，淀积牺牲层和腐蚀掩蔽层材料时无空洞；
[0049]4)结合氧化技术可以制备尺寸小于1nm的线条，满足小尺寸器件关键工艺的要求；
[0050]5)采用TMAH溶液湿法腐蚀多晶硅，操作简便，安全；并且不会引入金属离子，适用于集成电路制造工艺中；
[0051]6)采用自上而下的加工方法，完全和体硅平面晶体管工艺兼容，工艺成本代价小。【专利附图】
【附图说明】
[0052]图1-14是本发明提出的基于各向异性腐蚀制备多层超细硅线条结构的工艺流程示意图。各图中，(a)为俯视图，(b) (C)分别为(a)中沿A-A’和B_B’的剖面图。
[0053]其中:
[0054]图1各向异性刻蚀形成鱼鳍状硅岛结构及与之相连的源漏区；
[0055]图2淀积牺牲层，CMP露出Fin顶部；
[0056]图3刻蚀定义牺牲层厚度；
[0057]图4淀积硅的腐蚀掩蔽层，CMP露出Fin顶部；
[0058]图5刻蚀定义腐蚀掩蔽层厚度；
[0059]图6淀积并定义第二层牺牲层厚度；
[0060]图7淀积并CMP顶部腐蚀掩蔽层；
[0061]图8定义并刻蚀出硅的各向异性腐蚀窗口 ；
[0062]图9释放牺牲层；
[0063]图10?图12各向异性腐蚀形成截面为多边形的多层超细硅线条；
[0064]图13超细线条的牺牲氧化，并通过湿法腐蚀去除包裹硅线条的氧化层，最终得到截面为圆形的多层超细硅线条。
[0065]图14为图例。
【具体实施方式】
[0066]下面结合附图和具体实例对本发明进行详细说明。
[0067]实施例1:
[0068]根据下列步骤可以实现2层直径约1nm的圆形纳米线结构:
[0069]I)在(111)体硅衬底上热生长50 A S12作为硬掩膜与硅衬底间的应力缓冲层；
[0070]2) LPCVD 10A Si3N4 作为刻蚀硬掩膜；
[0071]3)通过光刻在硬掩膜上定义出Fin及与Fin两端相连的源漏区，其中Fin结构的宽度为20nm，长度为300nm，长度方向与侧壁晶向均沿〈110〉；
[0072]4)通过各向异性刻蚀将图形转移到硬掩膜上，露出硅衬底；
[0073]5)通过各向异性刻蚀将硬掩膜上的图形转移到硅衬底上，形成Fin及与Fin两端相连的源漏区，其中Fin结构的高度为1000 A，宽度为20nm，长度为300nm，长度方向与侧壁晶向均沿〈110〉；
[0074]6)去除光刻胶；
[0075]7)用热(170°C )的浓磷酸去除Si3N4刻蚀硬掩膜；
[0076]8)用BHF溶液(HF = NH4F = 1:40)去除S12应力缓冲层，如图1所示；
[0077]9) ICPECVD 1500A S12 ；
[0078]10)CMP露出Fin顶部，如图2所示；
[0079]11)各向异性刻蚀去除700 A S12，剩余300 A S12作为第一层牺牲层，如图3所示；
[0080]12) ICPECVD 1200A Si3N4 ；
[0081]13)CMP露出Fin顶部，如图4所示；[0082]14)各向异性刻蚀去除500 ASi3N4，剩余200 A Si3N4作为第一层硅的腐蚀掩蔽层，如图5所示；
[0083]15) ICPECVD 100A S12 ；
[0084]16) CMP 露出 Fin 顶部；
[0085]17)各向异性刻蚀去除2()() \ S12，剩余300 A S12作为第二层牺牲层，如图6所示；
[0086]18) ICPECVD 1500,4 Si3N4 ；
[0087]19)CMP留下100 A Si3N4作为顶部硅的腐蚀掩蔽层，如图7所示；
[0088]20)电子束光刻定义硅的腐蚀窗口 ；
[0089]21)各向异性干法刻蚀去除窗口内的S12-Si3N4叠层材料，露出底部的硅；
[0090]22)去除光刻胶，如图8所示；
[0091]23)用BHF溶液(HF = NH4F = 1:40)去除S12牺牲层，如图9所示；
[0092]24)用溶液浓度为25?七％的了獻!1在40°C下各向异性腐蚀硅，使上下的细线条完全分离，如图10所示；
[0093]25)用热(170°C )的浓磷酸去除Si3N4腐蚀掩蔽层；
[0094]26)在925°C下进行干氧氧化，得到截面为圆形、直径为5nm的硅纳米线；
[0095]27)用BHF溶液(HF = NH4F = 1:40)去除包裹在硅纳米线周围的氧化层，如图13所示；最终得到直径约5nm的2层纳米线结构。
[0096]实施例2:
[0097]根据下列步骤可以实现2层直径约5nm的方形纳米线结构:
[0098]I)在(100)体硅衬底上热生长50 A S1Jt为硬掩膜与硅衬底间的应力缓冲层；
[0099]2) LPCVD 10A Si3N4 作为刻蚀硬掩膜；
[0100]3)通过光刻在硬掩膜上定义出Fin及与Fin两端相连的源漏区，其中Fin结构的宽度为10nm，长度为300nm，长度方向沿〈110〉，侧壁晶向均沿〈112〉；
[0101]4)通过各向异性刻蚀将图形转移到硬掩膜上，露出硅衬底；
[0102]5)通过各向异性刻蚀将硬掩膜上的图形转移到硅衬底上，形成Fin及与Fin两端相连的源漏区，其中Fin结构的高度为1000 A，宽度为10nm，长度为300nm，长度方向沿〈110〉，侧壁晶向均沿〈112〉；
[0103]6)去除光刻胶；
[0104]7)用热(170°C )的浓磷酸去除Si3N4刻蚀硬掩膜；
[0105]8)用BHF溶液(HFiNH4F = 1:40)去除S12应力缓冲层；
[0106]9) ICPECVD 1500λ S12 ；
[0107]10) CMP 露出 Fin 顶部；
[0108]11)各向异性刻蚀去除700 A S12，剩余300 A S12作为第一层牺牲层；
[0109]12) ICPECVD 1200A Si3N4 ；
[0110]13) CMP 露出 Fin 顶部；[0111]14)各向异性刻蚀去除500A Si3N4，剩余200A Si3N4作为第一层硅的腐蚀掩蔽层；
[0112]15) ICPECVD Hiuu \ S12 ；
[0113]16) CMP 露出 Fin 顶部；
[0114]17)各向异性刻蚀去除200 A S12，剩余300 A S12作为第二层牺牲层；
[0115]18) ICPECVD 1500A Si3N4 ；
[0116]19) CMP留下100 A Si3N4作为顶部硅的腐蚀掩蔽层，；
[0117]20)电子束光刻定义硅的腐蚀窗口 ；
[0118]21)各向异性干法刻蚀去除窗口内的S12-Si3N4叠层材料，露出底部的硅；
[0119]22)去除光刻胶；
[0120]23)用 BHF 溶液(HFiNH4F = 1:40)去除 S12 牺牲层；
[0121]24)用溶液浓度为25wt%的TMAH在40°C下各向异性腐蚀硅，使上下的细线条完全分离，如图11所示； [0122]25)用热(170°C )的浓磷酸去除Si3N4腐蚀掩蔽层；
[0123]最终得到直径约1nm的2层截面为方形的纳米线结构。
[0124]实施例3:
[0125]制备3层直径约1nm的纳米线结构。
[0126]1)在(110)体硅衬底上热生长50 A S12作为刻蚀硬掩膜与硅衬底间的应力缓冲层；
[0127]2) LPCVD IUOΛ Si3N4作为硅的刻蚀硬掩膜；
[0128]3)通过光刻定义Fin及与Fin两端相连的源漏区，其中Fin结构的宽度为30纳米，长度为300纳米，长度方向沿〈110〉晶向，侧壁沿〈100〉晶向；
[0129]4)通过各向异性刻蚀将图形转移到硬掩膜上，露出硅衬底；
[0130]5)通过各向异性刻蚀将硬掩膜上的图形转移到硅衬底上，形成Fin及与Fin两端相连的源漏区，其中Fin结构的高度为2100 Α，宽度为30纳米，长度为300纳米，长度方向沿〈110〉晶向，侧壁沿〈100〉晶向；
[0131]6)去除光刻胶；
[0132]7)用热(170°C )的浓磷酸去除Si3N4刻蚀硬掩膜；
[0133]8)用BHF溶液(HFiNH4F = 1:40)去除S12应力缓冲层；
[0134]9) ICPECVD 2500A 多晶锗；
[0135]10) CMP 露出 Fin 顶部；
[0136]11)各向异性刻蚀去除1600 A多晶锗，剩余500 A多晶锗作为第一层牺牲层；
[0137]12) ICPECVD 2000A S12 ；
[0138]13) CMP 露出 Fin 顶部；
[0139]14)各向异性刻蚀去除MOOAS12，剩余、)U/\ ;i02作为第一层硅的腐蚀掩蔽层；[0140]15) ICPECVD 1800A 多晶锗；
[0141]16) CMP 露出 Fin 顶部；
[0142]17)各向异性刻蚀去除900 A多晶锗，剩余500 A多晶锗作为第二层牺牲层；
[0143]18) ICPECVD 1300A S12 ；
[0144]19) CMP 露出 Fin 顶部；
[0145]20)各向异性刻蚀去除700 A S12，剩余200 A S12作为第二层硅的腐蚀掩蔽层；
[0146]21) ICPECVD 1100Λ 多晶锗；
[0147]22) CMP 露出 Fin 顶部；
[0148]23)各向异性刻蚀去除200 A多晶锗，剩余500 A多晶锗作为第三层牺牲层；
[0149]24) ICPECVD 1500A S12 ；
[0150]25) CMP留下IUOU A S12作为顶部硅的腐蚀掩蔽层；
[0151]26)采用193hm ?ti式光刻定义硅的腐蚀窗口 ；
[0152]27)各向异性干法刻蚀去除窗口内的多晶锗-S12叠层材料，露出底部的硅；
[0153]28)去除光刻胶；
[0154]29)采用氨水与双氧水的混合液(NH4OH = H2O2 = H2O = 2:2:5)在室温下去除多晶锗牺牲层；
[0155]30)用溶液浓度为25￥七％的了獻!1在40°C下各向异性腐蚀硅，使上下的细线条完全分离，如图12所示；
[0156]31)采用BHF溶液(HFiNH4F = 1:40)去除S12腐蚀掩蔽层；
[0157]32)在925°C下进行干氧氧化，得到截面为圆形、直径为5nm的硅纳米线；
[0158]33)用BHF溶液(HF = NH4F = 1:40)去除包裹在硅纳米线周围的氧化层；
[0159]最终得到直径约1nm的3层纳米线结构。
[0160]本发明实施例并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【权利要求】
1.一种半导体结构，包括:一半导体衬底，多层超细硅线条，其特征是，所述的多层超细硅线条的界面形状受衬底晶向和线条轴向晶向双重控制: 对于(100)衬底上沿〈110〉的多层超细硅线条，顶层线条的截面为五边形，该五边形由一个(100)晶面、二个(110)晶面和二个(111)晶面围成；以下各层线条的截面为六边形，该六边形由两个(110)晶面和四个(111)晶面围成； 对于(110)衬底上沿〈110〉的多层超细硅线条，顶层线条的截面为五边形，该五边形由一个(110)晶面、二个(100)晶面和二个(111)晶面围成；以下各层线条的截面为六边形，该六边形由两个(100)晶面和四个(111)晶面围成； 对于(111)衬底和上沿〈110〉的多层超细硅线条，所有线条的截面均为矩形，该矩形由二个(111)晶面和二个(112)晶面围成。
2.—种半导体结构的形成方法，其特征是，包括如下步骤: A.提供一半导体衬底； B.形成鱼鳍状硅岛Fin;需满足条件:对于(100)衬底，Fin的长度方向及其侧壁晶向均沿〈110〉；对于(110)衬底，Fin的长度方向沿〈110〉，其侧壁晶向沿〈100〉;对于(111)衬底，Fin的长度方向沿〈110〉，其侧壁晶向沿〈112〉；Fin的高宽比的选择需满足最终形成的细线条的层数的要求； C.形成Fin的侧壁腐蚀掩蔽层；具体实现步骤如下: Cl.制备牺牲层，包括 : C101.在硅衬底上淀积牺牲层材料，所淀积的牺牲层材料厚度大于Fin高度； C102.通过化学机械抛光去除Fin顶部的牺牲层材料，露出Fin顶部； C103.通过刻蚀定义出牺牲层厚度； C2.制备腐蚀掩蔽层，包括: C201.在牺牲层上淀积腐蚀掩蔽层材料，所淀积的腐蚀掩蔽层材料厚度大于Fin高度； C202.通过CMP去除Fin顶部的腐蚀掩蔽层材料，露出Fin顶部； C203.通过刻蚀定义出腐蚀掩蔽层厚度； C3.交替重复步骤Cl、C2，在Fin的侧壁形成周期性的“牺牲层_腐蚀掩蔽层”堆叠结构； C4.在Fin顶部淀积腐蚀掩蔽层； C5.通过光刻在周期性的“牺牲层-腐蚀掩蔽层”堆叠结构上定义出硅的湿法腐蚀窗Π ； C6.通过各向异性刻蚀工艺，将光刻定义的图形转移到牺牲层-腐蚀掩蔽层的堆叠结构上，露出娃衬底； C7.去除牺牲层； D.形成多层超细硅线条，目的是从Fin的侧壁对其进行各向异性腐蚀，在侧壁腐蚀掩蔽层的保护下，腐蚀最终自停止于(111)晶面，形成多层截面为多边形的超细硅线条，具体实现步骤如下: Dl.通过各向异性腐蚀形成截面为多边形的多层超细硅线条； D2.将多层超细硅线条去除腐蚀掩蔽层。
3.如权利要求2所述的半导体结构的形成方法，其特征是，步骤D2中，在去除腐蚀掩蔽层之后，通过牺牲氧化将多层超细硅线条的截面改为圆形，并进一步缩小其半径。
4.如权利要求2所述的半导体结构的形成方法，其特征是，与经步骤B形成的Fin两端相连的源漏区或STI区为微米尺度。
5.如权利要求2所述的半导体结构的形成方法，其特征是，步骤C1、C2、C4中所述淀积可选 ALD、LPCVD、PECVD、ICPECVD 或溅射。
6.如权利要求2所述的半导体结构的形成方法，其特征是，所述牺牲层材料为S12，采用BHF溶液进行S12牺牲层的释放，BHF溶液浓度为HF = NH4F = 1:30~1:100，腐蚀温度为常温；所述腐蚀掩蔽层材料选Si3N4 ;采用浓磷酸进行Si3N4腐蚀掩蔽层的去除；腐蚀温度为170。。。
7.如权利要求2所述的半导体结构的形成方法，其特征是，所述牺牲层与腐蚀掩蔽层的材料组合需满足:牺牲层与光刻胶的刻蚀速率比大于5:1 ;腐蚀掩蔽层与光刻胶的刻蚀速率比大于5:1 ;牺牲层与硅的刻蚀速率比大于5:1 ;腐蚀掩蔽层与硅的刻蚀速率比大于5:1。
8.如权利要求2所述的半导体结构的形成方法，其特征是，采用TMAH溶液进行所述硅的各向异性腐蚀；TMAH溶液浓度为10~25wt% ;腐蚀温度为35~60°C。
9.如权利要求2所述的半导体结构的形成方法，其特征是，步骤C中，腐蚀掩蔽层的层数与位置决定细线条的层数与位置；通过牺牲层厚度定义出细线条的层间距，为保证经步骤Dl后形成的多层超细硅线条上下完全分离，牺牲层厚度H与Fin宽度WFin间需满足:对于(100)衬底，H>ffFin*tan54.7。;对于(110)衬底，H>WFin*cot54.7。;对于(111)衬底，H>0 ；其中54.7°为硅的(100)晶面与(111)晶面的夹角。
10.如权利要求3所述的半导体结构的形成方法，其特征是，所述牺牲氧化为干法氧化，温度为850~950°C。
11.如权利要求6所述的半导体结构的形成方法，其特征是，所述的BHF溶液浓度为HFiNH4F = 1:40。
12.—种多层围栅纳米线场效应管，其特征是，用权利要求1至11中任一种半导体结构的形成方法制备出多层超细硅线条，然后经过标准CMOS工艺即可形成多层围栅纳米线场效应管。
【文档编号】H01L23/528GK104037159SQ201410275700
【公开日】2014年9月10日 申请日期:2014年6月19日 优先权日:2014年6月19日
【发明者】黎明, 杨远程, 樊捷闻, 宣浩然, 张昊, 黄如 申请人:北京大学