一种阵列基板、其制备方法、液晶显示屏及显示装置制造方法
【专利摘要】本发明公开了一种阵列基板、其制备方法、液晶显示屏及显示装置，该阵列基板包括衬底基板以及位于衬底基板上的薄膜晶体管和像素电极；其中，薄膜晶体管中的有源层与像素电极同层设置。由于在该阵列基板中，有源层采用透明氧化物半导体材料，对氧化物半导体材料进行等离子体处理可以提高氧化物半导体材料中载流子的浓度，因此可以采用制备有源层的氧化物半导体材料来制备像素电极，从而将像素电极与有源层同层设置，这样在制备阵列基板时，就不需要增加新的制备像素电极的构图工艺，仅需变更对应的膜层的构图即可实现有源层和像素电极同时制备，从而可以减少掩膜次数，简化制作工序，节省生产成本，提高生产效率，缩短生产时间。
【专利说明】一种阵列基板、其制备方法、液晶显示屏及显示装置
【技术领域】
[0001] 本发明涉及显示【技术领域】，尤其涉及一种阵列基板、其制备方法、液晶显示屏及显 示装置。
【背景技术】
[0002] 液晶显示屏包括阵列基板、对向基板以及位于该两基板之间的液晶层，在阵列基 板面向液晶层的一侧具有薄膜晶体管和像素电极等。其中，薄膜晶体管一般包括栅电极、有 源层、源电极以及漏电极。具体地，薄膜晶体管的结构可以为底栅型或顶栅型，以底栅型结 构的阵列基板为例，如图1所示，包括衬底基板1，依次位于衬底基板1上的栅电极2、栅极 绝缘层3、有源层4、刻蚀阻挡层5、源电极6、漏电极7、绝缘层8以及像素电极9。
[0003] 无论底栅型结构的阵列基板或顶栅型结构的阵列基板，在制备时需要使用掩膜板 进行构图的部件至少包括：栅电极的图形，有源层的图形，刻蚀阻挡层的图形，源电极和漏 电极的图形，绝缘层的图形以及像素电极的图形。因此，上述阵列基板的制备需要经过六道 掩膜构图工艺，存在制备工艺复杂，制造流程繁多，成本高，耗时长等问题。
[0004] 因此，如何简化阵列基板的制作工艺，是本领域技术人员亟需解决的技术问题。
【发明内容】
[0005] 本发明实施例提供了一种阵列基板、其制备方法、液晶显示屏及显示装置，用以简 化阵列基板的制作工艺。
[0006] 本发明实施例提供的一种阵列基板，包括衬底基板，以及位于所述衬底基板上的 薄膜晶体管和像素电极；其中，所述薄膜晶体管包括相互绝缘的栅电极和有源层，以及与所 述有源层分别电性连接的源电极和漏电极；所述像素电极与所述漏电极电性连接；
[0007] 所述像素电极与所述有源层同层设置，所述有源层的材料为透明氧化物半导体材 料，所述像素电极的材料为所述透明氧化物半导体材料经过等离子体处理后的材料。
[0008] 本发明实施例提供的上述阵列基板，由于在该阵列基板中，有源层的材料采用透 明氧化物半导体材料，对氧化物半导体材料进行等离子体处理可以提高氧化物半导体材料 中载流子的浓度，因此可以采用制备有源层的氧化物半导体材料来制备像素电极，从而将 像素电极与有源层同层设置，这样在制备阵列基板时，就不需要增加新的制备像素电极的 构图工艺，仅需变更对应的膜层的构图即可实现有源层和像素电极同时制备，从而可以减 少掩膜次数，简化制作工序，节省生产成本，提高生产效率，缩短生产时间。
[0009] 具体地，为了便于实施，在本发明实施例提供的上述阵列基板中，在所述薄膜晶体 管中：
[0010] 所述有源层位于所述源电极和所述漏电极的上方；
[0011] 所述源电极和所述漏电极均位于所述栅电极的上方。
[0012] 或者，具体地，为了便于实施，在本发明实施例提供的上述阵列基板中，在所述薄 膜晶体管中：
[0013] 所述有源层位于所述源电极和所述漏电极的上方；
[0014] 所述栅电极位于所述有源层的上方。
[0015] 或者，具体地，为了便于实施，在本发明实施例提供的上述阵列基板中，在所述薄 膜晶体管中：
[0016] 所述源电极和所述漏电极均位于所述有源层的上方；
[0017] 所述栅电极位于所述有源层的下方。
[0018] 或者，具体地，为了便于实施，在本发明实施例提供的上述阵列基板中，在所述薄 膜晶体管中：
[0019] 所述源电极和所述漏电极均位于所述有源层的上方；
[0020] 所述栅电极位于所述源电极和所述漏电极的上方。
[0021] 较佳地，为了避免在对源电极和漏电极进行构图工艺的过程中，对位于源电极和 漏电极下方的氧化物有源层造成损坏，本发明实施例提供的上述阵列基板还包括：位于所 述源电极和所述漏电极与所述有源层之间的刻蚀阻挡层。
[0022] 进一步地，本发明实施例提供的上述阵列基板，还包括：与所述像素电极相互绝缘 的公共电极。
[0023] 本发明实施例还提供了一种液晶显示屏，包括本发明实施例提供的上述阵列基 板。
[0024] 本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述液晶显示 屏。
[0025] 本发明实施例还提供了本发明实施例的上述任一种阵列基板的制备方法，包括在 衬底基板上形成包括薄膜晶体管和像素电极的图形；
[0026] 采用一次构图工艺形成所述薄膜晶体管中有源层和所述像素电极的图形；
[0027] 并对所述像素电极的图形进行等离子体处理。
[0028] 本发明实施例提供的上述阵列基板的制备方法，由于采用一次构图工艺形成薄 膜晶体管中有源层和像素电极的图形，因此与现有阵列基板制备方法相比，不用增加新的 制备像素电极的构图工艺，仅需变更对应的膜层的构图即可实现有源层和像素电极同时制 备，从而可以减少掩膜次数，简化制作工序，节省生产成本，提高生产效率，以及缩短生产时 间。
【专利附图】
【附图说明】
[0029] 图1为现有技术中阵列基板的结构示意图；
[0030] 图2a至图2d分别为本发明实施例提供的阵列基板的结构示意图；
[0031] 图3a至图3d分别为本发明实施例提供的阵列基板的制备方法中各步骤的侧视 图；
[0032] 图4a至图4d分别为本发明实施例提供的阵列基板的制备方法中各步骤的俯视 图；
[0033] 图5a至图5e分别为本发明实施例提供的阵列基板的制备方法中步骤（4)中具体 步骤的侧视图。
【具体实施方式】
[0034] 下面结合附图，对本发明实施例提供的阵列基板、其制备方法、液晶显示屏及显示 装置的【具体实施方式】进行详细地说明。
[0035] 附图中各膜层的形状和大小不反映阵列基板的真实比例，且仅为阵列基板的局部 结构，目的只是示意说明本
【发明内容】
。
[0036] 本发明实施例提供的一种阵列基板，以阵列基板中的一个像素单元为例，如图2a 至图2d所示，包括衬底基板01，以及位于衬底基板01上的薄膜晶体管02和像素电极03 ; 其中，薄膜晶体管02包括相互绝缘的栅电极021和有源层022,以及与有源层022分别电性 连接的源电极023和漏电极024 ;像素电极03与漏电极024电性连接；
[0037] 像素电极03与有源层022同层设置，有源层022的材料为透明氧化物半导体材 料，像素电极03的材料为该透明氧化物半导体材料经过等离子体处理后的材料。
[0038] 具体地，在本发明实施例提供的上述阵列基板中，如图2a至图2d所示，在栅电极 021和有源层022之间可以通过设置栅极绝缘层04实现栅电极021和有源层022相互绝 缘。
[0039] 本发明实施例提供的上述阵列基板，由于在该阵列基板中，有源层的材料为透明 氧化物半导体材料，对氧化物半导体材料进行等离子体处理可以提高氧化物半导体材料中 载流子的浓度，因此可以采用制备有源层的氧化物半导体材料来制备像素电极，从而将像 素电极与有源层同层设置，这样在制备阵列基板时，就不需要增加新的制备像素电极的构 图工艺，仅需变更对应的膜层的构图即可实现有源层和像素电极同时制备，从而可以减少 掩膜次数，简化制作工序，节省生产成本，提高生产效率，缩短生产时间。
[0040] 较佳地，在本发明实施例提供的上述阵列基板中，有源层的材料具体可以为铟镓 锌氧化物（IGZ0)、氧化锌（ZnO)、铟锌氧化物（ΙΖ0)或铟锡锌氧化物（ΙΤΖ0)，当然，有源层的 材料也可以为能够实现本发明方案的其他材料，在此不做限定。
[0041] 在具体实施时，在本发明实施例提供的上述阵列基板中，如图2a和2b所示，有源 层022可以位于源电极023和漏电极024的上方，这样可以省去刻蚀阻挡层的制备，省去对 刻蚀阻挡层图形的构图工艺，从而可以进一步地减少掩膜次数，简化制作工序，节省生产成 本，提高生产效率，缩短生产时间；具体地，如图2a所示，薄膜晶体管02可以为底栅型结构， 即在薄膜晶体管02中，源电极023和漏电极024均位于栅电极021的上方；或者，如图2b 所示，薄膜晶体管02也可以为顶栅型结构，即在薄膜晶体管02中，栅电极021位于有源层 022的上方。
[0042] 当然，在具体实施时，在本发明实施例提供的上述阵列基板中，如图2c和图2d所 示，源电极023和漏电极024也可以均位于有源层022的上方；具体地，如图2c所示，薄膜 晶体管02可以为底栅型结构，即在薄膜晶体管02中，栅电极021位于有源层022的下方； 或者，如图2d所示，薄膜晶体管02也可以为顶栅型结构，即在薄膜晶体管02中，栅电极021 位于源电极023和漏电极024的上方。
[0043] 较佳地，在本发明实施例提供的上述阵列基板中，在薄膜晶体管02中的源电极 023和漏电极024均位于有源层022的上方时，如图2c和图2d所示，为了避免在对源电极 023和漏电极024进行构图工艺过程中，对位于源电极023和漏电极024下方的氧化物有源 层022造成损坏，该阵列基板还应包括：位于源电极023和漏电极024与有源层022之间的 刻蚀阻挡层05。
[0044] 进一步地，本发明实施例提供的上述阵列基板可以应用于高级超维场开关（ADS) 型和平面内开关（IPS)液晶显示屏，即上述阵列基板还可以包括与像素电极03相互绝缘的 公共电极；或者，本发明实施例提供的上述阵列基板也可以应用于扭转向列（TN)型液晶显 示屏，在此不作限定。
[0045] 基于同一发明构思，本发明实施例还提供了一种液晶显示屏，包括本发明实施例 提供的上述阵列基板，对于该液晶显示屏的其它必不可少的组成部分均为本领域的普通技 术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该液晶显示屏的实施 可以参见上述阵列基板的实施例，重复之处不再赘述。
[0046] 基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提 供的上述液晶显示屏，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数 码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组 成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明 的限制。该显示装置的实施可以参见上述液晶显示屏的实施例，重复之处不再赘述。
[0047] 基于同一发明构思，本发明实施例还提供了上述任一种阵列基板的制备方法，包 括在衬底基板上形成包括薄膜晶体管和像素电极的图形；
[0048] 采用一次构图工艺形成薄膜晶体管中有源层和像素电极的图形；
[0049] 并对像素电极的图形进行等离子体处理，以提高像素电极中载流子的浓度。
[0050] 本发明实施例提供的上述阵列基板的制备方法，由于采用一次构图工艺形成薄 膜晶体管中有源层和像素电极的图形，因此与现有阵列基板制备方法相比，不用增加新的 制备像素电极的构图工艺，仅需变更对应的膜层的构图即可实现有源层和像素电极同时制 备，从而可以减少掩膜次数，简化制作工序，节省生产成本，提高生产效率，以及缩短生产时 间。
[0051] 较佳地，为了进一步地减少掩膜次数，节省生产成本，本发明实施例提供的上述制 备方法，在形成薄膜晶体管中有源层的图形之前，可以先形成源电极和漏电极的图形，这样 可以省去刻蚀阻挡层的制备，省去对刻蚀阻挡层图形的构图工艺，从而可以进一步地减少 掩膜次数，简化制作工序，节省生产成本，提高生产效率，缩短生产时间。
[0052] 下面以制备如图2a所示的阵列基板为例，对上述阵列基板的制备方法进行说明。
[0053] 具体地，制备如图2a所示的阵列基板，具体制作过程包括以下几个步骤：
[0054] (1)、在衬底基板01上形成栅电极021的图形，如图3a和图4a所示；
[0055] (2)、在栅电极021上沉积栅极绝缘层04,如图3b和图4b所示；
[0056] (3)、通过一次构图工艺在栅极绝缘层04上形成源电极023和漏电极024的图形， 如图3c和图4c所不；
[0057] (4)、通过一次构图工艺在源电极023和漏电极024上形成有源层022和像素电极 03的图形，如图3d和图4d所示。
[0058] 其中，图4a至图4d分别为图3a至图3d相对应的俯视图。
[0059] 具体地，本发明实施例提供的上述阵列基板的制备方法中的步骤（4)在具体实施 时，以采用氧化锌通过一次构图工艺形成有源层和像素电极的图形为例进行说明，具体步 骤可以包括：
[0060] 首先，在源电极023和漏电极024上沉积氧化锌06,如图5a所示；
[0061] 然后，在氧化锌06上涂覆光刻胶07,如图5b所示；
[0062] 接着，利用掩膜板对光刻胶07进行曝光、显影处理，如图5c所示；
[0063] 再然后，对没有覆盖光刻胶07的氧化锌06进行等离子体处理，得到像素电极03 的图形，如图5d所示；
[0064] 较佳地，为了优化等离子体处理的效果，在对光刻胶07进行曝光、显影处理之后， 在对没有覆盖光刻胶07的氧化锌06进行等离子体处理之前，还可以对氧化锌06进行抛光 处理。
[0065] 最后，剥离剩余的光刻胶07,得到有源层022的图形，如图5e所示。
[0066] 此外，还可以类似地制备如图2b、图2c和图2d所示的阵列基板，在此不作赘述。
[0067] 在本发明实施例提供的上述阵列基板的制备方法中，像素电极与有源层通过一次 购图工艺形成，制备如图2a和图2b所示的薄膜晶体管和像素电极的图形总共使用了 3道 掩膜构图进行构图，制备如图2c和图2d所示的薄膜晶体管和像素电极总共使用了 4道掩 膜构图进行构图；而在现有的阵列基板的制备方法中，形成薄膜晶体管和像素电极的图形 需要6道掩膜构图工艺，因此，本发明实施例提供的制备方法与现有的制备方法相比，可以 减少掩膜次数，简化制作工序，节省成本高，以及缩短生产时间。
[0068] 需要说明的是，在本发明实施例提供的上述阵列基板的制备方法中，构图工艺可 只包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他 用于形成预定图形的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、 掩模板、曝光机等形成图形的工艺。在具体实施时，可根据本发明中所形成的结构选择相应 的构图工艺。
[0069] 本发明实施例提供的一种阵列基板、其制备方法、液晶显示屏及显示装置，该阵列 基板包括衬底基板，以及位于衬底基板上的薄膜晶体管和像素电极；其中，薄膜晶体管包括 相互绝缘的栅电极和有源层，以及与有源层分别电性连接的源电极和漏电极；像素电极与 有源层同层设置，有源层的材料为透明氧化物半导体材料，像素电极的材料为该透明氧化 物半导体材料经过等离子体处理后的材料。由于在该阵列基板中，有源层的材料采用透明 氧化物半导体材料，对氧化物半导体材料进行等离子体处理可以提高氧化物半导体材料中 载流子的浓度，因此可以采用制备有源层的氧化物半导体材料来制备像素电极，从而将像 素电极与有源层同层设置，这样在制备阵列基板时，就不需要增加新的制备像素电极的构 图工艺，仅需变更对应的膜层的构图即可实现有源层和像素电极同时制备，从而可以减少 掩膜次数，简化制作工序，节省生产成本，提高生产效率，缩短生产时间。
[0070] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精 神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围 之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1. 一种阵列基板，包括衬底基板，以及位于所述衬底基板上的薄膜晶体管和像素电极； 其中，所述薄膜晶体管包括相互绝缘的栅电极和有源层，以及与所述有源层分别电性连接 的源电极和漏电极；所述像素电极与所述漏电极电性连接，其特征在于； 所述像素电极与所述有源层同层设置，所述有源层的材料为透明氧化物半导体材料， 所述像素电极的材料为所述透明氧化物半导体材料经过等离子体处理后的材料。
2. 如权利要求1所述的阵列基板，其特征在于，在所述薄膜晶体管中： 所述有源层位于所述源电极和所述漏电极的上方； 所述源电极和所述漏电极均位于所述栅电极的上方。
3. 如权利要求1所述的阵列基板，其特征在于，在所述薄膜晶体管中： 所述有源层位于所述源电极和所述漏电极的上方； 所述栅电极位于所述有源层的上方。
4. 如权利要求1所述的阵列基板，其特征在于，在所述薄膜晶体管中： 所述源电极和所述漏电极均位于所述有源层的上方； 所述栅电极位于所述有源层的下方。
5. 如权利要求1所述的阵列基板，其特征在于，在所述薄膜晶体管中： 所述源电极和所述漏电极均位于所述有源层的上方； 所述栅电极位于所述源电极和所述漏电极的上方。
6. 如权利要求4或5所述的阵列基板，其特征在于，还包括：位于所述源电极和所述漏 电极与所述有源层之间的刻蚀阻挡层。
7. 如权利要求1-6任一项所述的阵列基板，其特征在于，还包括：与所述像素电极相互 绝缘的公共电极。
8. -种液晶显示屏，其特征在于，包括如权利要求1-7任一项所述的阵列基板。
9. 一种显示装置，其特征在于，包括如权利要求8所述的液晶显示屏。
10. -种如权利要求1-7任一项所述的阵列基板的制备方法，包括在衬底基板上形成 包括薄膜晶体管和像素电极的图形，其特征在于： 采用一次构图工艺形成所述薄膜晶体管中有源层和所述像素电极的图形； 并对所述像素电极的图形进行等离子体处理。
【文档编号】H01L27/12GK104091809SQ201410298647
【公开日】2014年10月8日 申请日期:2014年6月26日 优先权日:2014年6月26日
【发明者】崔承镇, 金熙哲, 宋泳锡, 刘圣烈 申请人:京东方科技集团股份有限公司