阵列基板及其制作方法、显示装置制造方法

阵列基板及其制作方法、显示装置制造方法
【专利摘要】本发明实施例提供阵列基板及其制作方法、显示装置，涉及显示【技术领域】，减少低温多晶硅AMOLED阵列基板制作过程中的掩膜曝光工艺的次数。在制备上述阵列基板的过程中，可以通过一次构图工艺在衬底基板上形成包括栅极、栅极绝缘层、多晶硅有源层；再通过一次构图工艺形成位于钝化层表面的第一过孔和第二过孔的图案；又通过一次构图工艺形成源极、漏极以及像素电极；其中，源极、漏极分别通过第一过孔和第二过孔与多晶硅有源层电连接。最后，通过一次构图工艺形成像素界定层。
【专利说明】阵列基板及其制作方法、显示装置

【技术领域】
[0001] 本发明涉及显示【技术领域】，尤其涉及阵列基板及其制作方法、显示装置。

【背景技术】
[0002] 随着显示技术的急速进步，作为显示装置核心的半导体元件技术也随之得到了 飞跃性的进步。对于现有的显示装置而言，有机发光二极管（Organic Light Emitting Diode，0LED)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作 在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。0LED按驱动方式可分为 PMOLED (Passive Matrix Driving 0LED，无源矩阵驱动有机发光二极管）和AMOLED (Active Matrix Driving 0LED，有源矩阵驱动有机发光二极管）两种。
[0003] 由于AMOLED显示器具有低制造成本、高应答速度、省电、可用于便携式设备的直 流驱动、工作温度范围大等等优点而可望成为取代IXD(liquid crystal display,液晶显 示器）的下一代新型平面显示器。
[0004] 在AMOLED的构架中，可使用非晶硅、多晶硅、氧化物半导体或有机薄膜晶体管驱 动，由于非晶硅或有机薄膜晶体管的载流子迁移率小，电阻率大，通过相同电流时，功耗较 大，电流承载能力较小，因此驱动高亮度的0LED所需的电压较高且器件体积较大。现有的， 在AMOLED阵列基板中采用多晶硅的结构，如图1所示，由多晶硅构成的多晶硅有源层102 位于缓冲层200的表面；上述多晶硅有源层102的表面依次具有栅极绝缘层101、栅极100、 层间绝缘层201 ;源极106和漏极107通过位于层间绝缘层201表面的过孔与该多晶硅有 源层102电连接，像素电极108通过位于钝化层103表面的过孔与漏极107电连接；像素电 极108以及钝化层103的表面设置有像素界定层109。
[0005] 然而，采用现有技术在制作上述AMOLED阵列基板的过程中，通常需要多次应用构 图工艺，例如8?9道掩膜曝光工艺。这样一来，不仅工艺过程复杂，成本较高，而且繁琐的 工艺步骤还会导致生产误差的不断叠加，使得AMOLED显示装置的质量难以保证。


【发明内容】

[0006] 本发明的实施例提供阵列基板及其制作方法、显示装置，减少低温多晶硅AMOLED 阵列基板制作过程中的掩膜曝光工艺的次数。
[0007] 为达到上述目的，本发明的实施例采用如下技术方案：
[0008] 本发明实施例的一方面，提供一种阵列基板的制作方法，包括：
[0009] 在衬底基板上通过一次构图工艺形成包括栅极、栅极绝缘层、多晶硅有源层的图 案；
[0010] 在形成有上述图案的基板表面，形成钝化层，并在所述钝化层的表面通过一次构 图工艺形成第一过孔和第二过孔的图案；
[0011] 在形成有上述图案的基板表面，通过一次构图工艺形成源极、漏极以及像素电极 的图案；其中，所述源极通过所述第一过孔与所述多晶硅有源层电连接，所述漏极通过所述 第二过孔与所述多晶硅有源层电连接；
[0012] 在形成有上述图案的基板表面通过一次构图工艺形成像素界定层的图案。
[0013] 本发明实施例的另一方面，提供一种阵列基板，包括：
[0014] 衬底基板；
[0015] 形成于所述衬底基板上的栅极、栅极绝缘层、多晶硅有源层；
[0016] 形成于所述多晶硅有源层表面的钝化层，以及位于所述钝化层表面的第一过孔和 第二过孔；
[0017] 通过所述第一过孔与所述多晶硅有源层电连接的源极；
[0018] 通过所述第二过孔与所述多晶硅有源层电连接的漏极；
[0019] 与所述漏极电连接的像素电极。
[0020] 本发明实施例的又一方面，提供一种显示装置，包括如上所述的任意一种阵列基 板。
[0021] 本发明实施例提供阵列基板及其制作方法、显示装置。在制备上述阵列基板的过 程中，可以通过一次构图工艺在衬底基板上形成包括栅极、栅极绝缘层、多晶硅有源层；再 通过一次构图工艺形成位于钝化层表面的第一过孔和第二过孔的图案；又通过一次构图工 艺形成源极、漏极以及像素电极；其中，源极、漏极分别通过第一过孔和第二过孔与多晶硅 有源层电连接。最后，通过一次构图工艺形成像素界定层。这样一来，在AM0LED阵列基板 的过程中只采用了四次构图工艺，有效减少了构图工艺的使用数量，简化工艺步骤，减小生 产误差，提高了生产效率和质量。

【专利附图】

【附图说明】
[0022] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以 根据这些附图获得其他的附图。
[0023] 图1为现有技术提供的一种阵列基板的结构不意图；
[0024] 图2为本发明实施例提供的一种阵列基板的制作方法流程图；
[0025] 图3a_图3e为本发明实施例提供的另一种阵列基板制备过程中的各步骤的结构 示意图；
[0026] 图4为本发明实施例提供的另一种阵列基板的制作方法流程图；
[0027] 图5为本发明实施例提供的另一种阵列基板的制作方法流程图；
[0028] 图6为本发明实施例提供的又一种阵列基板的制作方法流程图；
[0029] 图7a_图7b为本发明实施例提供的又一种阵列基板制备过程中的各步骤的结构 示意图；
[0030] 图8为本发明实施例提供的又一种阵列基板的制作方法流程图；
[0031] 图9a-图9c为本发明实施例提供的又一种阵列基板制备过程中的各步骤的结构 示意图；
[0032] 图10为本发明实施例提供的一种阵列基板的结构示意图；
[0033] 图11为本发明实施例提供的又一种阵列基板的制作方法流程图；
[0034] 图12a-图12d为本发明实施例提供的又一种阵列基板制备过程中的各步骤的结 构示意图；
[0035] 图13本发明实施例提供的另一种阵列基板的结构示意图。

【具体实施方式】
[0036] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例，都属于本发明保护的范围。
[0037] 本发明实施例提供一种阵列基板的制作方法，如图2所示，可以包括：
[0038] S101、在如图3d所示的衬底基板10上，可以采用一次构图工艺形成包括栅极100、 栅极绝缘层101、多晶硅有源层102的图案。
[0039] S102、如图7b所示，在形成有上述图案的基板表面，可以形成钝化层103,并在钝 化层103的表面通过一次构图工艺形成第一过孔104和第二过孔105的图案。
[0040] S103、如图9c所示，在形成有上述图案的基板表面，可以通过一次构图工艺形成 源极106、漏极107以及像素电极108的图案；其中，源极106通过第一过孔104与多晶硅 有源层102电连接，漏极106通过第二过孔105与多晶硅有源层102电连接。
[0041] S103、如图10或图13所示，在形成有上述图案的基板表面，可以通过一次构图工 艺形成像素界定层109的图案。
[0042] 需要说明的是，在本发明中，构图工艺，可指包括光刻工艺，或，包括光刻工艺以及 刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包 括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本 发明中所形成的结构选择相应的构图工艺。
[0043] 本发明实施例提供一种阵列基板及其制作方法、显示装置。在制备上述阵列基板 的过程中，可以通过一次构图工艺在衬底基板上形成包括栅极、栅极绝缘层、多晶硅有源 层；再通过一次构图工艺形成位于钝化层表面的第一过孔和第二过孔的图案；又通过一次 构图工艺形成源极、漏极以及像素电极；其中，源极、漏极分别通过第一过孔和第二过孔与 多晶硅有源层电连接。最后，通过一次构图工艺形成像素界定层。这样一来，在AM0LED阵 列基板的过程中只采用了四次构图工艺，有效减少了构图工艺的使用数量，简化工艺步骤， 减小生产误差，提高了生产效率和质量。
[0044] 进一步地，如图4所示，上述步骤S101的方法可以包括：
[0045] S201、如图3a所示，在衬底基板10上覆盖缓冲层200。
[0046] 优选的，如图10所示，缓冲层200位于栅极100与衬底基板01之间，可以包括靠 近栅极100 -侧表面的第二物质层221和靠近衬底基板01 -侧表面的第一物质层220。
[0047] 其中，第一物质层220由氮化硅（SiN)构成，厚度为50?100nm ;第二物质层221 由二氧化硅（Si02)构成，厚度为100?400nm。这样一来，由氮化硅（SiN)构成的第一物 质层220具有很强的扩散阻挡特性，可以抑制金属离子对于多晶硅有源层102的影响，并具 有防水隔尘的作用。由二氧化硅（Si02)构成的第二物质层221与多晶硅有源层102具有 优良的界面，可以防止由氮化硅（SiN)构成的第一物质层220的自身缺陷对多晶硅有源层 102的质量造成损害。
[0048] S202、如图3b所示，在缓冲层200的表面依次形成栅极金属薄膜层300、栅极绝缘 薄膜层301以及多晶硅薄膜层302。
[0049] 具体的，首先，可以采用磁控溅射的方法在缓冲层200的表面沉积一层厚度为 200?500nm的栅极金属薄膜层300。优选的，该栅极金属薄膜层300可以采用铝（A1)、铜 (Cu)、钥（Mo)、钛（Ti)、铝钕合金（AINd)中的至少一种金属材料构成，也可以采用钥/铝/ 钥（Mo/Al/Mo)或钛/铝/钛（Ti/Al/Ti)等多层金属复合薄膜。其中，金属材料铜（Cu)、钥 (Mo)或者钥/铝/钥（Mo/Al/Mo)，由于其制作工艺成熟、简单在生产加工中比较常用。
[0050] 然后，可米用 PECVD (Plasma Enhanced Chemical Vapor Deposition，等离子体增 强化学气象沉积）法，在栅极金属薄膜层300的表面上沉积一层栅极绝缘薄膜层301。优 选的，如图10所示，由栅极绝缘薄膜层301形成的栅极绝缘层101可以位于栅极100与多 晶硅有源层102之间，包括靠近栅极100 -侧表面的第一物质层220和靠近多晶硅有源层 102 -侧表面的第二物质层221。
[0051] 其中，第一物质层220由氮化硅（SiN)构成，厚度为20?100nm ;第二物质层221 由二氧化硅（Si02)构成，厚度为30?400nm。这样一来，由氮化硅（SiN)构成的第一物质 层220具有很强的扩散阻挡特性，可以抑制金属离子对于多晶硅有源层102的影响。由二 氧化硅（Si02)构成的第二物质层221与多晶硅有源层102具有优良的界面，可以防止由氮 化硅（SiN)构成的第一物质层220的自身缺陷对多晶硅有源层102的质量造成损害。
[0052] 进一步地，在栅极绝缘薄膜层301的表面形成多晶硅薄膜层302的方法，如图5所 示，可以包括：
[0053] S301、在栅极绝缘薄膜层301的表面形成非晶硅（a-Si)薄膜，例如，可以通过化学 气象沉积的方法（PECVD法）形成非晶硅（a-Si)薄膜。
[0054] 具体的，可以在由二氧化硅（Si02)构成的第二物质层221表面形成非晶硅（a-Si) 薄膜。
[0055] S302、对上述非晶硅（a-Si)薄膜进行脱氢工艺。
[0056] S303、对经过上述脱氢工艺的非晶硅（a-Si)薄膜采用结晶工艺，以形成多晶硅薄 膜层302。具体的，可以使用激光退火结晶、金属诱导结晶、固相结晶等方法。
[0057] 这样一来，由于在结晶工艺之前对非晶硅（a-Si)薄膜进行脱氢工艺，从而可以防 止结晶过程中，由于激光照射等原因，使得氢离子溢出而出现氢爆现象，造成形成后的多晶 硅薄膜层302薄膜表面不平整，严重影响产品的质量。
[0058] S203、如图3c所示，在多晶硅薄膜层302的表面涂覆一层光刻胶400,通过双色调 掩膜版进行一次曝光，显影后形成第一光刻胶完全保留区域A(光刻胶401的厚度为1?3 微米），第一光刻胶部分保留区域（图中未示出，该区域的光刻胶的厚度为0. 5?1微米） 以及第一光刻胶完全去除区域B。第一光刻胶完全保留区域A对应待形成的栅极100、栅极 绝缘层101以及多晶硅有源层102的图案。第一光刻胶部分保留区域对应与栅极100相连 的栅线（图中未示出）的图案；上述第一光刻胶完全去除区域B对应多晶硅薄膜层302表 面的其余区域，该第一光刻胶完全去除区域B未被光刻胶400覆盖。
[0059] 需要说明的是，由于第一光刻胶完全保留区域A对应待形成的栅极100、栅极绝缘 层101以及多晶硅有源层102的图案，因此通过构图工艺最终形成的栅极100、栅极绝缘 层101以及多晶硅有源层102的图案一致。所以在多晶硅薄膜层302表面的对应除栅极 100 (或栅极绝缘层101或多晶硅有源层102)、栅线以外的区域可以为第一光刻胶完全去除 区域B。
[0060] 优选的，在多晶硅薄膜层302的表面涂覆一层光刻胶400之前，可以采用稀释处理 的氢氟酸对多晶硅薄膜层302进行清洗，降低多晶硅薄膜层302表面粗糙度。
[0061] 需要说明的是，双色调掩膜版为一种半透式掩膜版，可以在多晶硅薄膜层302表 面形成两种不同厚度的光刻胶400 (第一光刻胶完全保留区域A的光刻胶401、第一光刻胶 部分保留区域的光刻胶）。该双色调掩膜版可以包括：灰色调掩膜版（Gray-tone mask)和 半色调掩膜版（Half-tone mask)。
[0062] S204、如图3d所示，刻蚀对应第一光刻胶完全去除区域B的多晶硅薄膜层302、栅 极绝缘薄膜层301以及栅极金属薄膜层300。
[0063] 具体的，可以采用四氟化碳/氧气（CF4/02)、三氟甲烷/氧气（CHF3/02)或者六氟 化硫/氧气（SF6/02)等混合气体，通过等离子体或者电感耦合等离子方法对多晶硅薄膜层 302进行刻蚀。
[0064] 然后，采用四氟化碳（CF4)、四氟化碳/氧气（CF4/02)、或者三氟甲烷/氧气 (CHF3/02)等气体，通过等离子体或者电感耦合等离子方法，刻蚀去除暴露的栅极绝缘薄膜 层301，其中，由于栅极绝缘薄膜层301具有由二氧化硅（Si02)构成的第二物质层221。因 此，上述刻蚀气体的中可以不需要通入氧气（02)或者可以通入含有较低流量的氧气（02)。 [0065] 最后，可以采用湿法刻蚀，或者干法刻蚀，如采用二氯化碳/三氯化硼（CC12/ BC13)和四氟化碳/氧气（CF4/02)等混合气体的电感耦合等离子体刻蚀工艺，对栅极金属 薄膜层300进行刻蚀，以形成栅极100以及与该栅极100电连接的栅线。其中，由于干法刻 蚀的精度较高，因此在制作高分辨率的显示面板时可以采用干法刻蚀工艺完成对栅极金属 薄膜层300进行刻蚀；对于低分辨率的显示面板而言可以采用湿法刻蚀工艺完成对栅极金 属薄膜层300进行刻蚀。
[0066] S205、去除第一光刻胶部分保留区域的光刻胶，并对第一光刻胶部分保留区域对 应的多晶硅薄膜层302进行刻蚀。从而形成薄膜晶体管的多晶硅孤岛。
[0067] 其中，使用等离子体灰化工艺去除较薄的光刻胶时，保留较厚的光刻胶401作为 刻蚀阻挡层，在灰化过程中较薄的光刻胶去除，较厚的光刻胶401的厚度减薄。然后通过等 离子体或者电感耦合等离子方法进行多晶硅薄膜层302的刻蚀，去除阵列栅线上覆盖的多 晶硅薄膜层302。
[0068] S206、如图3e所示，对第一光刻胶完全保留区域A的光刻胶401进行剥离，最终形 成栅极100、栅极绝缘层101以及栅线的图案。通过上述步骤S206,可以而使得预被制备成 多晶硅有源层102的多晶硅薄膜层302的表面露出。
[0069] S207、对对应第一光刻胶完全保留区域A的多晶硅薄膜层302进行离子掺杂工艺， 以形成多晶硅有源层102。这样一来，可以形成低阻抗的源漏电极接触区，以提高薄膜晶体 管的导通性能。
[0070] 需要说明的是，在对对应第一光刻胶完全保留区域A的多晶硅薄膜层302(即薄膜 晶体管的多晶硅孤岛）进行离子掺杂的过程中，可以通过掩膜板对除了上述多晶硅孤岛以 外区域进行保护，以避免离子掺杂过程中对上述区域造成不利的影响。
[0071] 进一步地，上述步骤S102的方法，如图6所示，可以包括：
[0072] S401、如图7a所示，在多晶硅有源层102的表面形成钝化层103 ;其中，钝化层103 由含氢兀素的氮化娃（SiN)薄膜构成。其厚度为200?500nm。
[0073] S402、采用退火工艺对钝化层103进行退火处理。上述退火工艺包括快速热退火 或采用热处理炉进行退火。
[0074] 这样一来，由于钝化层103以及栅极绝缘层101均含有氮化硅（SiN)，并且钝化层 103中含氢元素。因此可以利用氮化硅（SiN)实现多晶硅有源层102内部以及多晶硅有源 层102界面的氢化处理。通过上述氢化处理可以去除多晶硅有源层102中的悬挂键，从而 提升迁移率，降低阈值电压的漂移。
[0075] S403、如图7b所示，在经过上述退火处理的钝化层103表面，通过一次构图工艺 (例如，一次掩膜曝光工艺）形成第一过孔104和第二过孔105的图案。
[0076] 进一步地，上述步骤S103的方法，如图8所示，可以包括：
[0077] S501、如图9a所示，在钝化层103的表面，依次形成源漏金属薄膜层303、透明导电 薄膜层304。
[0078] 具体的，首先，可以采用磁控溅射的方法在钝化层103的表面沉积一层厚度为 200?500nm的源漏金属薄膜层303。优选的，该源漏金属薄膜层303可以采用铝（A1)、铜 (Cu)、钥（Mo)、钛（Ti)、铝钕合金（AINd)中的至少一种金属材料构成，也可以采用钥/铝/ 钥（Mo/Al/Mo)或钛/铝/钛（Ti/Al/Ti)等多层金属薄膜。其中，金属材料铜（Cu)、钥（Mo) 或者钥/铝/钥（Mo/Al/Mo)，由于其制作工艺成熟、简单在生产加工中比较常用。
[0079] 然后，采用磁控溅射在源漏金属薄膜层303的表面沉积一层透明导电薄膜层304， 可以采用氧化铟锡/银/氧化铟锡（IT0/Ag/IT0)、氧化铟锌/银（ΙΖΟ/Ag)等复合薄膜。其 中，ΙΤ0厚度为10?50nm，Ag金属薄膜厚度为20?100nm。
[0080] S502、如图9b所不，在透明导电薄膜层304的表面形成光刻胶400,通过一次曝光、 显影工艺，形成对应待形成的源极106和漏极107图案的第二光刻胶完全保留区域G，以及 对应透明导电薄膜层304表面其余区域的第二光刻胶完全去除区域F。
[0081] 例如，源极和漏极之间存在间隙，为形成源极和漏极之间的间隙，因此上述第二光 刻胶完全去除区域F包括在透明导电薄膜层304的表面对应待形成的源极106与漏极107 之间的间隙区域。
[0082] S503、如图9c所示，对对应第二光刻胶完全去除区域F的透明导电薄膜层304、源 漏金属薄膜层303进行刻蚀。
[0083] S504、将第二光刻胶完全保留区域G的光刻胶剥离，以形成源极106、漏极107以及 位于源极106表面的源极导电层1061、位于漏极107表面的像素电极108。需要说明的是， 上述源极导电层1061可以去除。
[0084] 这样一来，在形成上述结构的基板表面通过步骤S103形成像素界定层109,制作 出如图10所述的阵列基板。该阵列基板可以用于形成顶发射式AM0LED的低温多晶硅显示 面板。该显示面板的光线能够向上（远离衬底基板01表面的方向）发射出。因为，由源漏 金属薄膜层303形成的源极106和漏极107可以对出射光进行反射，从而能够增加显示面 板的开口率。所以顶发射式AM0LED显示面板可以应用于高分辨率的显示装置中。
[0085] 进一步地，上述步骤S103的方法，如图11所示，可以包括：
[0086] S601、如图12a所示，在钝化层103的表面，依次形成透明导电薄膜层304、源漏金 属薄膜层303。
[0087] 首先，采用磁控溅射在钝化层103的表面沉积一层透明导电薄膜层304,可以采用 氧化铟锡/银/氧化铟锡（IT0/Ag/IT0)、氧化铟锌/银（ΙΖΟ/Ag)等复合薄膜。厚度为20? 100nm。
[0088] 然后，采用磁控溅射的方法在透明导电薄膜层304的表面沉积一层源漏金属薄膜 层303,厚度为200?500nm。
[0089] S602、如图12b所不，在源漏金属薄膜层303的表面形成光刻胶400,可以通过上 述双色掩膜版进行一次曝光，显影后形成第三光刻胶完全保留区域C (光刻胶401的厚度为 1?3微米），第二光刻胶部分保留区域D(光刻胶402的厚度为0. 5?1. 5微米）以及第 三光刻胶完全去除区域E。第三光刻胶完全保留区域C对应待形成的源极106和漏极107 以及与该源极106相连接的数据线（图中未示出）的图案；第二光刻胶部分保留区域D对 应像素电极108的图案；第三光刻胶完全去除区域E对应源漏金属薄膜层303表面的其余 区域。
[0090] 例如，源极和漏极之间存在间隙，为形成源极和漏极之间的间隙，因此上述第三光 刻胶完全去除区域E包括在透明导电薄膜层304的表面对应待形成的源极106与漏极107 之间的间隙区域。
[0091] S603、如图12c所示，刻蚀对应第三光刻胶完全去除区域E的透明导电薄膜层304、 源漏金属薄I吴层303。
[0092] S604、如图12c所示，通过灰化工艺去除第二光刻胶部分保留区域D的光刻胶402， 并对第二光刻胶部分保留区域D的源漏金属薄膜层303进行刻蚀。其中，在灰化的过程中， 第三光刻胶完全保留区域C的光刻胶401的厚度减薄。
[0093] S605、如图12d所示，将第三光刻胶完全保留区域C的光刻胶401剥离，最终形成 源极导电层1061、位于源极导电层1061表面的源极106、像素电极108以及与像素电极108 相连接的漏极107的图案。
[0094] 这样一来，在形成上述结构的基板表面通过步骤S103形成像素界定层109,制作 出如图13所述的阵列基板。该阵列基板可以用于形成底发射式AM0LED的低温多晶硅显示 面板。该显不面板的光线能够向下（靠近衬底基板01表面的方向）发射出。这样一来，由 于薄膜晶体管将一部分光线遮挡住，所以显示面板的开口率较小。因此顶发射式AM0LED显 示面板可以应用于低分辨率的显示装置中。
[0095] 本发明实施例提供一种阵列基板，如图10或13所示，包括：
[0096] 衬底基板10 ;
[0097] 形成于衬底基板10上的栅极100、栅极绝缘层101、多晶硅有源层102 ;
[0098] 形成于多晶硅有源层102表面的钝化层103,以及位于钝化层103表面的第一过孔 104和第二过孔105。
[0099] 通过第一过孔104与多晶硅有源层102电连接的源极106 ;
[0100] 通过第二过孔105与多晶硅有源层102电连接的漏极107。
[0101] 与漏极107电连接的像素电极108。
[0102] 本发明实施例提供一种阵列基板。该阵列基板包括衬底基板、形成于衬底基板上 的栅极、栅极绝缘层、多晶硅有源层、形成于多晶硅有源层表面的钝化层，位于钝化层表面 的第一过孔和第二过孔、通过第一过孔与多晶硅有源层电连接的源极、通过第二过孔与多 晶硅有源层电连接的漏极以及与漏极电连接的像素电极。这样一来，在制作上述AMOLED阵 列基板的过程中可以只采用了四次构图工艺，有效减少了构图工艺的使用数量，简化工艺 步骤，减小生产误差，提高了生产效率和质量。
[0103] 进一步地，棚极100、棚极绝缘层101、多晶娃有源层102可以依次位于衬底基板01 的表面；并且，栅极100、栅极绝缘层101以及多晶硅有源层102的图案一致。这样一来，在 可以通过一次构图工艺制作出位于衬底基板01的表面的栅极100、栅极绝缘层101以及多 晶硅有源层102,从而能够简化制作工艺，提高生产率和产品质量。
[0104] 本发明实施例提供一种显示装置，包括如上所述的任意一种阵列基板，具有与本 发明前述实施例提供的阵列基板相同的有益效果，由于阵列基板的详细结构已在前述实施 例中做了详细的描述，此处不再赘述。
[0105] 在本发明实施例中，显示装置具体可以包括液晶显示装置，例如该显示装置可以 为液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部 件。
[0106] 本发明实施例提供一种显示装置，包括阵列基板。该阵列基板包括衬底基板、形成 于衬底基板上的栅极、栅极绝缘层、多晶硅有源层、形成于多晶硅有源层表面的钝化层，以 及位于钝化层表面的第一过孔和第二过孔。其中，源极通过第一过孔与多晶硅有源层电连 接，漏极通过第二过孔与多晶硅有源层电连接。这样一来，在制作上述AMOLED阵列基板的 过程中可以只采用了四次构图工艺，有效减少了构图工艺的使用数量，简化工艺步骤，减小 生广误差，提商了生广效率和质量。
[0107] 以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何 熟悉本【技术领域】的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵 盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【权利要求】
1. 一种阵列基板的制作方法，其特征在于，包括： 在衬底基板上通过一次构图工艺形成包括栅极、栅极绝缘层、多晶硅有源层的图案； 在形成有上述图案的基板表面，形成钝化层，并在所述钝化层的表面通过一次构图工 艺形成第一过孔和第二过孔的图案； 在形成有上述图案的基板表面，通过一次构图工艺形成源极、漏极以及像素电极的图 案；其中，所述源极通过所述第一过孔与所述多晶硅有源层电连接，所述漏极通过所述第二 过孔与所述多晶硅有源层电连接； 在形成有上述图案的基板表面通过一次构图工艺形成像素界定层的图案。
2. 根据权利要求1所述的阵列基板的制作方法，其特征在于，所述在衬底基板上形成 栅极、栅极绝缘层、多晶硅有源层的图案的方法包括： 在所述衬底基板上覆盖缓冲层； 在所述缓冲层的表面依次形成栅极金属薄膜层、栅极绝缘薄膜层以及多晶硅薄膜层； 在所述多晶硅薄膜层的表面涂覆一层光刻胶，通过一次曝光显影工艺后形成第一光刻 胶完全保留区域、第一光刻胶部分保留区域和第一光刻胶完全去除区域，所述第一光刻胶 完全保留区域对应待形成的所述栅极、所述栅极绝缘层以及所述多晶硅有源层的图案，所 述第一光刻胶部分保留区域对应与所述栅极相连的栅线的图案，所述第一光刻胶完全去除 区域对应所述多晶硅薄膜层表面的其余区域； 刻蚀对应所述第一光刻胶完全去除区域的所述多晶硅薄膜层、所述栅极绝缘薄膜层以 及所述栅极金属薄膜层； 去除所述第一光刻胶部分保留区域的光刻胶，并对所述第一光刻胶部分保留区域对应 的所述多晶硅薄膜层进行刻蚀； 对所述第一光刻胶完全保留区域的光刻胶进行剥离，最终形成所述栅极、所述栅极绝 缘层以及所述栅线的图案； 对对应所述第一光刻胶完全保留区域的所述多晶硅薄膜层进行离子掺杂工艺，以形成 所述多晶硅有源层的图案。
3. 根据权利要求2所述的阵列基板的制作方法，其特征在于， 所述栅极绝缘层位于所述栅极与所述多晶硅有源层之间，包括靠近所述栅极一侧表面 的第二物质层和靠近所述多晶硅有源层一侧表面的第一物质层； 所述缓冲层位于所述栅极与所述衬底基板之间，包括靠近所述栅极一侧表面的所述第 一物质层和靠近所述衬底基板一侧表面的所述第二物质层； 其中，所述第一物质层由氮化硅构成； 所述第二物质层由二氧化硅构成。
4. 根据权利要求2所述的阵列基板的制作方法，其特征在于，在所述栅极绝缘薄膜层 的表面形成所述多晶硅薄膜层的方法包括： 在所述栅极绝缘薄膜层的表面形成非晶硅薄膜； 对所述非晶硅薄膜进行脱氢工艺； 对经过所述脱氢工艺的所述非晶硅薄膜采用结晶工艺，以形成所述多晶硅薄膜层。
5. 根据权利要求2所述的阵列基板的制作方法，其特征在于，所述在形成有上述图案 的基板表面，形成钝化层，并在所述钝化层的表面形成第一过孔和第二过孔的方法包括： 在所述多晶硅有源层的表面形成所述钝化层；其中，所述钝化层由含氢元素的氮化硅 薄膜构成； 采用退火工艺对所述钝化层进行退火处理； 在经过所述退火处理的所述钝化层表面，通过一次构图工艺形成所述第一过孔和所述 第二过孔的图案。
6. 根据权利要求5所述的阵列基板的制作方法，其特征在于，所述在形成有上述图案 的基板表面形成源极、漏极以及像素电极的图案的方法包括： 在所述钝化层的表面，依次形成源漏金属薄膜层、透明导电薄膜层； 在所述透明导电薄膜层的表面形成所述光刻胶，通过一次曝光显影工艺，在所述透明 导电薄膜层的表面形成对应待形成的所述源极和所述漏极图案的第二光刻胶完全保留区 域，以及对应所述透明导电薄膜层表面其余区域的第二光刻胶完全去除区域； 对对应所述第二光刻胶完全去除区域的所述透明导电薄膜层、所述源漏金属薄膜层进 行刻蚀； 将所述第二光刻胶完全保留区域的光刻胶剥离，最终形成所述源极、所述漏极以及位 于所述源极表面的源极导电层、位于所述漏极表面的所述像素电极。
7. 根据权利要求5所述的阵列基板的制作方法，其特征在于，所述在形成有上述图案 的基板表面形成源极、漏极以及像素电极的图案的方法包括： 在所述钝化层的表面，依次形成所述透明导电薄膜层、所述源漏金属薄膜层； 在所述源漏金属薄膜层的表面形成所述光刻胶，通过一次曝光，显影工艺形成第三光 刻胶完全保留区域、第二光刻胶部分保留区域以及第三光刻胶完全去除区域，所述第三光 刻胶完全保留区域对应待形成的所述源极和所述漏极的图案；所述第二光刻胶部分保留区 域对应所述像素电极的图案；所述第三光刻胶完全去除区域对应所述源漏金属薄膜层表面 的其余区域； 刻蚀对应所述第三光刻胶完全去除区域的所述透明导电薄膜层、所述源漏金属薄膜 层； 去除所述第二光刻胶部分保留区域的光刻胶，并对所述第二光刻胶部分保留区域的所 述源漏金属薄膜层进行刻蚀； 将所述第三光刻胶完全保留区域的所述光刻胶剥离，最终形成所述源极导电层、位于 所述源极导电层表面的源极、像素电极以及与所述像素电极相连接的所述漏极的图案。
8. 根据权利要求1-7任一项所述的阵列基板的制作方法，其特征在于，所述栅极金属 薄膜层和所述源漏金属薄膜层由铝、钥、铜、钛中的一种或多种构成。
9. 根据权利要求2所述的阵列基板的制作方法，其特征在于，所述在所述多晶硅薄膜 层的表面涂覆一层光刻胶的步骤之前，所述方法还包括： 采用稀释处理的氢氟酸对多晶硅薄膜层的表面进行清洗。
10. -种阵列基板，其特征在于，包括： 衬底基板； 形成于所述衬底基板上的栅极、栅极绝缘层、多晶硅有源层； 形成于所述多晶硅有源层表面的钝化层，以及位于所述钝化层表面的第一过孔和第二 过孔； 通过所述第一过孔与所述多晶硅有源层电连接的源极； 通过所述第二过孔与所述多晶硅有源层电连接的漏极； 与所述漏极电连接的像素电极。
11. 根据权利要求10所述的阵列基板，其特征在于，所述栅极、所述栅极绝缘层、所述 多晶硅有源层依次位于所述衬底基板的表面；并且，所述栅极、所述栅极绝缘层以及所述多 晶硅有源层的图案一致。
12. -种显示装置，其特征在于，包括权利要求10或11所述的阵列基板。
【文档编号】H01L21/77GK104091810SQ201410308003
【公开日】2014年10月8日 申请日期:2014年6月30日 优先权日:2014年6月30日
【发明者】龙春平, 梁逸南, 皇甫鲁江 申请人:京东方科技集团股份有限公司