一种阵列基板及其制备方法、显示装置制造方法
一种阵列基板及其制备方法、显示装置制造方法
【专利摘要】本发明提供一种阵列基板及其制备方法、显示装置，涉及显示【技术领域】，在有限的布线空间内减小相邻两条引线之间的线间距时，能够避免引线间的短路不良。阵列基板包括位于显示区域的多条横纵交叉的栅线和数据线，还包括位于非显示区域的第一短接环或第二短接环以及分别与第一短接环、第二短接环电连接的第一数据引线和第二数据引线；第一数据引线与栅线同层同材料设置，用于将第一短接环与第一列数据线电连接；第二数据引线与数据线同层同材料设置，用于将第二短接环与第二列数据线电连接；其中，第一列数据线与第二列数据线间隔设置。
【专利说明】一种阵列基板及其制备方法、显示装置
【技术领域】
[0001] 本发明涉及显示【技术领域】，尤其涉及一种阵列基板及其制备方法、显示装置。
【背景技术】
[0002] TFT-LCD (Thin Film Transistor-Liquid Crystal Display，薄膜晶体管液晶显不 装置）最为一种平板显示装置，因其具有体积小、功耗低、无辐射以及制作成本相对较低等 特点，而越来越多地被应用于高性能显示领域当中。
[0003] TFT-IXD，如图la所示，包括阵列基板10和彩膜基板20,在阵列基板10和彩膜基 板20之间设置有液晶层。通过向阵列基板10输入控制信号以控制液晶层的偏转来调节穿 过液晶层的光线的透射率，最终获得预期的显示图像。
[0004] 如图lb所示，阵列基板10可以包括在显示区域A内设置的多条纵向顺序排列的 数据线101。为了对阵列基板10的制作过程中出现的不良，例如短路缺陷进行检出，在显示 区域A的周边区域（非显示区域）中设置有与数据线101相连接的引线112,通过引线112 向数据线101输入检测信号，以对数据线101出现的短路不良进行检出。为了简化制作工 艺，并降低引线112与数据线101之间的电阻，一般构成引线112材料可以采用构成数据线 101的源漏极金属层构成。
[0005] 进一步地为了简化制作工艺，在制备上述阵列基板10的过程中，一般采用含有半 透膜的掩膜板通过一次构图工艺（包括一次曝光工艺、灰化工艺以及多次刻蚀工艺）形成 数据线101、半导体有源层102、源极103、漏极104以及引线112的图案。由于含有半透 膜的掩膜板能够形成不同厚度的光刻胶，在对厚度较薄的光刻胶进行灰化，对厚度较厚的 光刻胶进行减薄的同时，会将厚度较厚的光刻胶的边缘也灰化掉，这样数据线101的线宽 会减小。然而由于构成数据线101的源漏金属层的下方还具有半导体有源层，在对对应灰 化掉光刻胶区域的源漏金属层进行刻蚀时，会露出数据线101图案边缘的半导体有源层， 使得原本减小的数据线101的线宽被露出的半导体有源层放大。这样一来，为了满足显示 装置窄边框的发展趋势，在空间较小的非显示区域对上述引线112进行布线时，如果采用 上述含有半透膜的掩膜板的制作工艺，形成的引线112会受到线宽的制约而不能在较小的 空间内完成布线，否则可能会由于相邻两条引线112的距离太近而增大短路不良发生的概 率，从而对显示装置的质量造成不利的影响。
【发明内容】
[0006] 本发明的实施例提供一种阵列基板及其制备方法、显示装置，在有限的布线空间 内减小相邻两条引线之间的线间距时，能够避免引线间的短路不良。
[0007] 为达到上述目的，本发明的实施例采用如下技术方案：
[0008] 本发明实施例的一方面，提供一种阵列基板，包括位于显示区域的多条横纵交叉 的栅线和数据线，还包括位于非显示区域的第一短接环或第二短接环，以及分别与所述第 一短接环、所述第二短接环电连接的第一数据引线、第二数据引线；
[0009] 所述第一数据引线与所述栅线同层同材料设置，用于将所述第一短接环与第一列 所述数据线电连接；
[0010] 所述第二数据引线与所述数据线同层同材料设置，用于将所述第二短接环与第二 列所述数据线电连接；
[0011] 其中，所述第一列数据线与所述第二列数据线间隔设置。
[0012] 本发明实施例的另一方面，提供一种显示装置，包括如上所述的任意一种阵列基 板。
[0013] 本发明实施例的有一方面，提供一种阵列基板的制备方法，包括：
[0014] 在非显示区域形成第一短接环和第二短接环；
[0015] 在衬底基板上形成栅极金属层，通过一次构图工艺形成栅线、第一数据引线的图 案；
[0016] 在形成有上述结构的基板表面形成栅极绝缘层、半导体有源层、源漏金属层，通过 一次构图工艺形成数据线、第二数据引线的图案；
[0017] 其中，所述第一列数据线与所述第二列数据线间隔设置；
[0018] 将所述第一短接环与所述第一数据引线电连接，第一列所述数据线与所述第一数 据引线电连接；
[0019] 将所述第二短接环与所述第二数据引线电连接。
[0020] 本发明实施例提供一种阵列基板及其制备方法、显示装置。所述阵列基板包括位 于显示区域的多条横纵交叉的栅线和数据线，还包括位于非显示区域的第一短接环或第二 短接环以及分别与第一短接环、第二短接环电连接的第一数据引线和第二数据引线；第一 数据引线与栅线同层同材料设置，用于将第一短接环与第一列数据线电连接；第二数据引 线与数据线同层同材料设置，用于将第二短接环与第二列数据线电连接；其中，第一列数据 线与第二列数据线间隔设置。由于与数据线相连接的相邻的两条数据引线中的一条数据引 线（第一数据引线）采用栅极金属制成，相邻的第一数据引线和第二数据引线位于不同的 薄膜层，这样一来，在有限的布线空间内减小相邻两条引线（第一数据引线和第二数据引 线）之间的线间距以满足窄边框的发展趋势时，能够避免引线间的短路不良。
【专利附图】
【附图说明】
[0021] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以 根据这些附图获得其他的附图。
[0022] 图la为现有技术提供的一种显示装置的结构示意图；
[0023] 图lb为现有技术提供的一种阵列基板的结构不意图；
[0024] 图2a为本发明实施例提供的一种阵列基板的结构示意图；
[0025] 图2b为本发明实施例提供的另一种阵列基板的结构示意图；
[0026] 图2c为本发明实施例提供的又一种阵列基板的结构示意图；
[0027] 图3为本发明实施例提供的一种阵列基板局部结构示意图；
[0028] 图4为本发明实施例提供的一种阵列基板的检测过程示意图；
[0029] 图5为本发明实施例提供的一种阵列基板的制备流程图；
[0030] 图6为本发明实施例提供的另一种阵列基板的制备流程图；
[0031] 图7为本发明实施例提供的又一种阵列基板的制备流程图。
【专利附图】
【附图说明】 [0032] ：
[0033] 01-衬底基板；10-阵列基板；101-数据线；1011-第一列数据线；1012-第二列数 据线；102-半导体有源层；103-源极；104-漏极；105-钝化层；106-栅极；107-栅极绝缘 层；110-第一短接环；111-第二短接环；112-引线；120-第一数据引线；121-第二数据引 线；20-彩膜基板；200-连接部；2001-第一过孔；2002-第二过孔；2003-连接线；30-检测 设备的发射端；31-检测设备的接收端。
【具体实施方式】
[0034] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例，都属于本发明保护的范围。
[0035] 本发明实施例提供一种阵列基板，如图2a所示，可以包括位于显示区域A的多条 横纵交叉的栅极106和数据线101，还包括位于非显示区域（即上述显示区域A的周边区 域）的第一短接环110或第二短接环111。以及分别与第一短接环110、第二短接环111电 连接的第一数据引线120和第二数据引线121。
[0036] 其中，第一数据引线120与栅极106同层同材料设置，用于将第一短接环110与第 一列数据线1011电连接。
[0037] 第二数据引线121与数据线101同层同材料设置，用于将第二短接环111与第二 列数据线1012电连接。
[0038] 上述第一列数据线1011与第二列数据线1012间隔设置。
[0039] 需要说明的是，第一、本发明实施例中，是以如图2a所示的第一列数据线1011与 第二列数据线1012分别代表奇数列数据线和偶数列数据线为例进行的说明。当然，第一列 数据线1011与第二列数据线1012还可以分别代表偶数列数据线和奇数列数据线。本发明 对此不做限制。
[0040] 第二、上述第一短接环110或第二短接环111用于将检测信号分别传输至第一 数据引线120和第二数据引线121 ;以分别对与第一数据引线120相连接的第一列数据线 1011，和与第二数据引线121相连接的第二列数据线1012进行短路不良的检测。
[0041] 第三、由于第一数据引线120与第一列数据线1011异层设置，因此为了将第一数 据引线120与第一列数据线1011进行电连接，如图3所示，在设置有上述数据线101的基 板表面设置有钝化层105的情况下，所述阵列基板10还可以包括：
[0042] 位于钝化层105表面对应第一数据引线120位置的第一过孔2001 ;
[0043] 位于钝化层105表面对应第一列数据线1011位置的第二过孔2002 ;
[0044] 以及位于第一过孔2001、第二过孔2002表面用于将第一数据引线120与第一列数 据线1011相连接的连接线2003。
[0045] 上述第一过孔2001、第二过孔2002以及连接线2003可以构成如图2a所示的连接 部 200。
[0046] 其中，为了简化制作工艺，优选的，上述连接线2003可以与位于阵列基板上的透 明电极层同层同材料设置。透明电极层可以包括公共电极和像素电极。
[0047] 具体的，对于TN(Twist Nematic，扭曲向列）型显示装置而言，由于公共电极制作 与彩膜基板20上，因此上述连接线2003可以与制作于阵列基板10上的像素电极同层同材 料设置。
[0048] 对于 AD-SDS (Advanced-Super Dimensional Switching，简称为 ADS，高级超维场 开关）型显示装置而言，公共电极与像素电极均设置于阵列基板上。所述公共电极和所述 像素电极可以异层设置，其中位于上层的电极包含多个条形电极，位于下层的电极包含多 个条形电极或为平板形。因此，上述连接线2003可以与位于上层的电极同层同材料制成。
[0049] 对于IPS (In Plane Switch，横向电场效应）型显示装置而言，在阵列基板上设置 相互平行的公共电极和像素电极。因此，上述连接线2003可以与公共电极或像素电极同层 同材料制成。
[0050] 其中，构成上述透明电极层的材料可以包括氧化铟锡或氧化铟锌中的至少一种。
[0051] 本发明实施例提供一种阵列基板，包括位于显示区域的多条横纵交叉的栅线和数 据线，还包括位于非显示区域的第一短接环或第二短接环以及分别与第一短接环、第二短 接环电连接的第一数据引线、第二数据引线；第一数据引线与栅线同层同材料设置，用于将 第一短接环与第一列数据线电连接；第二数据引线与数据线同层同材料设置，用于将第二 短接环与第二列数据线电连接；其中，第一列数据线与第二列数据线间隔设置。由于与数据 线相连接的相邻的两条数据引线中的一条数据引线（第一数据引线）采用栅极金属制成， 相邻的第一数据引线和第二数据引线位于不同的薄膜层，这样一来，在有限的布线空间内 减小相邻两条引线（第一数据引线和第二数据引线）之间的线间距以满足窄边框的发展趋 势时，能够避免引线间的短路不良。
[0052] 由于第一短接环110和第二短接环111需要具备一定的导电能力，因此，可以采用 金属材料制备。然而，在液晶显示器制备领域，常用的金属材料有构成栅极106的栅极金属 层，以及构成数据线101的源漏极金属层。因此为了简化制作工艺，可以采用栅极金属层或 源漏极金属层构成上述第一短接环110和第二短接环111。以下，对构成上述第一短接环 110和第二短接环111的材料进行举例说明。
[0053] 实施例一
[0054] 如图2a所示，上述第一短接环110和第二短接环111可以与栅极106同层同材料 设置，即第一短接环110和第二短接环111均采用构成栅极106的栅极金属层制成。由于 第二数据引线121采用源漏金属层制成，与采用栅极金属层制成的第二短接环111异层设 置，因此第二短接环111与第二数据引线121之间的电连接方式可以参考上述连接部200 进行设置。
[0055] 此外，第一数据引线120与第一短接环110同层同材料设置，因此，可以将第一数 据引线120与第一短接环110设置为一体结构，即使得第一数据引线120与第一短接环110 相连接。
[0056] 实施例二
[0057] 如图2b所示，上述第一短接环110和第二短接环111可以与数据线101同层同材 料设置。即第一短接环110和第二短接环ill均采用构成数据线101的源漏极金属层制成。 由于第一数据引线120采用栅极金属层制成，与采用源漏金属层制成的第一短接环110异 层设置，因此第一短接环110与第一数据引线120之间的电连接方式可以参考上述连接部 200进行设置。
[0058] 此外，第二数据引线121与第二短接环111同层同材料设置，因此，可以将第二数 据引线121与第二短接环111设置为一体结构，即使得第二数据引线121与第二短接环111 相连接。
[0059] 实施例三
[0060] 如图2c所示，第一短接环110与栅线120同层同材料设置；第二短接环111与数 据线101同层同材料设置。由于第一短接环110与第一数据引线120同层同材料，因此可 以设置为一体结构；由于第二短接环111与第二数据引线121同层同材料，因此可以设置为 一体结构。
[0061] 具体的，检测过程可以如图4所示，有图可以看出，由于是对完成数据线101制作 的阵列基板10进行的短路检测。因此，第一数据引线120与第一列数据线1011的电连接 位置处B还未设置连接线2003。其中，检测装置的发射端30设置于显示区域A中的第一列 数据线1011的一端，检测装置的接收端31设置于第一列数据线1011的另一端。当发射端 30发出检测信号时，检测信号会通过短路处C，传递给与其相邻的第二列数据线1012。然后 通过与第二列数据线1012和第二短接环111为一体结构的第二数据引线121，将上述检测 信号传输至第二短接环111。接下来，通过第二短接环111将检测信号分流至所有的第二列 数据线1012 (即所有偶数列数据线1012)。这样一来，由于从发射端30发出的信号被分流， 因此检测信号大幅度的衰减，从而导致最终传输至接收端31处的电压信号发生波动，以实 现短路不良的检出。
[0062] 对比实施例一，在完成数据线101的制作后对阵列基板进行检测时，由于第二数 据引线121与第二短接环111之间处于断开状态，显示区域A的第二列数据线1012之间无 法电连接，因此上述发射端30发出的检测信号无法通过第二短接环111被分流，导致检测 失败。因此实施例一提供的阵列基板需要在完成整个阵列基板的制作后再进行短路的不良 检测。
[0063] 对比实施例二，虽然第二数据引线121、第二列数据线1012以及第二短接环111为 一体结构，可以再完成数据线101的制作后对阵列基板进行短路不良的检出。但是由于第 一数据引线120与第一短接环110之间需要采用连接部200的电连接方式。因此增加了短 接环与数据引线之间的电阻，降低了检测信号的传输效率。
[0064] 综上所述，实施例三可以为优选实施例。当在有限的布线空间内减小相邻两条引 线之间的线间距以满足窄边框的发展趋势时，不仅能够避免引线间的短路不良。而且，可以 简化制作工艺，减小短接环与数据引线之间的电阻，提高检测信号的传输效率。还可以在整 个阵列基板10制作完成后对该阵列基板10上的数据线101的短路不良进行检测，或者在 制作完数据线101后，对其进行短路不良的检测。从而能够尽早的发现不良，有利于提高产 品良率，降低生产成本。
[0065] 本发明实施例提供一种显示装置，包括如上所述的任意一种阵列基板。具有与前 述实施例中的阵列基板相同的有益效果，由于阵列基板的具体结构和有益效果在前述实施 例中已经有所描述，在此不再赘述。
[0066] 需要说明的是，在本发明实施例中，显示装置具体可以包括液晶显示装置，例如该 显示装置可以为液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的 产品或者部件。
[0067] 本发明实施例提供一种阵列基板的制备方法，可以包括：
[0068] S101、在非显示区域内（显示区域A以外的周边区域）形成第一短接环110和第 二短接环111。
[0069] S102、如图la所示，在的衬底基板01上形成栅极金属层，通过一次构图工艺形成 如图2a所示的栅线106、第一数据引线120的图案。
[0070] S103、在形成有上述结构的基板表面形成栅极绝缘层107、半导体有源层102、源 漏金属层，通过一次构图工艺形成数据线1〇1(包括第一列数据线1011和第二列数据线 1012)、第二数据引线121的图案。
[0071] 其中，第一列数据线1011与第二列数据线1012间隔设置。
[0072] S104、将第一短接环110与第一数据引线120电连接，第一列数据线1011与第一 数据引线120电连接。
[0073] S105、将第二短接环111与第二数据引线121电连接。
[0074] 需要说明的是，上述将第一列数据线1011与第一数据引线121电连接的方法，如 图6所示，可以包括：
[0075] S201、在形成有数据线101、第二数据引线121的基板表面形成钝化层105。
[0076] S202、在钝化层105的表面对应第一数据引线120位置的形成第一过孔2001。
[0077] S203、在钝化层105的表面对应第一列数据线1011位置的形成第二过孔2002。
[0078] S204、在第一过孔2011和第二过孔2002的表面形成用于将第一数据引线120与 第一列数据线1001相连接的连接线2003。
[0079] 上述第一过孔2001、第二过孔2002以及连接线2003可以构成如图2a所示的连接 部 200。
[0080] 其中，为了简化制作工艺，优选的，上述连接线2003可以与位于阵列基板上的透 明电极层同层同材料设置。具体的，在钝化层105表面形成透明电极层，通过一次构图工艺 形成所述连接线2003与所述透明电极层。其中，透明电极层可以包括公共电极和像素电 极。构成上述透明电极层的材料可以包括氧化铟锡或氧化铟锌中的至少一种。
[0081] 本发明实施例提供一种阵列基板的制备方法，包括：在非显示区域形成第一短接 环和第二短接环；在衬底基板上形成栅极金属层，通过一次构图工艺形成栅线、第一数据引 线的图案；在形成有上述结构的基板表面形成栅极绝缘层、半导体有源层、源漏金属层，通 过一次构图工艺形成数据线、第二数据引线的图案；其中，第一列数据线与第二列数据线间 隔设置；然后，将第一短接环与第一数据引线电连接；第一短接环与第一列所述数据线通 过第一数据引线电连接；最后，将第二短接环与第二数据引线电连接；第二短接环与第二 列数据线通过第二数据引线电连接。由于与数据线相连接的相邻的两条数据引线中的一条 数据引线（第一数据引线）采用栅极金属制成，相邻的第一数据引线和第二数据引线位于 不同的薄膜层，这样一来，在有限的布线空间内减小相邻两条引线（第一数据引线和第二 数据引线）之间的线间距以满足窄边框的发展趋势时，能够避免引线间的短路不良。
[0082] 需要说明的是，本发明中，可以在进行步骤S102或步骤S103中完成步骤S101的 制作。
[0083] 以下，对步骤S101进行详细的举例说明
[0084] 实施例四
[0085] 上述步骤S101，可以包括：
[0086] 在衬底基板01上形成所述栅极金属层，通过一次构图工艺形成栅线106、第一数 据引线120,以及第一短接环110和第二短接环111的图案。由于第二数据引线121采用源 漏金属层制成，与采用栅极金属层制成的第二短接环111异层设置，因此第二短接环111与 第二数据引线121之间的电连接方式可以参考上述连接部200进行设置。
[0087] 此外，第一数据引线120与第一短接环110同层同材料设置，因此，可以将第一数 据引线120与第一短接环110设置为一体结构，即使得第一数据引线120与第一短接环110 相连接。
[0088] 实施例五
[0089] 上述步骤S101，可以包括：
[0090] 在形成有栅线106、第一数据引线120的图案的基板表面形成栅极绝缘层107、半 导体有源层102、源漏金属层，通过一次构图工艺形成数据线101、第二数据引线121，以及 第一短接环110和第二短接环111的图案。由于第一数据引线120采用栅极金属层制成， 与采用源漏金属层制成的第一短接环110异层设置，因此第一短接环110与第一数据引线 120之间的电连接方式可以参考上述连接部200进行设置。
[0091] 此外，第二数据引线121与第二短接环111同层同材料设置，因此，可以将第二数 据引线121与第二短接环111设置为一体结构，即使得第二数据引线121与第二短接环111 相连接。
[0092] 实施例六
[0093] 上述步骤S101，如图7所示，可以包括：
[0094] S301、在衬底基板01上形成栅极金属层，通过一次构图工艺形成栅线106、第一数 据引线120,以及第一短接环110的图案。
[0095] S302、在形成有上述结构的基板表面形成栅极绝缘层107、半导体有源层102、源 漏金属层，通过一次构图工艺形成数据线101、第二数据引线121，以及第二短接环111的图 案。
[0096] 由于第一短接环110与第一数据引线120同层同材料，因此可以设置为一体结构； 由于第二短接环111与第二数据引线121同层同材料，因此可以设置为一体结构。
[0097] 具体的，检测过程可以如图4所示，有图可以看出，由于是对完成数据线101制作 的阵列基板10进行的短路检测。因此，第一数据引线120与第一列数据线1011的电连接 位置处B还未设置连接线2003。其中，检测装置的发射端30设置于显示区域A中的第一列 数据线1011的一端，检测装置的接收端31设置于第一列数据线1011的另一端。当发射端 30发出检测信号时，检测信号会通过短路处C，传递给与其相邻的第二列数据线1012。然后 通过与第二列数据线1012和第二短接环111为一体结构的第二数据引线121，将上述检测 信号传输至第二短接环111。接下来，通过第二短接环111将检测信号分流至所有的第二列 数据线1012 (即所有偶数列数据线1012)。这样一来，由于从发射端30发出的信号被分流， 因此检测信号大幅度的衰减，从而导致最终传输至接收端31处的电压信号发生波动，以实 现短路不良的检出。
[0098] 对比实施例四，在完成数据线101的制作后对阵列基板进行检测时，由于第二数 据引线121与第二短接环111之间处于断开状态，显示区域A的第二列数据线1012之间无 法电连接，因此上述发射端30发出的检测信号无法通过第二短接环111被分流，导致检测 失败。因此实施例一提供的阵列基板需要在完成整个阵列基板的制作后再进行短路的不良 检测。
[0099] 对比实施例五，虽然第二数据引线121、第二列数据线1012以及第二短接环111为 一体结构，可以再完成数据线101的制作后对阵列基板进行短路不良的检出。但是由于第 一数据引线120与第一短接环110之间需要采用连接部200的电连接方式。因此增加了短 接环与数据引线之间的电阻，降低了检测信号的传输效率。
[0100] 综上所述，实施例六可以为优选实施例。当在有限的布线空间内减小相邻两条引 线之间的线间距以满足窄边框的发展趋势时，不仅能够避免引线间的短路不良。而且，可以 简化制作工艺，减小短接环与数据引线之间的电阻，提高检测信号的传输效率。还可以在整 个阵列基板10制作完成后对该阵列基板10上的数据线101的短路不良进行检测，或者在 制作完数据线101后，对其进行短路不良的检测。从而能够尽早的发现不良，有利于提高产 品良率，降低生产成本。
[0101] 以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何 熟悉本【技术领域】的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵 盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【权利要求】
1. 一种阵列基板，包括位于显示区域的多条横纵交叉的栅线和数据线，其特征在于，还 包括位于非显示区域的第一短接环或第二短接环，以及分别与所述第一短接环、所述第二 短接环电连接的第一数据引线、第二数据引线； 所述第一数据引线与所述栅线同层同材料设置，用于将所述第一短接环与第一列数据 线电连接； 所述第二数据引线与所述数据线同层同材料设置，用于将所述第二短接环与第二列数 据线电连接； 其中，所述第一列数据线与所述第二列数据线间隔设置。
2. 根据权利要求1所述的阵列基板，其特征在于， 所述第一短接环与所述栅线同层同材料设置； 所述第二短接环与所述数据线同层同材料设置。
3. 根据权利要求1所述的阵列基板，其特征在于，所述第一短接环和所述第二短接环 与所述栅线同层同材料设置； 或， 所述第一短接环和所述第二短接环与所述数据线同层同材料设置。
4. 根据权利要求1-3任一项所述的阵列基板，其特征在于，在设置有所述数据线的基 板表面设置有钝化层的情况下，所述阵列基板还包括： 位于所述钝化层表面对应所述第一数据引线位置的第一过孔； 位于所述钝化层表面对应所述第一列数据线位置的第二过孔； 以及位于所述第一过孔、所述第二过孔表面用于将所述第一数据 引线与所述第一列数据线相连接的连接线。
5. 根据权利要求4所述的阵列基板，其特征在于，还包括位于所述钝化层表面的透明 电极层，所述连接线与所述透明电极层同层同材料。
6. -种显示装置，其特征在于，包括如权利要求1-5任一项所述的阵列基板。
7. -种阵列基板的制备方法，其特征在于，包括： 在非显示区域形成第一短接环和第二短接环； 在衬底基板上形成栅极金属层，通过一次构图工艺形成栅线、第一数据引线的图案； 在形成有上述结构的基板表面形成栅极绝缘层、半导体有源层、源漏金属层，通过一次 构图工艺形成数据线、第二数据引线的图案； 其中，所述第一列数据线与所述第二列数据线间隔设置； 将所述第一短接环与所述第一数据引线电连接，第一列数据线与所述第一数据引线电 连接； 将所述第二短接环与所述第二数据引线电连接。
8. 根据权利要求7所述的阵列基板的制备方法，其特征在于，所述在非显示区域形成 第一短接环和第二短接环的方法包括： 在衬底基板上形成所述栅极金属层，通过一次构图工艺形成所述栅线、所述第一数据 引线，以及所述第一短接环的图案； 在形成有上述结构的基板表面形成所述栅极绝缘层、所述半导体有源层、所述源漏金 属层，通过一次构图工艺形成所述数据线、所述第二数据引线，以及所述第二短接环的图 案。
9. 根据权利要求7所述的阵列基板的制备方法，其特征在于，所述在非显示区域形成 第一短接环和第二短接环的方法包括： 在衬底基板上形成所述栅极金属层，通过一次构图工艺形成所述栅线、所述第一数据 引线，以及所述第一短接环和所述第二短接环的图案； 或， 在形成有所述栅线、所述第一数据引线的图案的基板表面形成所述栅极绝缘层、所述 半导体有源层、所述源漏金属层，通过一次构图工艺形成所述数据线、所述第二数据引线， 以及所述第一短接环和所述第二短接环的图案。
10. 根据权利要求7至9任一项所述的阵列基板的制备方法，其特征在于，所述第一列 所述数据线与所述第一数据引线电连接的方法包括： 在形成有所述数据线、所述第二数据引线的基板表面形成钝化层； 在所述钝化层的表面对应所述第一数据引线位置的形成第一过孔； 在所述钝化层的表面对应所述第一列数据线位置的形成第二过孔； 在所述第一过孔和所述第二过孔的表面形成用于将所述第一数据引线与所述第一列 数据线相连接的连接线。
11. 根据权利要求10所述的阵列基板的制备方法，其特征在于，所述在所述第一过孔 和所述第二过孔的表面形成用于将所述第一数据引线与所述第一列数据线相连接的连接 线的方法包括： 在所述钝化层表面形成透明电极层，通过一次构图工艺形成所述连接线与所述透明电 极层。
【文档编号】H01L23/50GK104218042SQ201410443430
【公开日】2014年12月17日 申请日期:2014年9月2日 优先权日:2014年9月2日
【发明者】蔡振飞, 陈正伟, 宋星星 申请人:合肥鑫晟光电科技有限公司, 京东方科技集团股份有限公司
【专利摘要】本发明提供一种阵列基板及其制备方法、显示装置，涉及显示【技术领域】，在有限的布线空间内减小相邻两条引线之间的线间距时，能够避免引线间的短路不良。阵列基板包括位于显示区域的多条横纵交叉的栅线和数据线，还包括位于非显示区域的第一短接环或第二短接环以及分别与第一短接环、第二短接环电连接的第一数据引线和第二数据引线；第一数据引线与栅线同层同材料设置，用于将第一短接环与第一列数据线电连接；第二数据引线与数据线同层同材料设置，用于将第二短接环与第二列数据线电连接；其中，第一列数据线与第二列数据线间隔设置。
【专利说明】一种阵列基板及其制备方法、显示装置
【技术领域】
[0001] 本发明涉及显示【技术领域】，尤其涉及一种阵列基板及其制备方法、显示装置。
【背景技术】
[0002] TFT-LCD (Thin Film Transistor-Liquid Crystal Display，薄膜晶体管液晶显不 装置）最为一种平板显示装置，因其具有体积小、功耗低、无辐射以及制作成本相对较低等 特点，而越来越多地被应用于高性能显示领域当中。
[0003] TFT-IXD，如图la所示，包括阵列基板10和彩膜基板20,在阵列基板10和彩膜基 板20之间设置有液晶层。通过向阵列基板10输入控制信号以控制液晶层的偏转来调节穿 过液晶层的光线的透射率，最终获得预期的显示图像。
[0004] 如图lb所示，阵列基板10可以包括在显示区域A内设置的多条纵向顺序排列的 数据线101。为了对阵列基板10的制作过程中出现的不良，例如短路缺陷进行检出，在显示 区域A的周边区域（非显示区域）中设置有与数据线101相连接的引线112,通过引线112 向数据线101输入检测信号，以对数据线101出现的短路不良进行检出。为了简化制作工 艺，并降低引线112与数据线101之间的电阻，一般构成引线112材料可以采用构成数据线 101的源漏极金属层构成。
[0005] 进一步地为了简化制作工艺，在制备上述阵列基板10的过程中，一般采用含有半 透膜的掩膜板通过一次构图工艺（包括一次曝光工艺、灰化工艺以及多次刻蚀工艺）形成 数据线101、半导体有源层102、源极103、漏极104以及引线112的图案。由于含有半透 膜的掩膜板能够形成不同厚度的光刻胶，在对厚度较薄的光刻胶进行灰化，对厚度较厚的 光刻胶进行减薄的同时，会将厚度较厚的光刻胶的边缘也灰化掉，这样数据线101的线宽 会减小。然而由于构成数据线101的源漏金属层的下方还具有半导体有源层，在对对应灰 化掉光刻胶区域的源漏金属层进行刻蚀时，会露出数据线101图案边缘的半导体有源层， 使得原本减小的数据线101的线宽被露出的半导体有源层放大。这样一来，为了满足显示 装置窄边框的发展趋势，在空间较小的非显示区域对上述引线112进行布线时，如果采用 上述含有半透膜的掩膜板的制作工艺，形成的引线112会受到线宽的制约而不能在较小的 空间内完成布线，否则可能会由于相邻两条引线112的距离太近而增大短路不良发生的概 率，从而对显示装置的质量造成不利的影响。
【发明内容】
[0006] 本发明的实施例提供一种阵列基板及其制备方法、显示装置，在有限的布线空间 内减小相邻两条引线之间的线间距时，能够避免引线间的短路不良。
[0007] 为达到上述目的，本发明的实施例采用如下技术方案：
[0008] 本发明实施例的一方面，提供一种阵列基板，包括位于显示区域的多条横纵交叉 的栅线和数据线，还包括位于非显示区域的第一短接环或第二短接环，以及分别与所述第 一短接环、所述第二短接环电连接的第一数据引线、第二数据引线；
[0009] 所述第一数据引线与所述栅线同层同材料设置，用于将所述第一短接环与第一列 所述数据线电连接；
[0010] 所述第二数据引线与所述数据线同层同材料设置，用于将所述第二短接环与第二 列所述数据线电连接；
[0011] 其中，所述第一列数据线与所述第二列数据线间隔设置。
[0012] 本发明实施例的另一方面，提供一种显示装置，包括如上所述的任意一种阵列基 板。
[0013] 本发明实施例的有一方面，提供一种阵列基板的制备方法，包括：
[0014] 在非显示区域形成第一短接环和第二短接环；
[0015] 在衬底基板上形成栅极金属层，通过一次构图工艺形成栅线、第一数据引线的图 案；
[0016] 在形成有上述结构的基板表面形成栅极绝缘层、半导体有源层、源漏金属层，通过 一次构图工艺形成数据线、第二数据引线的图案；
[0017] 其中，所述第一列数据线与所述第二列数据线间隔设置；
[0018] 将所述第一短接环与所述第一数据引线电连接，第一列所述数据线与所述第一数 据引线电连接；
[0019] 将所述第二短接环与所述第二数据引线电连接。
[0020] 本发明实施例提供一种阵列基板及其制备方法、显示装置。所述阵列基板包括位 于显示区域的多条横纵交叉的栅线和数据线，还包括位于非显示区域的第一短接环或第二 短接环以及分别与第一短接环、第二短接环电连接的第一数据引线和第二数据引线；第一 数据引线与栅线同层同材料设置，用于将第一短接环与第一列数据线电连接；第二数据引 线与数据线同层同材料设置，用于将第二短接环与第二列数据线电连接；其中，第一列数据 线与第二列数据线间隔设置。由于与数据线相连接的相邻的两条数据引线中的一条数据引 线（第一数据引线）采用栅极金属制成，相邻的第一数据引线和第二数据引线位于不同的 薄膜层，这样一来，在有限的布线空间内减小相邻两条引线（第一数据引线和第二数据引 线）之间的线间距以满足窄边框的发展趋势时，能够避免引线间的短路不良。
【专利附图】
【附图说明】
[0021] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以 根据这些附图获得其他的附图。
[0022] 图la为现有技术提供的一种显示装置的结构示意图；
[0023] 图lb为现有技术提供的一种阵列基板的结构不意图；
[0024] 图2a为本发明实施例提供的一种阵列基板的结构示意图；
[0025] 图2b为本发明实施例提供的另一种阵列基板的结构示意图；
[0026] 图2c为本发明实施例提供的又一种阵列基板的结构示意图；
[0027] 图3为本发明实施例提供的一种阵列基板局部结构示意图；
[0028] 图4为本发明实施例提供的一种阵列基板的检测过程示意图；
[0029] 图5为本发明实施例提供的一种阵列基板的制备流程图；
[0030] 图6为本发明实施例提供的另一种阵列基板的制备流程图；
[0031] 图7为本发明实施例提供的又一种阵列基板的制备流程图。
【专利附图】
【附图说明】 [0032] ：
[0033] 01-衬底基板；10-阵列基板；101-数据线；1011-第一列数据线；1012-第二列数 据线；102-半导体有源层；103-源极；104-漏极；105-钝化层；106-栅极；107-栅极绝缘 层；110-第一短接环；111-第二短接环；112-引线；120-第一数据引线；121-第二数据引 线；20-彩膜基板；200-连接部；2001-第一过孔；2002-第二过孔；2003-连接线；30-检测 设备的发射端；31-检测设备的接收端。
【具体实施方式】
[0034] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例，都属于本发明保护的范围。
[0035] 本发明实施例提供一种阵列基板，如图2a所示，可以包括位于显示区域A的多条 横纵交叉的栅极106和数据线101，还包括位于非显示区域（即上述显示区域A的周边区 域）的第一短接环110或第二短接环111。以及分别与第一短接环110、第二短接环111电 连接的第一数据引线120和第二数据引线121。
[0036] 其中，第一数据引线120与栅极106同层同材料设置，用于将第一短接环110与第 一列数据线1011电连接。
[0037] 第二数据引线121与数据线101同层同材料设置，用于将第二短接环111与第二 列数据线1012电连接。
[0038] 上述第一列数据线1011与第二列数据线1012间隔设置。
[0039] 需要说明的是，第一、本发明实施例中，是以如图2a所示的第一列数据线1011与 第二列数据线1012分别代表奇数列数据线和偶数列数据线为例进行的说明。当然，第一列 数据线1011与第二列数据线1012还可以分别代表偶数列数据线和奇数列数据线。本发明 对此不做限制。
[0040] 第二、上述第一短接环110或第二短接环111用于将检测信号分别传输至第一 数据引线120和第二数据引线121 ;以分别对与第一数据引线120相连接的第一列数据线 1011，和与第二数据引线121相连接的第二列数据线1012进行短路不良的检测。
[0041] 第三、由于第一数据引线120与第一列数据线1011异层设置，因此为了将第一数 据引线120与第一列数据线1011进行电连接，如图3所示，在设置有上述数据线101的基 板表面设置有钝化层105的情况下，所述阵列基板10还可以包括：
[0042] 位于钝化层105表面对应第一数据引线120位置的第一过孔2001 ;
[0043] 位于钝化层105表面对应第一列数据线1011位置的第二过孔2002 ;
[0044] 以及位于第一过孔2001、第二过孔2002表面用于将第一数据引线120与第一列数 据线1011相连接的连接线2003。
[0045] 上述第一过孔2001、第二过孔2002以及连接线2003可以构成如图2a所示的连接 部 200。
[0046] 其中，为了简化制作工艺，优选的，上述连接线2003可以与位于阵列基板上的透 明电极层同层同材料设置。透明电极层可以包括公共电极和像素电极。
[0047] 具体的，对于TN(Twist Nematic，扭曲向列）型显示装置而言，由于公共电极制作 与彩膜基板20上，因此上述连接线2003可以与制作于阵列基板10上的像素电极同层同材 料设置。
[0048] 对于 AD-SDS (Advanced-Super Dimensional Switching，简称为 ADS，高级超维场 开关）型显示装置而言，公共电极与像素电极均设置于阵列基板上。所述公共电极和所述 像素电极可以异层设置，其中位于上层的电极包含多个条形电极，位于下层的电极包含多 个条形电极或为平板形。因此，上述连接线2003可以与位于上层的电极同层同材料制成。
[0049] 对于IPS (In Plane Switch，横向电场效应）型显示装置而言，在阵列基板上设置 相互平行的公共电极和像素电极。因此，上述连接线2003可以与公共电极或像素电极同层 同材料制成。
[0050] 其中，构成上述透明电极层的材料可以包括氧化铟锡或氧化铟锌中的至少一种。
[0051] 本发明实施例提供一种阵列基板，包括位于显示区域的多条横纵交叉的栅线和数 据线，还包括位于非显示区域的第一短接环或第二短接环以及分别与第一短接环、第二短 接环电连接的第一数据引线、第二数据引线；第一数据引线与栅线同层同材料设置，用于将 第一短接环与第一列数据线电连接；第二数据引线与数据线同层同材料设置，用于将第二 短接环与第二列数据线电连接；其中，第一列数据线与第二列数据线间隔设置。由于与数据 线相连接的相邻的两条数据引线中的一条数据引线（第一数据引线）采用栅极金属制成， 相邻的第一数据引线和第二数据引线位于不同的薄膜层，这样一来，在有限的布线空间内 减小相邻两条引线（第一数据引线和第二数据引线）之间的线间距以满足窄边框的发展趋 势时，能够避免引线间的短路不良。
[0052] 由于第一短接环110和第二短接环111需要具备一定的导电能力，因此，可以采用 金属材料制备。然而，在液晶显示器制备领域，常用的金属材料有构成栅极106的栅极金属 层，以及构成数据线101的源漏极金属层。因此为了简化制作工艺，可以采用栅极金属层或 源漏极金属层构成上述第一短接环110和第二短接环111。以下，对构成上述第一短接环 110和第二短接环111的材料进行举例说明。
[0053] 实施例一
[0054] 如图2a所示，上述第一短接环110和第二短接环111可以与栅极106同层同材料 设置，即第一短接环110和第二短接环111均采用构成栅极106的栅极金属层制成。由于 第二数据引线121采用源漏金属层制成，与采用栅极金属层制成的第二短接环111异层设 置，因此第二短接环111与第二数据引线121之间的电连接方式可以参考上述连接部200 进行设置。
[0055] 此外，第一数据引线120与第一短接环110同层同材料设置，因此，可以将第一数 据引线120与第一短接环110设置为一体结构，即使得第一数据引线120与第一短接环110 相连接。
[0056] 实施例二
[0057] 如图2b所示，上述第一短接环110和第二短接环111可以与数据线101同层同材 料设置。即第一短接环110和第二短接环ill均采用构成数据线101的源漏极金属层制成。 由于第一数据引线120采用栅极金属层制成，与采用源漏金属层制成的第一短接环110异 层设置，因此第一短接环110与第一数据引线120之间的电连接方式可以参考上述连接部 200进行设置。
[0058] 此外，第二数据引线121与第二短接环111同层同材料设置，因此，可以将第二数 据引线121与第二短接环111设置为一体结构，即使得第二数据引线121与第二短接环111 相连接。
[0059] 实施例三
[0060] 如图2c所示，第一短接环110与栅线120同层同材料设置；第二短接环111与数 据线101同层同材料设置。由于第一短接环110与第一数据引线120同层同材料，因此可 以设置为一体结构；由于第二短接环111与第二数据引线121同层同材料，因此可以设置为 一体结构。
[0061] 具体的，检测过程可以如图4所示，有图可以看出，由于是对完成数据线101制作 的阵列基板10进行的短路检测。因此，第一数据引线120与第一列数据线1011的电连接 位置处B还未设置连接线2003。其中，检测装置的发射端30设置于显示区域A中的第一列 数据线1011的一端，检测装置的接收端31设置于第一列数据线1011的另一端。当发射端 30发出检测信号时，检测信号会通过短路处C，传递给与其相邻的第二列数据线1012。然后 通过与第二列数据线1012和第二短接环111为一体结构的第二数据引线121，将上述检测 信号传输至第二短接环111。接下来，通过第二短接环111将检测信号分流至所有的第二列 数据线1012 (即所有偶数列数据线1012)。这样一来，由于从发射端30发出的信号被分流， 因此检测信号大幅度的衰减，从而导致最终传输至接收端31处的电压信号发生波动，以实 现短路不良的检出。
[0062] 对比实施例一，在完成数据线101的制作后对阵列基板进行检测时，由于第二数 据引线121与第二短接环111之间处于断开状态，显示区域A的第二列数据线1012之间无 法电连接，因此上述发射端30发出的检测信号无法通过第二短接环111被分流，导致检测 失败。因此实施例一提供的阵列基板需要在完成整个阵列基板的制作后再进行短路的不良 检测。
[0063] 对比实施例二，虽然第二数据引线121、第二列数据线1012以及第二短接环111为 一体结构，可以再完成数据线101的制作后对阵列基板进行短路不良的检出。但是由于第 一数据引线120与第一短接环110之间需要采用连接部200的电连接方式。因此增加了短 接环与数据引线之间的电阻，降低了检测信号的传输效率。
[0064] 综上所述，实施例三可以为优选实施例。当在有限的布线空间内减小相邻两条引 线之间的线间距以满足窄边框的发展趋势时，不仅能够避免引线间的短路不良。而且，可以 简化制作工艺，减小短接环与数据引线之间的电阻，提高检测信号的传输效率。还可以在整 个阵列基板10制作完成后对该阵列基板10上的数据线101的短路不良进行检测，或者在 制作完数据线101后，对其进行短路不良的检测。从而能够尽早的发现不良，有利于提高产 品良率，降低生产成本。
[0065] 本发明实施例提供一种显示装置，包括如上所述的任意一种阵列基板。具有与前 述实施例中的阵列基板相同的有益效果，由于阵列基板的具体结构和有益效果在前述实施 例中已经有所描述，在此不再赘述。
[0066] 需要说明的是，在本发明实施例中，显示装置具体可以包括液晶显示装置，例如该 显示装置可以为液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的 产品或者部件。
[0067] 本发明实施例提供一种阵列基板的制备方法，可以包括：
[0068] S101、在非显示区域内（显示区域A以外的周边区域）形成第一短接环110和第 二短接环111。
[0069] S102、如图la所示，在的衬底基板01上形成栅极金属层，通过一次构图工艺形成 如图2a所示的栅线106、第一数据引线120的图案。
[0070] S103、在形成有上述结构的基板表面形成栅极绝缘层107、半导体有源层102、源 漏金属层，通过一次构图工艺形成数据线1〇1(包括第一列数据线1011和第二列数据线 1012)、第二数据引线121的图案。
[0071] 其中，第一列数据线1011与第二列数据线1012间隔设置。
[0072] S104、将第一短接环110与第一数据引线120电连接，第一列数据线1011与第一 数据引线120电连接。
[0073] S105、将第二短接环111与第二数据引线121电连接。
[0074] 需要说明的是，上述将第一列数据线1011与第一数据引线121电连接的方法，如 图6所示，可以包括：
[0075] S201、在形成有数据线101、第二数据引线121的基板表面形成钝化层105。
[0076] S202、在钝化层105的表面对应第一数据引线120位置的形成第一过孔2001。
[0077] S203、在钝化层105的表面对应第一列数据线1011位置的形成第二过孔2002。
[0078] S204、在第一过孔2011和第二过孔2002的表面形成用于将第一数据引线120与 第一列数据线1001相连接的连接线2003。
[0079] 上述第一过孔2001、第二过孔2002以及连接线2003可以构成如图2a所示的连接 部 200。
[0080] 其中，为了简化制作工艺，优选的，上述连接线2003可以与位于阵列基板上的透 明电极层同层同材料设置。具体的，在钝化层105表面形成透明电极层，通过一次构图工艺 形成所述连接线2003与所述透明电极层。其中，透明电极层可以包括公共电极和像素电 极。构成上述透明电极层的材料可以包括氧化铟锡或氧化铟锌中的至少一种。
[0081] 本发明实施例提供一种阵列基板的制备方法，包括：在非显示区域形成第一短接 环和第二短接环；在衬底基板上形成栅极金属层，通过一次构图工艺形成栅线、第一数据引 线的图案；在形成有上述结构的基板表面形成栅极绝缘层、半导体有源层、源漏金属层，通 过一次构图工艺形成数据线、第二数据引线的图案；其中，第一列数据线与第二列数据线间 隔设置；然后，将第一短接环与第一数据引线电连接；第一短接环与第一列所述数据线通 过第一数据引线电连接；最后，将第二短接环与第二数据引线电连接；第二短接环与第二 列数据线通过第二数据引线电连接。由于与数据线相连接的相邻的两条数据引线中的一条 数据引线（第一数据引线）采用栅极金属制成，相邻的第一数据引线和第二数据引线位于 不同的薄膜层，这样一来，在有限的布线空间内减小相邻两条引线（第一数据引线和第二 数据引线）之间的线间距以满足窄边框的发展趋势时，能够避免引线间的短路不良。
[0082] 需要说明的是，本发明中，可以在进行步骤S102或步骤S103中完成步骤S101的 制作。
[0083] 以下，对步骤S101进行详细的举例说明
[0084] 实施例四
[0085] 上述步骤S101，可以包括：
[0086] 在衬底基板01上形成所述栅极金属层，通过一次构图工艺形成栅线106、第一数 据引线120,以及第一短接环110和第二短接环111的图案。由于第二数据引线121采用源 漏金属层制成，与采用栅极金属层制成的第二短接环111异层设置，因此第二短接环111与 第二数据引线121之间的电连接方式可以参考上述连接部200进行设置。
[0087] 此外，第一数据引线120与第一短接环110同层同材料设置，因此，可以将第一数 据引线120与第一短接环110设置为一体结构，即使得第一数据引线120与第一短接环110 相连接。
[0088] 实施例五
[0089] 上述步骤S101，可以包括：
[0090] 在形成有栅线106、第一数据引线120的图案的基板表面形成栅极绝缘层107、半 导体有源层102、源漏金属层，通过一次构图工艺形成数据线101、第二数据引线121，以及 第一短接环110和第二短接环111的图案。由于第一数据引线120采用栅极金属层制成， 与采用源漏金属层制成的第一短接环110异层设置，因此第一短接环110与第一数据引线 120之间的电连接方式可以参考上述连接部200进行设置。
[0091] 此外，第二数据引线121与第二短接环111同层同材料设置，因此，可以将第二数 据引线121与第二短接环111设置为一体结构，即使得第二数据引线121与第二短接环111 相连接。
[0092] 实施例六
[0093] 上述步骤S101，如图7所示，可以包括：
[0094] S301、在衬底基板01上形成栅极金属层，通过一次构图工艺形成栅线106、第一数 据引线120,以及第一短接环110的图案。
[0095] S302、在形成有上述结构的基板表面形成栅极绝缘层107、半导体有源层102、源 漏金属层，通过一次构图工艺形成数据线101、第二数据引线121，以及第二短接环111的图 案。
[0096] 由于第一短接环110与第一数据引线120同层同材料，因此可以设置为一体结构； 由于第二短接环111与第二数据引线121同层同材料，因此可以设置为一体结构。
[0097] 具体的，检测过程可以如图4所示，有图可以看出，由于是对完成数据线101制作 的阵列基板10进行的短路检测。因此，第一数据引线120与第一列数据线1011的电连接 位置处B还未设置连接线2003。其中，检测装置的发射端30设置于显示区域A中的第一列 数据线1011的一端，检测装置的接收端31设置于第一列数据线1011的另一端。当发射端 30发出检测信号时，检测信号会通过短路处C，传递给与其相邻的第二列数据线1012。然后 通过与第二列数据线1012和第二短接环111为一体结构的第二数据引线121，将上述检测 信号传输至第二短接环111。接下来，通过第二短接环111将检测信号分流至所有的第二列 数据线1012 (即所有偶数列数据线1012)。这样一来，由于从发射端30发出的信号被分流， 因此检测信号大幅度的衰减，从而导致最终传输至接收端31处的电压信号发生波动，以实 现短路不良的检出。
[0098] 对比实施例四，在完成数据线101的制作后对阵列基板进行检测时，由于第二数 据引线121与第二短接环111之间处于断开状态，显示区域A的第二列数据线1012之间无 法电连接，因此上述发射端30发出的检测信号无法通过第二短接环111被分流，导致检测 失败。因此实施例一提供的阵列基板需要在完成整个阵列基板的制作后再进行短路的不良 检测。
[0099] 对比实施例五，虽然第二数据引线121、第二列数据线1012以及第二短接环111为 一体结构，可以再完成数据线101的制作后对阵列基板进行短路不良的检出。但是由于第 一数据引线120与第一短接环110之间需要采用连接部200的电连接方式。因此增加了短 接环与数据引线之间的电阻，降低了检测信号的传输效率。
[0100] 综上所述，实施例六可以为优选实施例。当在有限的布线空间内减小相邻两条引 线之间的线间距以满足窄边框的发展趋势时，不仅能够避免引线间的短路不良。而且，可以 简化制作工艺，减小短接环与数据引线之间的电阻，提高检测信号的传输效率。还可以在整 个阵列基板10制作完成后对该阵列基板10上的数据线101的短路不良进行检测，或者在 制作完数据线101后，对其进行短路不良的检测。从而能够尽早的发现不良，有利于提高产 品良率，降低生产成本。
[0101] 以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何 熟悉本【技术领域】的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵 盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【权利要求】
1. 一种阵列基板，包括位于显示区域的多条横纵交叉的栅线和数据线，其特征在于，还 包括位于非显示区域的第一短接环或第二短接环，以及分别与所述第一短接环、所述第二 短接环电连接的第一数据引线、第二数据引线； 所述第一数据引线与所述栅线同层同材料设置，用于将所述第一短接环与第一列数据 线电连接； 所述第二数据引线与所述数据线同层同材料设置，用于将所述第二短接环与第二列数 据线电连接； 其中，所述第一列数据线与所述第二列数据线间隔设置。
2. 根据权利要求1所述的阵列基板，其特征在于， 所述第一短接环与所述栅线同层同材料设置； 所述第二短接环与所述数据线同层同材料设置。
3. 根据权利要求1所述的阵列基板，其特征在于，所述第一短接环和所述第二短接环 与所述栅线同层同材料设置； 或， 所述第一短接环和所述第二短接环与所述数据线同层同材料设置。
4. 根据权利要求1-3任一项所述的阵列基板，其特征在于，在设置有所述数据线的基 板表面设置有钝化层的情况下，所述阵列基板还包括： 位于所述钝化层表面对应所述第一数据引线位置的第一过孔； 位于所述钝化层表面对应所述第一列数据线位置的第二过孔； 以及位于所述第一过孔、所述第二过孔表面用于将所述第一数据 引线与所述第一列数据线相连接的连接线。
5. 根据权利要求4所述的阵列基板，其特征在于，还包括位于所述钝化层表面的透明 电极层，所述连接线与所述透明电极层同层同材料。
6. -种显示装置，其特征在于，包括如权利要求1-5任一项所述的阵列基板。
7. -种阵列基板的制备方法，其特征在于，包括： 在非显示区域形成第一短接环和第二短接环； 在衬底基板上形成栅极金属层，通过一次构图工艺形成栅线、第一数据引线的图案； 在形成有上述结构的基板表面形成栅极绝缘层、半导体有源层、源漏金属层，通过一次 构图工艺形成数据线、第二数据引线的图案； 其中，所述第一列数据线与所述第二列数据线间隔设置； 将所述第一短接环与所述第一数据引线电连接，第一列数据线与所述第一数据引线电 连接； 将所述第二短接环与所述第二数据引线电连接。
8. 根据权利要求7所述的阵列基板的制备方法，其特征在于，所述在非显示区域形成 第一短接环和第二短接环的方法包括： 在衬底基板上形成所述栅极金属层，通过一次构图工艺形成所述栅线、所述第一数据 引线，以及所述第一短接环的图案； 在形成有上述结构的基板表面形成所述栅极绝缘层、所述半导体有源层、所述源漏金 属层，通过一次构图工艺形成所述数据线、所述第二数据引线，以及所述第二短接环的图 案。
9. 根据权利要求7所述的阵列基板的制备方法，其特征在于，所述在非显示区域形成 第一短接环和第二短接环的方法包括： 在衬底基板上形成所述栅极金属层，通过一次构图工艺形成所述栅线、所述第一数据 引线，以及所述第一短接环和所述第二短接环的图案； 或， 在形成有所述栅线、所述第一数据引线的图案的基板表面形成所述栅极绝缘层、所述 半导体有源层、所述源漏金属层，通过一次构图工艺形成所述数据线、所述第二数据引线， 以及所述第一短接环和所述第二短接环的图案。
10. 根据权利要求7至9任一项所述的阵列基板的制备方法，其特征在于，所述第一列 所述数据线与所述第一数据引线电连接的方法包括： 在形成有所述数据线、所述第二数据引线的基板表面形成钝化层； 在所述钝化层的表面对应所述第一数据引线位置的形成第一过孔； 在所述钝化层的表面对应所述第一列数据线位置的形成第二过孔； 在所述第一过孔和所述第二过孔的表面形成用于将所述第一数据引线与所述第一列 数据线相连接的连接线。
11. 根据权利要求10所述的阵列基板的制备方法，其特征在于，所述在所述第一过孔 和所述第二过孔的表面形成用于将所述第一数据引线与所述第一列数据线相连接的连接 线的方法包括： 在所述钝化层表面形成透明电极层，通过一次构图工艺形成所述连接线与所述透明电 极层。
【文档编号】H01L23/50GK104218042SQ201410443430
【公开日】2014年12月17日 申请日期:2014年9月2日 优先权日:2014年9月2日
【发明者】蔡振飞, 陈正伟, 宋星星 申请人:合肥鑫晟光电科技有限公司, 京东方科技集团股份有限公司
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1