超级结半导体器件制造方法
【专利摘要】本发明公开了一种超级结半导体器件制造方法，包括步骤：提供一带N型硅外延层的硅片做衬底；形成硬掩膜层，进行光刻刻蚀形成第一光刻胶图形，刻蚀形成深沟槽；在深沟槽内填充P型单晶硅；CMP去除硬掩膜层表面的P型多晶硅，形成由P柱和N型薄层组成交替排列的超级结结构；以剩余的硬掩膜层为掩模进行P型杂质注入并形成P型层，P型层自对准形成在各P柱的顶部并扩散后作为超级结半导体器件的P型体区。本发明能减少光罩层次，节省工艺成本；还能优化超结器件的体二极管以及动态特性。
【专利说明】超级结半导体器件制造方法
【技术领域】
[0001] 本发明涉及一种半导体集成电路制造方法，特别是涉及一种超级结半导体器件制 造方法。
【背景技术】
[0002] 超级结M0SFET (金氧半场效晶体管）器件采用新的耐压层结构-利用一系列的交 替排列的P型和N型半导体薄层来在截止状态下在较低电压下就将P型N型区耗尽，实现 电荷相互补偿，从而使P型N型区在高掺杂浓度下能实现高的击穿电压，从而同时获得低导 通电阻和高击穿电压，打破传统功率M0SFET理论极限。
[0003] 如图1所示，是现有超级结半导体器件的结构示意图；图1所示超级结构半导体器 件是一超级结M0SFET器件为例进行说明，以虚线AA'为界所述超级结半导体器件包括电流 流动区201和终端区202,所述电流流动区201为有源区且是由多个M0SFET器件单元结构 周期排列而成，终端区202不流动电流且终端区202围绕在所述电流流动区201的周侧并 用于对所述电流电流区201的器件进行保护。超级结结构形成于N型硅外延层101中，包 括交替排列的P柱即P型薄层102和N型薄层101a，P柱102由填充于深沟槽中的P型单 晶硅组成，N型薄层101a由P柱102之间的所述N型硅外延层101组成。
[0004] 在所述电流流动区201中，一个所述M0SFET器件单元结构中包括P阱104、源区 105、栅氧106、多晶硅栅107、N型缓冲层111和N+接触层，所述P阱104通过光刻定义形成 于所述N型薄层101a中且和所述P柱102邻接，所述源区105形成于所述P阱104中，所 述栅氧106和所述多晶硅栅107依次叠加在所述所述N型硅外延层101表面形成平面栅结 构，当然也能采用沟槽栅结构来替换。被所述多晶硅栅107所覆盖的所述P阱104的表面 用于形成沟道以连接所述源区105和N型薄层101a，所述P阱104主要用于调节超级器件 的阈值电压，即通过改变所述P阱104的掺杂浓度改变超级结器件的阈值电压；所述N型缓 冲层111位于所述N型薄层101a的背面；源极109由正面金属图形组成且和所述源区105 以及所述P柱102接触；漏极112由背面金属组成，所述N+接触层形成在所述N型缓冲层 111和漏极112的接触位置处。
[0005] 在所述终端区202中，也包括多个交替排列的所述N型薄层101a和所述P柱102 组成的超级结结构；介质层108覆盖在所述终端区202的N型硅外延层101表面，介质层 108在最内侧的所述P柱102的上方形成有一台阶结构，且在该台阶结构处覆盖有由正面金 属图形组成的金属场板110,金属场板110还向台阶结构的外侧延伸并覆盖几个所述P柱 102。在靠外侧的所述P柱102顶部连成形成有P型体区（body) 103,在台阶结构的下方包 括一个连接覆盖两个所述P柱102的P型体区103,所述P型体区103都需要采用光刻工 艺定义，所述P型体区103能够提高器件在感性电路中应用时的电流处理能力。在所述终 端区202中还能该设置多个多晶硅场板107a，多晶硅硅场板107a能够和所述多晶硅栅107 同时形成。在所述终端区202的最外侧的所述P柱102的外侧的N型硅外延层101中还形 成有沟道截止环l〇5a，所述沟道截止环105a的掺杂条件和所述源区105相同。
[0006] 如图2A至图2C所示，是现有超级结半导体器件制造方法中形成超级结的步骤中 的器件结构图；现有超级结半导体器件制造方法中形成超级结的步骤包括：
[0007] 首先、如图2A所示，采用光刻刻蚀工艺在所述N型硅外延层101中刻蚀形成深沟 槽；光刻刻蚀时能够采用硬掩膜层113,这些需要先在所述N型硅外延层101表面形成硬掩 膜层113,接着光刻刻蚀是依次刻蚀所述硬掩膜层113和所述N型硅外延层101。
[0008] 其次、如图2A所示，在形成了所述深沟槽之后，进行外延生长形成P型单晶硅填充 在所述深沟槽中并形成P柱102,外延生长的硅在所述深沟槽外部的所述硬掩膜层113表面 为P型多晶硅l〇2a。
[0009] 接着、如图2B所示，采用化学机械研磨（CMP)工艺去除所述P型多晶硅102a。
[0010] 接着、如图2C所示，去除所述硬掩膜层113。形成所述P型102和N型薄层101a 交替排列的超级结结构。
[0011] 如图1所示，在现有超级结半导体器件制造方法中，在形成所述超级结结构之后， 需要采用光刻工艺定义出所述P型体区103的形成区域位置，采用光刻工艺不仅增加了光 刻层次，从而造成成本较高，而且，光刻工艺定义的P型体区103无法完全和所述P柱102 对准，即对准的精度有限。对于现有超级结平面栅结构的M0SFET器件，现有方法最少需要 采用10块光罩即光刻掩膜版，分别为：
[0012] 1、形成JFET的掩膜版，在平面栅超级结器件中，平面栅从顶部覆盖所述P阱104 和所述N型薄层101a，会形成一 JFET背栅效应，需要采用JFET掩膜版进行JFET定义调节 JFET背栅效应；而在沟槽栅超级结器件中，沟槽栅从侧面覆盖P阱，不存在JFET背栅效应， 故沟槽栅超级结器件不需要进行JFET注入，也不需要采用JFET掩膜版。2、形成体区的掩 膜版；体区形成于超级结器件的终端区，由于终端区是环绕在有源区的周侧，故P型体区也 称P型环。3、形成超级结构的深沟槽的掩膜版，该深沟槽即为定义P柱的深沟槽。4、定义 有源区的掩膜版；该有源区也称电流流动区201，即有源区的掩膜版用于定义所述电流流 动区201。5、定义P阱的掩膜版，所述P阱主要在有源区中用于定义器件的阈值电压。6、定 义多晶硅栅的掩膜版。7、NP掩膜版；NP掩膜版用于定义源区的N+离子注入的区域。8、定 义接触孔的掩膜版。9、定义正面金属图形的掩膜版；10、定义钝化层图形的掩膜版。
【发明内容】
[0013] 本发明所要解决的技术问题是提供一种超级结半导体器件制造方法，能减少光罩 层次，节省工艺成本；还能优化超级结器件的体二极管以及动态特性。
[0014] 为解决上述技术问题，本发明提供的超级结半导体器件制造方法包括如下步骤：
[0015] 步骤一、提供一硅片做衬底，在所述硅片上形成有N型硅外延层。
[0016] 步骤二、在所述N型硅外延层表面形成硬掩膜层，采用光刻刻蚀形成第一光刻胶 图形，由所述第一光刻胶图形定义出深沟槽的图案；以所述第一光刻胶图形为掩膜依次对 所述硬掩膜层和所述N型硅外延层进行刻蚀形成所述深沟槽；去除所述第一光刻胶图形。
[0017] 步骤三、采用选择性外延工艺在所述深沟槽内填充P型单晶硅，外延工艺同时在 所述硬掩膜层表面形成P型多晶硅。
[0018] 步骤四、采用化学机械研磨工艺方法去除所述硬掩膜层表面的P型多晶硅及部分 所述硬掩膜层；由填充于所述深沟槽中的所述P型单晶硅形成P柱；由各所述P柱之间的所 述N型硅外延层组成N型薄层，所述P柱和所述N型薄层组成交替排列的超级结结构。 [0019] 步骤五、以剩余的所述硬掩膜层为掩模进行P型杂质注入并形成P型层，所述P型 层自对准形成在各所述P柱的顶部，之后去除所述硬掩模层；所述P型层在后续热过程会扩 散并延伸到对应的所述P柱的两侧的所述N型薄层中，由扩散后的所述P型层作为超级结 半导体器件的终端区的P型体区。
[0020] 进一步的改进是，还包括如下正面工艺步骤：
[0021] 步骤六、形成场氧化层、栅氧、多晶硅栅、P型阱区、源区、层间膜、接触孔、正面金属 和钝化层。
[0022] 进一步的改进是，所述超级结半导体器件的多晶硅栅为沟槽栅结构，形成所述栅 氧和所述多晶硅栅的步骤包括：
[0023] 步骤61a、采用光刻刻蚀工艺形成第二光刻胶图形，所述第二光刻胶胶图形定义出 栅沟槽的的图案；以所述第二光刻胶图形为掩膜所述N型硅外延层进行刻蚀形成所述栅沟 槽；去除所述第二光刻胶图形。
[0024] 步骤62a、在所述栅沟槽的底部表面和侧面形成氧化层，由所述栅沟槽的侧面的氧 化层组成所述栅氧。
[0025] 步骤63a、在形成所述栅氧的所述栅沟槽中填充多晶硅形成所述多晶硅栅，所述多 晶硅栅从侧面覆盖所述P型阱区，被所述多晶硅栅侧面覆盖的所述P型阱区的表面用于形 成连接所述源区和所述N型硅外延层的沟道。
[0026] 进一步的改进是，所述超级结半导体器件的多晶硅栅为平面栅结构，形成所述栅 氧和所述多晶硅栅的步骤包括：
[0027] 步骤61b、在所述N型硅外延层表面依次形成第一氧化层和第二多晶硅层。
[0028] 步骤62b、采用光刻刻蚀工艺对依次对所述第二多晶硅层和所述第一氧化层进行 刻蚀形成所述栅氧和所述多晶硅栅并组成所述平面栅结构；所述多晶硅栅从顶部覆盖所述 P型阱区，被所述多晶硅栅顶部覆盖的所述P型阱区的表面用于形成连接所述源区和所述N 型硅外延层的沟道。
[0029] 进一步的改进是，在所述硅片上形成的所述N型硅外延层为20微米?70微米，电 阻率范围为0. 5欧姆?厘米?5欧姆?厘米。
[0030] 进一步的改进是，所述深沟槽的深度为30微米?60微米。
[0031] 进一步的改进是，所述硬掩膜层为氧化物，氮化物，氧化物和氮化物的组合。
[0032] 进一步的改进是，步骤61a中所述栅沟槽的深度为1微米?6微米。
[0033] 进一步的改进是，步骤五中所述P型层的P型杂质注入的注入剂量为lel2CnT 2? lel5cnT2、注入能量为lOKev?60Kev、注入元素为二氟化硼或硼。
[0034] 本发明方法利用形成超级结结构过程中所采用的用于定义深沟槽的硬掩膜层为 掩模，在硬掩膜层顶部的多晶硅去除后、硬掩膜层去除前进行P型杂质注入形成P型层，并 最后通过P型层的扩散形成超级结半导体器件的P型体区，所以本发明的P型体区不需要 采用单独的光罩就能形成，从而能节省工艺成本；另外，本发明的P型体区还能够和P柱形 成良好的自对准，从而能够降低工艺难度并进一步的降低工艺成本；本发明还能利用P型 体区的P型杂质注入能够大范围调整的优势，能进一步优化超级结器件的体二极管以及动 态特性如超级结M0SFET器件体二极管和M0SFET的动态特性如电磁干扰（EMI)和单脉冲雪 崩击穿能量（EAS)。
【专利附图】
【附图说明】
[0035] 下面结合附图和【具体实施方式】对本发明作进一步详细的说明：
[0036] 图1是现有超级结半导体器件的结构示意图；
[0037] 图2A-图2C是现有超级结半导体器件制造方法中形成超级结的步骤中的器件结 构图；
[0038] 图3是本发明实施例一方法流程图；
[0039] 图4A-图4D是本发明实施例一方法中形成超级结的步骤中的器件结构图；
[0040] 图5是本发明实施例方法一形成的超级结半导体器件的结构示意图。
【具体实施方式】
[0041] 如图3所示，是本发明实施例一方法流程图；如图4A至图4D所示，是本发明实施 例一方法中形成超级结的步骤中的器件结构图；本发明提供的超级结半导体器件制造方法 包括如下步骤：
[0042] 步骤一、如图4A所示，提供一硅片做衬底，在所述硅片上形成有N型硅外延层1。
[0043] 所述N型硅外延层1厚度由器件设计的耐压值所决定，本发明实施例一中在所述 硅片上形成的所述N型硅外延层1为20微米?70微米，电阻率范围为0. 5欧姆?厘米? 5欧姆?厘米。
[0044] 步骤二、如图4A所示，在所述N型硅外延层1表面形成硬掩膜层13,利用第一层光 罩并采用光刻刻蚀形成第一光刻胶图形，由所述第一光刻胶图形定义出深沟槽的图案；以 所述第一光刻胶图形为掩膜依次对所述硬掩膜层13和所述N型硅外延层1进行刻蚀形成 所述深沟槽；去除所述第一光刻胶图形。
[0045] 较佳为，所述深沟槽的深度为30微米?60微米。
[0046] 所述硬掩膜层13为氧化物，氮化物，氧化物和氮化物的组合。
[0047] 步骤三、如图4A所示，采用选择性外延工艺在所述深沟槽内填充P型单晶娃2,外 延工艺同时在所述硬掩膜层13表面形成P型多晶硅2a。
[0048] 步骤四、如图4B所示，采用化学机械研磨工艺方法去除所述硬掩膜层13表面的P 型多晶硅2A及部分所述硬掩膜层13 ;由填充于所述深沟槽中的所述P型单晶硅2形成P柱 2 ;由各所述P柱2之间的所述N型硅外延层1组成N型薄层la，所述P柱2和所述N型薄 层la组成交替排列的超级结结构。
[0049] 步骤五、如图4C所示，以剩余的所述硬掩膜层13为掩模进行P型杂质注入并形成 P型层3a，所述P型层3a自对准形成在各所述P柱2的顶部，之后去除所述硬掩模层；所述 P型层3a在后续热过程会扩散并延伸到对应的所述P柱2的两侧的所述N型薄层1A中，由 扩散后的所述P型层3a作为超级结半导体器件的P型体区3。
[0050] 较佳为，所述P型层3a的P型杂质注入的注入剂量为lel2cnT2?lel5cnT 2、注入 能量为l〇Kev?60Kev、注入元素为二氟化硼或硼。
[0051] 本发明实施例一方法所制造的所述超级结半导体器件为超级结沟槽栅M0SFET器 件；如图5所示，还包括如下正面工艺步骤：
[0052] 步骤六、形成场氧化层8、栅氧6、多晶硅栅7、P型阱区4、源区5、层间膜8a、接触 孔9a、正面金属和钝化层。
[0053] 其中形成所述场氧化层8的步骤包括：利用热氧化工艺生长一层厚度为10A? 20KA的二氧化硅薄膜；利用第二层光罩定义出有源区即电流流动区301，电流流动区301 为图5的虚线BB'的左侧区域，电流流动区301中形成有器件的单元结构；虚线BB'右侧区 域为终端区302,所述终端区302围绕在所述电流流动区301的周侧并用于对所述电流流 动区301进行保护。之后，采用干法或湿法刻蚀工艺将位于所述电流流动区301区域中的 二氧化硅薄膜去除并形成仅覆盖所述终端区302的所述场氧化层8。所述场氧化层8的最 内侧处形成有一台阶，该台阶和电流流动区301最外侧的所述多晶硅栅7之间可以间隔有 2至3个所述P柱2。
[0054] 其中由所述栅氧6和所述多晶硅栅7组成的栅极结构为沟槽栅结构，形成所述栅 氧6和所述多晶硅栅7的步骤包括：
[0055] 步骤61a、利用第三层光罩，采用光刻刻蚀工艺形成第二光刻胶图形，所述第二光 刻胶胶图形定义出栅沟槽的的图案；以所述第二光刻胶图形为掩膜所述N型硅外延层1进 行刻蚀形成所述栅沟槽；去除所述第二光刻胶图形。
[0056] 所述栅沟槽为两个所述P柱2之间。较佳为，所述栅沟槽的深度为1微米?6微 米。
[0057] 步骤62a、在所述栅沟槽的底部表面和侧面形成氧化层，由所述栅沟槽的侧面的氧 化层组成所述栅氧6。较佳为，所述栅氧6的厚度为500A?1500A,。
[0058] 步骤63a、在形成所述栅氧6的所述栅沟槽中填充多晶硅形成所述多晶硅栅7,所 述多晶硅栅7从侧面覆盖所述P型阱区4,被所述多晶硅栅7侧面覆盖的所述P型阱区4的 表面用于形成连接所述源区5和所述N型硅外延层1的沟道。
[0059] 之后，形成所述P型阱区4、所述源区5、所述层间膜、所述接触孔、所述正面金属和 所述钝化层的工艺如下：
[0060] 进行所述P型阱区4注入和推结，所述P型阱区4推结结深根据栅沟槽深度调整， 所述P型阱区4注入剂量根据阈值电压要求调整。所述P型阱区4采用全面注入形成，不 需要采用掩膜版。所述P型阱区4形成后，所述多晶硅栅7会从侧面覆盖所述P型阱区4 的表面并用于使该表面形成连接所述源区5和底部的所述N型薄层1A的沟道。而在所述 场氧化层8的台阶和电流流动区301最外侧的所述多晶硅栅7之间，所述P型阱区4和所 述P型体区3叠加连接形成一个覆盖了 2至3个所述P柱2的所述P型体区3b。
[0061] 进行离子注入形成所述源区5;所述源区5位于所述P型阱区4中。同时在所述 终端区302的最外侧的所述P柱2的N型硅外延层1的表面形成沟道截止环5a。所述所述 源区5采用全面注入形成，不需要采用掩膜版。
[0062] 隔离氧化层8a (ILD)也即层间膜8a淀积，隔离氧化层8a采用一层或多层氧化膜， 该氧化膜可以为不掺杂二氧化硅（Si02)、磷硅玻璃（PSG)、硼硅玻璃（BSG)或硼磷硅玻璃 (BPSG)，ILD 总厚度 5KA?11KA,。
[0063] 采用第四层光罩定义接触孔（Contact)区（图5未示出），进行接触孔9a干法刻 蚀或干法和湿法结合刻蚀，所述接触孔9a穿过所述层间膜8a和底部的硅接触。
[0064] 直接蒸发淀积铝或先淀积钨在淀积铝来填充所述接触孔9a，CMP形成钨塞。之后 再淀积铝形成正面金属。
[0065] 采用第五层光罩定义正面金属的刻蚀区，形成源极（S〇UrCe)9和栅极（Gate)及终 端场板区10。其中源极9和所述源区5以及所述P型阱区4接触。所述栅极和所述多晶硅 栅7接触。所述终端场板区10为金属场板，在所述场氧化层8的台阶位置处覆盖有一个所 述终端场板区10,本发明实施例中该终端场板区10通过接触孔9a和底部的所述P型体区 3b接触。在其它位置处也可以设置所述终端场板区10。
[0066] 另外，在所述终端区302中也能形成多晶硅场板。
[0067] 之后，采用第六层光罩定钝化层区域（此步骤可以省略）。
[0068] 本发明实施例一方法还包括如下背面工艺步骤：
[0069] 步骤七、对所述硅片进行背面减薄直到减薄后的所述N型硅外延层1的厚度达到 工艺要求，如减薄后的所述N型硅外延层1为20微米?70微米
[0070] 步骤八、进行背面离子注入形成N型缓冲层11。
[0071] 步骤九、进行背面离子注入形成N+接触层。
[0072] 步骤十、对所述N型缓冲层11和所述N+接触层进行退火激活。
[0073] 步骤十一、形成背面金属12。所述背面金属12作为器件的漏极。
[0074] 由上可知，本发明实施例一方法中总共仅需六层光罩，和现有技术的十层即十块 光罩相比，本发明实施例一方法省略了现有方法中如下四层光罩：形成JFET的掩膜版，形 成体区的掩膜版，定义P阱的掩膜版，NP掩膜版。其中，由于本发明实施例一方法所制造的 所述超级结半导体器件为超级结沟槽栅M0SFET器件，沟槽栅M0SFET器件不需要进行JFET 的注入，故能省略JFET掩膜版；而本发明实施例一方法中，采用沟槽栅时P阱和源区的N+ 注入都能采用全面注入工艺形成，故能够省略P阱和NP掩膜版；在加上体区是采用定义深 沟槽的所述硬掩膜层13定义，不需要采用额外的体区掩膜版，故能省略体区的掩膜版。所 以本发明实施例一方法总共采用六块掩膜版就能形成，能够节省工艺成本。
[0075] 本发明实施例二方法和本发明实施例一方法的区别之处为，所述超级结半导体器 件的多晶硅栅7为平面栅结构，形成所述栅氧6和所述多晶硅栅7的步骤包括：
[0076] 步骤61b、在所述N型硅外延层1表面依次形成第一氧化层和第二多晶硅层。
[0077] 步骤62b、采用光刻刻蚀工艺对依次对所述第二多晶硅层和所述第一氧化层进行 刻蚀形成所述栅氧6和所述多晶硅栅7并组成所述平面栅结构；所述多晶硅栅7从顶部覆 盖所述P型阱区4,被所述多晶硅栅7顶部覆盖的所述P型阱区4的表面用于形成连接所述 源区5和所述N型硅外延层1的沟道。
[0078] 以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限 制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应 视为本发明的保护范围。
【权利要求】
1. 一种超级结半导体器件制造方法，其特征在于，包括如下步骤： 步骤一、提供一硅片做衬底，在所述硅片上形成有N型硅外延层； 步骤二、在所述N型硅外延层表面形成硬掩膜层，采用光刻刻蚀形成第一光刻胶图形， 由所述第一光刻胶图形定义出深沟槽的图案；以所述第一光刻胶图形为掩膜依次对所述硬 掩膜层和所述N型硅外延层进行刻蚀形成所述深沟槽；去除所述第一光刻胶图形； 步骤三、采用选择性外延工艺在所述深沟槽内填充P型单晶硅，外延工艺同时在所述 硬掩膜层表面形成P型多晶硅； 步骤四、采用化学机械研磨工艺方法去除所述硬掩膜层表面的P型多晶硅及部分所述 硬掩膜层；由填充于所述深沟槽中的所述P型单晶硅形成P柱；由各所述P柱之间的所述N 型硅外延层组成N型薄层，所述P柱和所述N型薄层组成交替排列的超级结结构； 步骤五、以剩余的所述硬掩膜层为掩模进行P型杂质注入并形成P型层，所述P型层自 对准形成在各所述P柱的顶部，之后去除所述硬掩模层；所述P型层在后续热过程会扩散并 延伸到对应的所述P柱的两侧的所述N型薄层中，由扩散后的所述P型层作为超级结半导 体器件的终端区的P型体区。
2. 如权利要求1所述的超级结半导体器件制造方法，其特征在于，还包括如下正面工 艺步骤： 步骤六、形成场氧化层、栅氧、多晶硅栅、P型阱区、源区、层间膜、接触孔、正面金属和钝 化层。
3. 如权利要求2所述的超级结半导体器件制造方法，其特征在于，所述超级结半导体 器件的多晶硅栅为沟槽栅结构，形成所述栅氧和所述多晶硅栅的步骤包括： 步骤61a、采用光刻刻蚀工艺形成第二光刻胶图形，所述第二光刻胶胶图形定义出栅沟 槽的的图案；以所述第二光刻胶图形为掩膜所述N型硅外延层进行刻蚀形成所述栅沟槽； 去除所述第二光刻胶图形； 步骤62a、在所述栅沟槽的底部表面和侧面形成氧化层，由所述栅沟槽的侧面的氧化层 组成所述栅氧； 步骤63a、在形成所述栅氧的所述栅沟槽中填充多晶硅形成所述多晶硅栅，所述多晶硅 栅从侧面覆盖所述P型阱区，被所述多晶硅栅侧面覆盖的所述P型阱区的表面用于形成连 接所述源区和所述N型硅外延层的沟道。
4. 如权利要求2所述的超级结半导体器件制造方法，其特征在于，所述超级结半导体 器件的多晶硅栅为平面栅结构，形成所述栅氧和所述多晶硅栅的步骤包括： 步骤61b、在所述N型硅外延层表面依次形成第一氧化层和第二多晶硅层； 步骤62b、采用光刻刻蚀工艺对依次对所述第二多晶硅层和所述第一氧化层进行刻蚀 形成所述栅氧和所述多晶硅栅并组成所述平面栅结构；所述多晶硅栅从顶部覆盖所述P型 阱区，被所述多晶硅栅顶部覆盖的所述P型阱区的表面用于形成连接所述源区和所述N型 娃外延层的沟道。
5. 如权利要求1所述的超级结半导体器件制造方法，其特征在于：在所述硅片上形成 的所述N型硅外延层为20微米?70微米，电阻率范围为0. 5欧姆?厘米?5欧姆?厘米。
6. 如权利要求1所述的超级结半导体器件制造方法，其特征在于：所述深沟槽的深度 为30微米?60微米。
7. 如权利要求1所述的超级结半导体器件制造方法，其特征在于：所述硬掩膜层为氧 化物，氮化物，氧化物和氮化物的组合。
8. 如权利要求4所述的超级结半导体器件制造方法，其特征在于：步骤61a中所述栅 沟槽的深度为1微米?6微米。
9. 如权利要求1所述的超级结半导体器件制造方法，其特征在于：步骤五中所述P型 层的P型杂质注入的注入剂量为lel2cm_2?lel5cm_2、注入能量为lOKev?60Kev、注入元 素为二氟化硼或硼。
【文档编号】H01L21/336GK104517855SQ201410459207
【公开日】2015年4月15日 申请日期:2014年9月11日 优先权日:2014年9月11日
【发明者】李东升 申请人:上海华虹宏力半导体制造有限公司