柔性集成电路器件及其组件和制造方法
【专利摘要】公开了柔性集成电路器件及其组件和制造方法。所述柔性集成电路器件，包括：彼此分离的多个半导体岛，所述多个半导体岛包括各自的半导体器件；多个互连部件，所述多个互连部件用于将相邻的半导体岛彼此连接；支撑层，所述支撑层附着于所述多个半导体岛上，其中，所述多个互连部件分别包括位于半导体岛内的端部和位于半导体岛之间的中间部，使得所述柔性集成电路器件不仅可弯曲，而且沿着至少一个方向可伸缩。所述柔性集成电路器件可以提供弯曲和伸缩变形特性，满足可穿戴电子产品的需求，并且可以降低制造成本和提高可靠性。
【专利说明】柔性集成电路器件及其组件和制造方法
【技术领域】
[0001]本发明涉及集成电路器件，更具体地，涉及柔性集成电路器件及其组件和制造方法。
【背景技术】
[0002]柔性集成电路可以弯曲或延伸，在受到外力时可以保持集成电路的完整性和功能。此外，柔性集成电路还可以低成本地获得大面积的电子器件。因此，柔性集成电路在可穿戴电子产品等领域有广泛的应用前景。
[0003]基于硅晶片等的半导体芯片自身是刚性的，不容易弯曲或延伸，在受到外力时容易受损。已经发现厚度小于50微米的半导体薄层是柔性的。形成柔性电路的一种已知方法是先在硅晶片等的半导体薄层中形成集成电路的半导体器件，然后将半导体薄层从硅芯片转移到柔性片上。该方法的主要缺点是由于半导体薄层的厚度受到限制，因此在集成电路设计和制造中产生了很多困难。在转移半导体薄层时，由于蚀刻损耗大量的半导体材料，导致柔性集成电路成本过高。
[0004]制造柔性电路的另一种已知方法将半导体衬底中形成的半导体器件分离成多个刚性的衬底岛。在衬底岛之间形成可弹性变形的连接部件,使得刚性的衬底岛组成柔性的衬底岛网络。衬底岛网络可以附着于树脂片上，以进一步提高机械强度。连接部件可以仅仅提供机械支撑功能，也可以同时提供机械支撑功能和不同衬底岛之间的电连接功能。连接部件通常由金属材料组成，并且形成在绝缘层上。已经认识到该方法的主要缺点是在连接部件中存在着机械应力。连接部件和绝缘层之间的热膨胀系数失配，在制造工艺中以及在实际使用中容易断裂，导致柔性集成电路的成品率低、可靠性差。
[0005]此外，在上述现有技术的方法中，为了转移半导体薄层或分离衬底岛，都需要从半导体衬底的背面蚀刻，对半导体衬底减薄。该背面蚀刻的工艺时间过长并且损耗大量的半导体材料，导致柔性集成电路成本过高。
【发明内容】
[0006]鉴于上述问题，本发明的目的是提供一种改进的柔性集成电路器件及其组件和制造方法，以提高柔性集成电路的可靠性并降低制造成本。
[0007]根据本发明的第一方面，提供一种柔性集成电路器件，包括:彼此分离的多个半导体岛，所述多个半导体岛包括各自的半导体器件；多个互连部件，所述多个互连部件用于将相邻的半导体岛彼此连接；支撑层，所述支撑层附着于所述多个半导体岛上，其中，所述多个互连部件分别包括位于半导体岛内的端部和位于半导体岛之间的中间部，使得所述柔性集成电路器件不仅可弯曲，而且沿着至少一个方向可伸缩。
[0008]优选地，在柔性集成电路器件中，所述多个互连部件的中间部的顶部表面暴露。
[0009]优选地，在柔性集成电路器件中，所述多个互连部件的中间部在所述多个半导体岛之间悬置。
[0010]优选地，在柔性集成电路器件中，所述多个互连部件的中间部具有弯曲或折叠的形状。
[0011]优选地，在柔性集成电路器件中，所述多个互连部件的中间部的形状是选自线形、折线形、S形、Z字形中的一种形状。
[0012]优选地，在柔性集成电路器件中，所述多个互连部件分布成沿着至少一个方向可伸缩。
[0013]优选地，在柔性集成电路器件中，所述多个互连部件分布成沿着两个方向可伸缩。
[0014]优选地，在柔性集成电路器件中，所述多个互连部件由金属材料组成。
[0015]优选地，在柔性集成电路器件中，所述多个互连部件中的至少一个用于电连接相邻的半导体岛中的半导体器件。
[0016]优选地，在柔性集成电路器件中，所述多个互连部件分别由至少一个金属层组成。
[0017]优选地，在柔性集成电路器件中，所述多个互连部件中的至少一个由多个金属层组成。
[0018]优选地，在柔性集成电路器件中，所述至少一个互连部件为管状结构，其中所述多个金属层分别构成管状结构的外壁的底部、侧壁和顶部。
[0019]优选地，在柔性集成电路器件中，所述多个金属层还构成管状结构的芯部。
[0020]优选地，在柔性集成电路器件中，所述管状结构的外壁为网状。
[0021]优选地，在柔性集成电路器件中，所述支撑层由选自聚对苯二甲酸乙二醇酯(PET)、聚氯乙烯(PVC)、聚酰亚胺(PI)、聚酰胺-酰亚胺(PAI)、聚醚-酰亚胺(PEI)、聚醚-酮(PEEK)、乙烯-醋酸乙烯共聚物(EVA)的一种组成。
[0022]根据本发明的第二方面，提供一种柔性集成电路组件，包括:支撑基板；以及上述的柔性集成电路器件，其中，柔性集成电路器件位于支撑基板之中或与支撑基板形成叠层。
[0023]优选地，在所述柔性集成电路组件中，所述支撑基板由选自树脂、布、纸张中的一种组成。
[0024]优选地，在所述柔性集成电路组件中，所述树脂是选自聚对苯二甲酸乙二醇酯(PET)、聚氯乙烯(PVC)、聚酰亚胺(PI)、聚酰胺-酰亚胺(PAI)、聚醚-酰亚胺(PEI)、聚醚-酮(PEEK)、乙烯-醋酸乙烯共聚物(EVA)的一种。
[0025]优选地，在所述柔性集成电路组件中，所述互连部件的中间部浸没于粘合剂或树脂中，从而保持一定的相对距离，使得彼此隔开。
[0026]根据本发明的第三方面，提供一种柔性集成电路器件的制造方法，包括:在半导体层中形成第一沟槽，将半导体层分隔成多个半导体岛；形成层间介质层的第一部分，以填充第一沟槽；在所述多个半导体岛中，分别形成各自的半导体器件；形成层间介质层的第二部分，以覆盖所述多个半导体岛的顶部表面；在层间介质层上形成多个绝缘层；在所述多个绝缘层的至少一个中形成互连部件；以及在所述多个绝缘层和所述层间介质层中形成第二沟槽，将所述多个半导体岛连同围绕其周围的层间介质层彼此分开，其中，用于形成第一沟槽和第二沟槽的蚀刻均从半导体层形成半导体器件的一侧开始。
[0027]优选地，在所述方法中，第二沟槽的位置与第一沟槽的位置一致，并且第二沟槽的宽度小于第一沟槽的宽度。
[0028]优选地，在所述方法中，在形成第一沟槽的步骤之前，还包括:在半导体衬底上形成牺牲层；以及在牺牲层上形成所述半导体层。
[0029]优选地，在所述方法中，所述牺牲层是与所述半导体层和所述半导体衬底的蚀刻特性不同的另一半导体层。
[0030]优选地，在所述方法中，在形成第二沟槽的步骤之后还包括:经由第二沟槽，相对于所述半导体层和所述半导体衬底，选择性地蚀刻去除所述牺牲层；以及去除所述半导体衬底。
[0031]优选地，在所述方法中，所述半导体层是半导体衬底的一部分，并且所述半导体衬底是单晶半导体衬底。
[0032]优选地，在所述方法中，单晶半导体衬底在不同晶面上的蚀刻特性不同。
[0033]优选地，在所述方法中，在形成第二沟槽的步骤之后还包括:经由第二沟槽，相对于层间介质层，选择性地蚀刻去除半导体衬底的一部分，从而在半导体衬底中形成具有暴露侧壁和底部的开口 ；使用对于晶面有选择性的蚀刻剂，沿着半导体衬底的开口侧壁横向蚀刻，去除所述半导体衬底位于所述半导体层下方的一部分；以及去除所述半导体衬底。
[0034]在根据本发明的实施例的柔性集成电路器件中，互连部件的中间部的顶部表面可以自由变形，在优选的实施例中，互连部件的中间部悬置。柔性集成电路器件的特性主要决定于支撑层，而没有受到柔性集成电路器件中的绝缘层的影响，从而提高了可靠性。本发明的柔性集成电路器件基于支撑层的弹性变形可以实现更大的弯曲度，并且还可以基于互连部件的可伸缩性可以实现至少一个方向上的伸缩变形。因此，根据本发明的实施例的柔性集成电路器件及其组件可以更好地满足可穿戴电子产品的需求。
[0035]在根据本发明的实施例的柔性集成电路器件的制造方法中，在分离半导体岛时从半导体衬底的正面(即形成半导体器件的一侧表面)开始蚀刻。结果，仅仅损耗半导体衬底上方的牺牲层材料，或者仅仅损耗半导体衬底的一部分半导体材料。在形成柔性集成电路器件之后，半导体衬底仍然可以用于制造半导体器件，从而可以大大地减少工艺时间和材料成本。
【专利附图】
【附图说明】
[0036]通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中:
[0037]图1至13示出根据本发明的实施例的制造柔性集成电路器件的方法的各阶段的示意性截面图，在一些阶段中还示出了示意性俯视图；
[0038]图14示出根据本发明的实施例的柔性集成电路器件的示意性透视图；
[0039]图15示出根据本发明的第一实施例的多层互连部件的示意性透视图；以及
[0040]图16示出根据本发明的第二实施例的多层互连部件的示意性透视图。
【具体实施方式】
[0041]以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
[0042]应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
[0043]如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
[0044]在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。术语“源/漏区”指MOSFET的源区和漏区中的至少一个。
[0045]在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
[0046]除非在下文中特别指出，半导体器件的各个部分可以由本领域的技术人员公知的材料构成。半导体材料例如包括II1-V族半导体，如GaAs、InP、GaN、SiC，以及IV族半导体，如S1、Ge。栅极导体可以由能够导电的各种材料形成，例如金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层栅极导体或者是其他导电材料，例如为TaC、TiN, TaSiN,HfSiN, TiSiN, TiCN, TaAlC, TiAlN, TaN, PtSix, Ni3S1、Pt、Ru、W、和所述各种导电材料的组合。栅极电介质可以由S12或介电常数大于S12的材料构成，例如包括氧化物、氮化物、氧氮化物、硅酸盐、铝酸盐、钛酸盐。并且，栅极电介质不仅可以由本领域的技术人员公知的材料形成，也可以采用将来开发的用于栅极电介质的材料。
[0047]本发明可以各种形式呈现，以下将描述其中一些示例。
[0048]参照图1至13，描述根据本发明的实施例的制造柔性集成电路器件的方法的各个阶段。
[0049]如图1所示，该方法开始于半导体衬底101，例如硅晶片。通过已知的沉积工艺，在半导体衬底101的表面上依次外延生长第一半导体层102和第二半导体层103。沉积工艺例如是选自电子束蒸发(EBM)、化学气相沉积(CVD)、原子层沉积(ALD)、溅射中的一种。第一半导体层102和第二半导体层103应当具有不同的蚀刻选择性，使得第一半导体层102如下文所述可以作为蚀刻停止层和牺牲层。在一个示例中，第一半导体层102是厚度约10纳米至10微米的外延硅锗层，第二半导体层103是厚度约10纳米至I微米的外延硅层。
[0050]进一步地，在第二半导体层103的表面上依次形成缓冲层104和保护层105，如图
2所示。在一个示例中，缓冲层104例如是厚度约5至20纳米的氧化物层，保护层105例如是厚度约50至200纳米的氮化物层。该缓冲层104位于保护层105和第二半导体层103之间，可以减小保护层105直接形成在第二半导体层105上产生的应力。
[0051]进一步地，在保护层105的表面上形成光致抗蚀剂层，然后采用光刻，在光致抗蚀剂层中形成包含开口的图案，作为掩模。采用该掩模进行蚀刻。该蚀刻可以采用干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的选择性的湿法蚀刻，从光致抗蚀剂掩模中的开口向下蚀刻，依次去除保护层105、缓冲层104和第二半导体层103的暴露部分。由于蚀刻的选择性，该蚀刻在第一半导体层102的表面停止。在蚀刻后，通过在溶剂中溶解或灰化去除光致抗蚀剂层。该蚀刻形成沟槽，用于将第二半导体层103分隔成多个半导体岛，如图3所示。
[0052]进一步地，采用上述已知的沉积工艺，在半导体结构的表面上形成层间介质层106。在一个示例中，层间介质层106例如是氧化物层，并且其厚度应当足以填充用于分隔半导体岛的沟槽。采用化学机械平面化(CMP)平整半导体结构的表面。该CMP停止在保护层105上，从而去除层间介质层106位于沟槽外部的部分。然后，相对于保护层105，选择性地回蚀刻层间介质层106留在沟槽内的部分，以及随后相对于第二半导体层103选择性地蚀刻去除保护层105和缓冲层104，从而暴露第二半导体层103的表面。第二半导体层103分隔成多个半导体岛，并且彼此之间由层间介质层106隔开，如图4所示。
[0053]进一步地，在第二半导体层103的半导体岛中形成各自的M0SFET，如图5所示。作为示例，图5示出了三个半导体岛，每个半导体岛中形成一个M0SFET。应当理解，半导体岛的数量以及其中形成的MOSFET的数量是任意的，并且其中还包括包括集成的电容器、二极管等其他类型的半导体器件。
[0054]作为用于在半导体层中形成MOSFET的常规工艺，例如包括以下多个步骤。通过上述已知的沉积工艺，在半导体结构的表面上依次形成栅极电介质107和栅极导体108。采用光刻和蚀刻，利用光致抗蚀剂掩模限定栅叠层的形状。然后，通过上述已知的沉积工艺，在半导体结构的表面上形成共形的氮化物层。通过各向异性的蚀刻工艺(例如，反应离子蚀刻)，去除氮化物层的横向延伸的部分，使得氮化物层位于栅叠层侧面的垂直部分保留，从而形成栅极侧墙109。然后，采用光致抗蚀剂掩模，以及栅极导体108和栅极侧墙109 —起作为硬掩模，进行离子注入，在第二半导体层103中形成源/漏区110。
[0055]为了形成N型半导体层或区域，可以在半导体层和区域中注入N型掺杂剂(例如P、As)。为了形成P型半导体层或区域，可以在半导体层和区域中掺入P型掺杂剂(例如B)。通过控制离子注入的参数，例如注入能量和剂量，可以达到所需的深度和获得所需的掺杂浓度。
[0056]进一步地，采用上述已知的沉积工艺，在半导体结构的表面上形成层间介质层111，以覆盖MOSFET的各个部分。在一个示例中，层间介质层111例如是氧化物层，并且与先前形成的层间介质层106形成为一体。在形成层间介质层111之后，如果需要可以采用CMP平整半导体结构的表面。
[0057]然后，采用光刻形成光致抗蚀剂掩，并且利用光致抗蚀剂掩模中的图案限定导电通道(Vias)的开口。经由光致抗蚀剂掩模蚀刻，形成穿过层间介质层111到达MOSFET的源/漏区110的开口。在去除光致抗蚀剂掩模之后，采用上述已知的沉积工艺在半导体结构上沉积导电材料。在一个示例中，该导电材料例如为Cu。该导电材料的厚度足以填充层间介质层111中的开口。采用CMP去除导电材料位于开口外的部分。导电材料位于开口内的部分保留形成导电通道112，如图6所示。
[0058]导电通道112的底端分别到达MOSFET的源/漏区，以及如果需要，可以到达其他半导体器件的电接触。导电通道112的顶部在层间介质层111的表面露出。
[0059]进一步地，通过上述已知的沉积工艺，在半导体结构的表面上形成第一绝缘层113。在一个示例中，第一绝缘层113由氧化物组成。采用光刻和蚀刻，利用光致抗蚀剂掩模在第一绝缘层113中限定互连部件的沟槽。该互连部件的沟槽贯穿第一绝缘层113，其底部为层间介质层111的表面。米用上述已知的沉积工艺在半导体结构上沉积导电材料。在一个示例中，该导电材料例如为Cu。该导电材料的厚度足以填充第一绝缘层113中的沟槽。采用CMP去除导电材料位于沟槽外的部分。导电材料位于沟槽内的部分保留形成互连部件114，如图7a和7 b所示。
[0060]图7a示出了该阶段的半导体结构的示意性俯视图，图7b示出了该阶段的半导体结构的示意性截面图。在图7a中，采用线AA示出了截面图的截取位置，实际上，图1至13中示出的截面图均沿线AA截取。
[0061]每个互连部件114包括位于半导体岛内的端部和位于半导体岛之间的中间部。互连部件114的端部在半导体岛内延伸。可选地，互连部件114的端部接触导电通道112，以提供电连接功能。互连部件114的中间部具有弯曲或折叠的形状，例如曲线形、折线形、S形、Z字形等。此外，相邻的两个互连部件114的中间部可以由附加互连部件连接在一起，从而在随后的步骤中保持相邻的两个互连部件114彼此分离。
[0062]进一步地，通过上述已知的沉积工艺，在半导体结构的表面上形成第二绝缘层115，如图8所示。在一个示例中，第二绝缘层115由氧化物组成。第二绝缘层115覆盖第一绝缘层113和其中形成的互连部件114。
[0063]进一步地，在半导体结构的表面上形成光致抗蚀剂层，然后采用光刻，在光致抗蚀剂层中形成包含开口的图案，作为掩模PR1。从光致抗蚀剂掩模PRl中的开口向下蚀刻，依次去第二绝缘层115、第一绝缘层113和层间介质层111的暴露部分。由于蚀刻的选择性，该蚀刻在第一半导体层102的表面停止。在蚀刻后，通过在溶剂中溶解或灰化去除光致抗蚀剂层。该蚀刻形成沟槽，用于将第二半导体层103的半导体岛连同围绕其周围的层间介质层111彼此分开，如图9所示。
[0064]图9所示的步骤中形成的沟槽图案与图3所示的步骤中形成的沟槽图案大致相同，但宽度较小，从而可以保留半导体岛周围的层间介质层111。
[0065]在图9所示的步骤中，由于蚀刻去除了第二绝缘层115，因此暴露互连部件114中间部的顶部表面。优选地，在蚀刻出沟槽之后，可以进行各向同性蚀刻，完全去除位于互连部件114中间部下方的层间介质层111，使得互连部件114中间部悬置。控制蚀刻的时间，使得一方面可以完全去除位于互连部件114中间部下方的层间介质层111的部分，另一方面层间介质层111的保留部分仍然围绕半导体岛。在蚀刻后，通过在溶剂中溶解或灰化去除光致抗蚀剂层掩模PRl。
[0066]由于该步骤的蚀刻去除了互连部件114上方和下方的绝缘层，因此可以减少互连部件114与其下方的绝缘层之间的热膨胀系数失配导致的机械应力。
[0067]进一步地，采用粘合剂，将支撑层121粘接在第二绝缘层115上，如图10所示。支撑层121由树脂组成，例如由选自聚对苯二甲酸乙二醇酯(PET)、聚氯乙烯(PVC)、聚酰亚胺(PD、聚酰胺-酰亚胺(PAI)、聚醚-酰亚胺(PEI)、聚醚-酮(PEEK)、乙烯-醋酸乙烯共聚物(EVA)的一种组成。优选地，支撑层121由乙烯-醋酸乙烯共聚物(EVA)组成。支撑层121可以为包含孔洞的片状或网状。
[0068]进一步地，在未使用掩模的情形下，采用各向同性蚀刻，相对于第二绝缘层115、第一绝缘层113、层间介质层111、第二半导体层103和半导体衬底101选择性地去除第一半导体层102。在蚀刻中，蚀刻剂经由支撑层121中的开口和半导体岛之间的沟槽到达第一半导体层102的暴露表面，首先蚀刻去除第一半导体层102的显露部分并且在半导体岛下方形成底切，如图11所示。然后，蚀刻沿着横向方向进一步蚀刻去除第一半导体层102的剩余部分，如图12所示。在蚀刻后，从半导体衬底101上分离支撑层121承载的部分，形成柔性集成电路器件，如图13所示。
[0069]与现有技术的背面蚀刻工艺不同，本发明的方法利用第一半导体层102作为牺牲层，在分离半导体岛时从半导体衬底101的正面(即形成半导体器件的一侧表面)开始蚀亥1J。结果，仅仅损耗第一半导体层102的半导体材料，半导体衬底101仍然可以用于制造半导体器件，从而可以大大地减少工艺时间和材料成本。
[0070]图14示出根据本发明的实施例的柔性集成电路器件100的示意性透视图。柔性集成电路器件100包括彼此分隔开的多个半导体岛，在图中作为示例示出了 5个半导体岛。每个半导体岛包括半导体层103、位于半导体层103上方及围绕半导体层103侧面的层间介质层111、位于层间介质层111上的第一绝缘层113、位于第一绝缘层113上的第二绝缘层115、以及附着于第二绝缘层115表面的支撑层121。相邻的半导体岛经由互连部件114彼此连接。
[0071]如上所述，在半导体层103中形成半导体器件的有源区，如果需要，在半导体层103上方还可以形成半导体器件的栅叠层。导电通道贯穿层间介质层111到达半导体器件的电接触。
[0072]每个互连部件114包括位于半导体岛内的端部和位于半导体岛之间的中间部。互连部件114的端部在半导体岛内延伸。互连部件114的端部位于第一绝缘层113中，其上方覆盖第二绝缘层115，从而可以固定在半导体岛上。互连部件114的中间部具有弯曲或折叠的形状，例如曲线形、折线形、S形、Z字形等。与现有技术的柔性集成电路器件相比，根据本发明的实施例的柔性集成电路器件100中互连部件114的中间部悬置。柔性集成电路器件100的特性主要决定于支撑层121，而没有受到柔性集成电路器件中的绝缘层的影响。
[0073]现有技术的柔性集成电路器件基于互连部件的弹性变形提供弯曲特性。与之不同，本发明的柔性集成电路器件100基于支撑层121的弹性变形可以实现更大的弯曲度。此夕卜，由于互连部件114的中间部悬置，并且互连部件114分布在半导体岛的至少两个方向的相对侧面上，因此本发明的柔性集成电路器件100还可以实现至少两个方向(例如，图14所示的X方向和Y方向)的延伸，从而提供伸缩特性。
[0074]此外，可以将上述的柔性集成电路器件100转移至由树脂、布、纸张等组成的支撑基板上，形成封装组件。树脂基板例如由选自聚对苯二甲酸乙二醇酯(PET)、聚氯乙烯(PVC)、聚酰亚胺(PI)、聚酰胺-酰亚胺(PAI)、聚醚-酰亚胺(PEI)、聚醚-酮(PEEK)、乙烯-醋酸乙烯共聚物(EVA)的一种组成。
[0075]柔性集成电路器件位于支撑基板之中或与支撑基板形成叠层。在封装之前，如果需要，可以预先一定程度地预先拉伸柔性集成电路器件100。在封装组件中，柔性集成电路器件100的互连部件114的中间部浸没于粘合剂或树脂中，从而保持一定的相对距离，使得彼此隔开。由于兼具弯曲和可伸缩特性，该封装组件可以更好地满足可穿戴电子产品的需求。
[0076]在上述实施例中，描述了在半导体衬底101上形成第一半导体层102和第二半导体层103。第一半导体层102在分离半导体衬底101时作为牺牲层。在替代的实施例中，可以使用(111)晶面的半导体衬底101，不必形成第一半导体层102和第二半导体层103。在形成半导体器件和互连部件的步骤之后，代替图11至13所示的正面蚀刻步骤，执行以下的步骤。
[0077]在未使用掩模的情形下，相对于第二绝缘层115、第一绝缘层113和层间介质层111，选择性地去除半导体衬底101的一部分。在蚀刻中，蚀刻剂经由支撑层121中的开口和半导体岛之间的沟槽到达半导体衬底101的暴露表面，在半导体衬底101中形成开口。然后，使用对于晶面有选择性的蚀刻剂，经由半导体衬底101的开口进行各向异性蚀刻。例如，在该蚀刻中采用的蚀刻剂可以是四甲基氢氧化铵(Tetramethylammonium hydroxide,缩写为TMAH)或氢氧化钾(KOH)等溶液。由于蚀刻的选择性，蚀刻主要沿着半导体衬底101的开口侧壁横向进行，从而蚀刻去除半导体衬底101的开口侧壁的显露部分并且在半导体岛下方形成底切。然后，蚀刻沿着横向方向进一步蚀刻去除半导体衬底101的开口侧壁的剩余部分。在蚀刻后，从半导体衬底101上分离支撑层121承载的部分，形成柔性集成电路器件。
[0078]此外，在上述的实施例中，描述了互连部件是单层金属的情形，互连部件嵌入第一绝缘层中，并且上方覆盖第二绝缘层。在替代的实施例中，互连部件可以具有更复杂的结构。例如，互连部件可以是在多个堆叠的绝缘层中形成的多层金属构成的管状结构，其中多层金属分别构成管状结构的底部、侧壁和顶部。如果需要，还可以采用金属层在管道中形成芯部。
[0079]图15a和15b示出根据本发明的第一实施例的多层互连部件的示意性透视图，其中在图15a中将多层互连部件的各个层面的绝缘层和金属层分离示出，在图15b中仅仅示出了多层互连部件的金属层。
[0080]在该实施例中，多层互连部件包括依次堆叠的5个层面的绝缘层213a_213e，以及在绝缘层中分别形成的5个层面的金属层214a-214e。每个层面的金属层均为连续延伸的。金属层214a-214e构成管状结构214，其中金属层214a和214e分别构成管状结构214的底部和顶部，金属层214b、214c的第一部分214c-l、以及金属层214d构成管状结构214的侧壁，从而一起构成管状结构的外壁。金属层214c的第二部分214c-2构成管状结构的芯部，在互连部件中提供信号线。
[0081]管状结构214主要作为互连部件的中间部，即互连部件位于相邻的半导体岛之间的部分。管状结构214可以进一步延伸到半导体岛中。在连接半导体岛中的半导体器件的位置，管状结构214的芯部从其外壁伸出，以提供电连接。
[0082]在实际使用时，管状结构214的外壁可以接地，芯部作为导电线。互连部件的管状结构214是优选的，因为管状结构214为半导体岛之间的信号线提供了屏蔽，这不仅有利于电学性能的改善，而且在柔性集成电路器件伸缩时，可以避免由于互连部件的接触而发生信号线的短路。
[0083]半导体衬底岛之间的互连部件还包括位于管状结构214内部的绝缘材料。实际上，该绝缘材料是同一层面的绝缘层的一部分。管状结构214中的绝缘材料用于将其外壁和芯部电绝缘，同时管状结构214仍然可以保持良好的弹性和塑性变形能力。
[0084]尽管在图15a和15b中示出了管状结构214包含一个芯部214c_2，然而，应当理解，管状结构214可以包含多个位于同一层面或不同层面的芯部，从而在一个互连部件中提供多条信号线。此外，管状结构214也不必是直线形的，至少在两个相邻的半导体岛之间的中间部具有弯曲或折叠的形状，例如曲线形、折线形、S形、Z字形等。因而，即使互连部件具有管状结构214以及位于其中的绝缘材料，也仍然能够提供伸缩特性。
[0085]图16示出根据本发明的第二实施例的多层互连部件的示意性透视图，其中仅仅示出了多层互连部件的金属层。
[0086]在该实施例中，多层互连部件包括依次堆叠的5个层面的绝缘层313a_313e，以及在绝缘层中分别形成的5个层面的金属层314a-314e。与第一实施例不同，至少一个层面的金属层是非连续延伸的，或者存在着多个穿透孔。金属层314a-314e构成管状结构314，其中金属层314a和314e分别构成管状结构314的底部和顶部，金属层314b、314c的第一部分314c-l、以及金属层314d构成管状结构314的侧壁，从而一起构成管状结构的外壁。由于存在着非连续延伸的金属层以及存在着包含穿透孔的金属层，管状结构的外壁为网状。金属层314c的第二部分314C-2构成管状结构的芯部，在互连部件中提供信号线。
[0087]尽管在金属层314b、314c的第一部分314c_l、314e在各自的层面中是非连续延伸的，然而在不同的层面之间，相邻的金属层彼此接触。管状结构的外壁仍然提供了完整的电路径。管状结构采用网状的外壁可以减小金属层与绝缘材料之间的热膨胀系数失配导致的机械应力。
[0088]根据第二实施例的多层互连部件的其他方面与根据第一实施例的多层互连部件相同。
[0089]应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0090]依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属【技术领域】技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
【权利要求】
1.一种柔性集成电路器件，包括: 彼此分离的多个半导体岛，所述多个半导体岛包括各自的半导体器件； 多个互连部件，所述多个互连部件用于将相邻的半导体岛彼此连接； 支撑层，所述支撑层附着于所述多个半导体岛上， 其中，所述多个互连部件分别包括位于半导体岛内的端部和位于半导体岛之间的中间部，使得所述柔性集成电路器件不仅可弯曲，而且沿着至少一个方向可伸缩。
2.根据权利要求1所述的柔性集成电路器件，其中所述多个互连部件的中间部的顶部表面暴露。
3.根据权利要求2所述的柔性集成电路器件，其中所述多个互连部件的中间部在所述多个半导体岛之间悬置。
4.一种柔性集成电路组件，包括: 支撑基板；以及 根据权利要求1至3中任一项所述的柔性集成电路器件， 其中，柔性集成电路器件位于支撑基板之上或之中或与支撑基板形成叠层。
5.根据权利要求4所述的柔性集成电路组件，其中所述支撑基板由选自树脂、布、纸张中的一种组成。
6.一种柔性集成电路器件的制造方法，包括: 在半导体层中形成第一沟槽，将半导体层分隔成多个半导体岛； 形成层间介质层的第一部分，以填充第一沟槽； 在所述多个半导体岛中，分别形成各自的半导体器件； 形成层间介质层的第二部分，以覆盖所述多个半导体岛的顶部表面； 在层间介质层上形成多个绝缘层； 在所述多个绝缘层的至少一个中形成互连部件；以及 在所述多个绝缘层和所述层间介质层中形成第二沟槽，将所述多个半导体岛连同围绕其周围的层间介质层彼此分开， 其中，用于形成第一沟槽和第二沟槽的蚀刻均从半导体层形成半导体器件的一侧开始。
7.根据权利要求6所述的方法，其中第二沟槽的位置与第一沟槽的位置一致，并且第二沟槽的宽度小于第一沟槽的宽度。
8.根据权利要求6所述的方法，其中在形成第一沟槽的步骤之前，还包括: 在半导体衬底上形成牺牲层；以及 在牺牲层上形成所述半导体层。
9.根据权利要求8所述的方法，其中所述牺牲层是与所述半导体层和所述半导体衬底的蚀刻特性不同的另一半导体层。
10.根据权利要求8所述的方法，其中在形成第二沟槽的步骤之后还包括: 经由第二沟槽，相对于所述半导体层和所述半导体衬底，选择性地蚀刻去除所述牺牲层；以及 去除所述半导体衬底。
【文档编号】H01L21/60GK104347591SQ201410459042
【公开日】2015年2月11日 申请日期:2014年9月10日 优先权日:2014年9月10日
【发明者】朱慧珑 申请人:朱慧珑