单一多晶硅层非易失性存储器的阵列结构的制作方法

本发明涉及一种非易失性存储器(nonvolatilememory)，且特别涉及一种单一多晶硅层非易失性存储器的阵列结构。
背景技术：
：请参照图1，其所绘示为已知具可编程的双多晶硅层非易失性存储器(programmabledual-polynonvolatilememory)的记忆胞示意图。此记忆胞中包括浮动栅极晶体管(floating-gatetransistor)。此浮动栅极晶体管包括堆迭且不相接触的二个栅极，上方为控制栅极(controlgate)12连接至控制线(C)、下方为浮动栅极(floatinggate)14。而在P型基板(P-substrate)中包括一n型源极掺杂区域(ntypesourcedopedregion)连接至源极线(S)以及一n型漏极掺杂区域(ntypedraindopedregion)连接至漏极线(D)。举例来说，在编程状态(programmedstate)时，漏极线(D)提供一高电压(例如+16V)、源极线(S)提供一接地电压(Ground)、控制线(C)提供一控制电压(例如+25V)。因此，当电子由源极线(S)经过n通道(n-channel)至漏极线(D)的过程，热载子(hotcarrier)，例如热电子(hotelectron)，会被控制栅极12上的控制电压所吸引并且注入(inject)浮动栅极14中。此时，浮动栅极14累积许多载子(carrier)，因此可视为第一存储状态(例如“0”)。在未编程状态(not-programmedstate)时，浮动栅极14中没有任何载子(carrier)，因此可视为第二存储状态(例如“1”)。换句话说，在第一存储状态以及第二存储状态将造成浮动栅极晶体管的漏极电流(id)与栅极源电压(Vgs)的特性(id-Vgscharacteristic)变化。因此，根据漏极电流(id)与栅极源电压(Vgs)的特性(id-Vgscharacteristic)变化即可得知浮动栅极晶体管的存储状态。然而，双多晶硅层的非易失性存储器由于需要分开制作浮动栅极14以及控制栅极12，因此需要较多的制作步骤才可完成，并且不相容于传统标准CMOS晶体管的工艺。美国专利US6678190公开一种具可编程的单一多晶硅层非易失性存储器。请参照图2A，其所绘示为已知具可编程的单一多晶硅层非易失性存储器的记忆胞示意图；图2B所绘示为已知具可编程的单一多晶硅层非易失性存储器的记忆胞的俯视图；图2C所绘示为已知具可编程的单一多晶硅层非易失性存储器的记忆胞的电路图。如图2A至图2C所示，已知具可编程的单一多晶硅层非易失性存储器的记忆胞包括二个串接(seriallyconnected)的p型晶体管。第一p型晶体管(第一PMOS)作为选择晶体管(selecttransistor)，其选择栅极(selectgate)24连接至一选择栅极电压(selectgatevoltage，VSG)，p型源极掺杂区域(ptypesourcedopedregion)21连接至源极线电压(sourcelinevoltage，VSL)。再者，p型漏极掺杂区域22可视为第一p型晶体管的p型漏极掺杂区域(ptypedraindopedregion)与第二p型晶体管的p型第一掺杂区域相互连接。第二p型晶体管(第二PMOS)上方包括一浮动栅极26，其p型第二掺杂区域23连接至位线电压(bitlinevoltage，VBL)。再者，该二p型晶体管制作于一N型井区(N-well，NW)其连接至一N型井区电压(N-wellvoltage，VNW)。再者，经由适当地控制选择栅极电压(VSG)、源极线电压(VSL)、位线电压(VBL)、以及N型井区电压(VNW)即可以使已知具可编程的单一多晶硅层非易失性存储器进入编程状态、或者读取状态。由于已知具可编程的单一多晶硅层非易失性存储器的记忆胞中，2个p型晶体管各仅有一个栅极24、26，因此可完全相容于传统标准CMOS晶体管的工艺。然而，图1与图2的非易失性存储器的记忆胞仅具备可编程的功能，其仅可利用电气特性将热载子注入于浮动栅极中，并无法利用电气的特性来将浮动栅极中的存储载子移除，仅可利用紫外光(ultravilotelight)照射方式来清除于浮动栅极中的存储载子，进而达成数据抹除的功能。因此，这类非易失性存储器的记忆胞被称为具一次编程的记忆胞(onetimeprogrammingcell，简称OTPcell)。因此，如何改进上述具可编程的单一多晶硅层非易失性存储器的记忆胞，并且达成具多次编程的记忆胞(multi-timesprogrammingcell，简称MTPcell)、一次编程的记忆胞(OTPcell)或者是光罩式只读记忆胞(Maskreadonlymemorycell，简称ROMcell)即是本发明所欲达成的目的。技术实现要素：本发明的目的提出一种单一多晶硅层非易失性存储器的阵列结构。针对已知非易失性存储器的记忆胞进行改进，并设计出混合模式(mixedmode)阵列结构。在阵列结构中，可以选择性地配置多次编程记忆胞(MTPcell)、一次编程记忆胞(OTPcell)、或者光罩式只读记忆胞(ROMcell)。且阵列结构中的所有记忆胞皆为单一多晶硅层非易失性存储器的记忆胞。本发明涉及一种单一多晶硅层非易失性记忆的阵列结构，包括：一第一字线；一第一源极线；一第一抹除线；一第一位线；一第二位线；一第一记忆胞，该第一记忆胞中具有一第一p型晶体管、一第二p型晶体管、与一第一n型晶体管，其中该第一p型晶体管的源极连接至该第一源极线，该第一p型晶体管的栅极连接至该第一字线，该第一p型晶体管的漏极连接至该第二p型晶体管的源极，该第二p型晶体管的漏极连接至该第一位线，该第二p型晶体管的栅极连接至该第一n型晶体管的栅极，该第一n型晶体管的漏极与源极连接至该第一抹除线；以及，一第二记忆胞，该第二记忆胞中具有一第三p型晶体管、一第四p型晶体管、与一第二n型晶体管，其中该第三p型晶体管的源极连接至该第一源极线，该第三p型晶体管的栅极连接至该第一字线，该第三p型晶体管的漏极连接至该第四p型晶体管的源极，该第四p型晶体管的漏极连接至该第二位线，该第四p型晶体管的栅极连接至该第二n型晶体管的栅极，该第二n型晶体管的漏极与源极连接至该第一抹除线；其中，该第二p型晶体管与该第一n型晶体管的栅极为相连的一第一浮动栅极；且该第四p型晶体管与该第二n型晶体管的栅极为相连的一第二浮动栅极。本发明涉及一种单一多晶硅层非易失性记忆的阵列结构，包括：一第一多次编程区块包括一第一列的多个多次编程记忆胞连接至一第一字线、一第一源极线、一第一抹除线与多条位线；一第二多次编程区块包括一第二列的多个多次编程记忆胞连接至一第二字线、一第二源极线，其中该第二多次编程区块与该第一多次编程区块分享该第一抹除线与这些位线；以及一第一一次编程区块包括一第三列的多个一次编程记忆胞连接至一第三字线，其中该第一一次编程区块与该第一多次编程区块分享该第一源极线与这些位线。本发明涉及一种单一多晶硅层非易失性记忆的阵列结构，包括：一第一多次编程区块包括一第一列的多个多次编程记忆胞连接至一第一字线、一第一源极线、一第一抹除线与多条位线；一第二多次编程区块包括一第二列的多个多次编程记忆胞连接至一第二字线、一第二源极线，其中该第二多次编程区块与该第一多次编程区块分享该第一抹除线与这些位线；一第一只读式区块包括一第三列的多个只读式记忆胞连接至一第三字线，其中该第一只读式区块与该第一多次编程区块分享该第一源极线与这些位线；以及一第二只读式区块包括一第四列的多个只读式记忆胞连接至一第四字线与一第三源极线，其中该第二只读式区块与该第一多次编程区块分享这些位线。为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下：附图说明图1所绘示为已知具可编程的双多晶硅层非易失性存储器示意图。图2A～图2C所绘示为已知具可编程的单一多晶硅层非易失性存储器的记忆胞示意图。图3A～图3D所绘示为本发明具可编程可抹除的单一多晶硅层非易失性存储器的记忆胞的第一实施例。图4A～图4C所绘示为本发明第一实施例于编程状态、抹除状态、读取状态的偏压示意图。图5A～图5C所绘示为本发明的单一多晶硅层非易失性存储器的记忆胞的第二实施例。图6所绘示为利用第一实施例的记忆胞所建构的阵列结构示意图。图7A所绘示为利用第一实施例的记忆胞所建构的混合模式阵列结构示意图。图7B所绘示为利用第一实施例的记忆胞所建构的另一混合模式阵列结构示意图。图8所绘示为利用第一实施例与第二实施例的记忆胞所建构的混合模式阵列结构示意图。图9所绘示为利用第一实施例与第二实施例的记忆胞所建构的另一混合模式阵列结构示意图。【符号说明】12：控制栅极14：浮动栅极21：p型源极掺杂区域22：p型漏极掺杂区域23：p型第二掺杂区域24：选择栅极26：浮动栅极31、51：p型源极掺杂区域32、52：p型漏极掺杂区域33：p型第二掺杂区域34、54：选择栅极35、55：抹除闸区域36：浮动栅极38、58：n型掺杂区域39：隔离结构600、700、710、800、900：阵列结构具体实施方式请参照图3A～图3D，其所绘示为本发明的单一多晶硅层非易失性存储器的记忆胞的第一实施例。其中，图3A为第一实施例的俯视图；图3B为第一实施例的第一方向(a1a2方向)剖面图；图3C为第一实施例的第二方向(b1b2方向)剖面图；以及，图3D为第一实施例的等效电路图。由图3A与图3B可知，本发明第一实施例的记忆胞中包括二个串接的p型晶体管制作于一N型井区(NW)。在N型井区NW中包括三个p型掺杂区域31、32、33，在三个p型掺杂区域31、32、33之间的表面上方包括二个由多晶硅(polysilicon)所组成的栅极34、36。第一p型晶体管作为选择晶体管，其选择栅极34连接至一选择栅极电压(VSG)，p型源极掺杂区域31连接至源极线电压(VSL)。再者，p型漏极掺杂区域32可视为第一p型晶体管的p型漏极掺杂区域与第二p型晶体管的p型第一掺杂区域相互连接。第二p型晶体管上方包括一浮动栅极36，其p型第二掺杂区域33连接至位线电压(VBL)。而N型井区(NW)连接至一N型井区电压(VNW)。基本上，第一p型晶体管的选择栅极34连接至字线(wordline)，而选择栅极电压(VSG)即为字线控制电压；p型源极掺杂区域31连接至源极线(sourceline)，而源极线电压(VSL)即为源极线控制电压。一般来说，在形成三个p型掺杂区域31、32、33的离子布植工艺时，浮动栅极36以及选择栅极34可作为遮罩层(mask)，因此在N型井区(NW)上方的浮动栅极36以及选择栅极34属于p型栅极。由图3A与图3C可知，本发明第一实施例的记忆胞中还包括一个n型晶体管，或者可说包括一浮动栅极36以及一个抹除闸区域(erasegateregion，又称之为“抹除门区域”)35所组合而成的元件。n型晶体管制作于一P型井区(PW)。在P型井区(PW)中包括一个n型掺杂区域38。换句话说，抹除闸区域35包括P型井区(PW)以及n型掺杂区域38，而上述第一p型晶体管、第二p型晶体管与n型晶体管即形成为一个多次编程的记忆胞(MTPcell)。如图3A所示，浮动栅极36向外延伸并相邻于抹除闸区域35。因此，浮动栅极36可视为n型晶体管的栅极，而n型掺杂区域38可视为n型源极掺杂区域与n型漏极掺杂区域相互连接。再者，n型掺杂区域38连接至抹除线电压(eraselinevoltage，VEL)。而P型井区(PW)连接至一P型井区电压(VPW)。再者，由图3C可知，抹除闸区域35与N型井区(NW)之间可以被隔离结构(isolatingstructure)39所区隔，此隔离结构39例如为浅沟槽隔离(shallowtrenchisolation，STI)。在形成n型掺杂区域38的离子布植工艺时，浮动栅极36可作为遮罩层，因此在抹除闸区域35上方的浮动栅极36属于n型栅极。图4A至图4C分别绘示第一实施例的记忆胞在编程状态(programmedstate)、抹除状态(erasedstate)、读取状态(readstate)的偏压电压示意图。如图4A所示，在编程状态时，位线电压(VBL)、抹除线电压(VEL)、与P型井区电压(VPW)皆为一接地电压(0V)；N型井区电压(VNW)与源极线电压(VSL)皆为一第一正电压(Vpp)，第一正电压(Vpp)范围可在+3.0V至+9.5V之间。因此，当热载子(例如电子)经过浮动栅极36对应的通道区(channelarea)时，即可注入浮动栅极36中。很明显地，本发明的非易失性存储器并不需要使用传统的控制闸(或控制门、或控制栅极)来将热载子陷入浮动闸(或浮动门、或浮动栅极)中，再者此编程状态的动作原理与美国专利US6678190相同，因此不再赘述。如图4B所示，在抹除状态时，位线电压(VBL)、源极线电压(VSL)、N型井区电压(VNW)、以及P型井区电压(VPW)皆为一接地电压(0V)；而抹除线电压(VEL)为一第二正电压(VEE)，其范围可在+6.5V至+18V之间。如图4B所示，当抹除线电压(VEL)为第二正电压(VEE)时，存储在浮动栅极36的存储载子将由浮动栅极36被拉出，并经由n型掺杂区域38离开非易失性存储器。因此，在抹除状态后，浮动栅极36内将不会有存储载子。如图4C所示，在读取状态时，位线电压(VBL)为接地电压(0V)、源极线电压(VSL)为1.8V、N型井区电压(VNW)为1.8V、抹除线电压(VEL)与P型井区电压(VPW)皆为一接地电压(0V)。而根据浮动栅极36上是否有存储载子，将会获得不同的读取电流(readcurrent，IR)。换句话说，在读取状态时根据读取电流(IR)即可得知非易失性存储器的存储状态。一般来说，在第一存储状态时(例如“0”状态)，读取电流(IR)大于5μA；在第二存储状态时(例如“1”状态)，读取电流(IR)小于0.1μA。再者，上述的各个偏压并未被限定于固定的电压。举例来说，位线电压(VBL)实际上可以被偏压于0V至0.5V之间；源极线电压(VSL)以及N型井区电压(VNW)可在VDD以及VDD2之间；抹除线电压(VEL)可在0V以及VDD2之间；其中VDD的电压为非易失性存储器中的内核电路(coredevice)的电压，而VDD2则为非易失性存储器中的输出入电路(IOdevice)的电压。再者，由图3A～图3D所绘示的第一实施例的记忆胞可知，此记忆胞将抹除闸区域(erasegateregion)连接至抹除线(eraseline)，并且适当地提供抹除线电压VEL用来抹除存储于浮动栅极36中的电荷。换句话说，当第一实施例的记忆胞并未连接至抹除线(eraseline)或者抹除线与抹除闸区域之间的接触洞(contacthole)被移除时，即无法进行抹除动作。此时，第一实施例的记忆胞即成为一次编程的记忆胞(OTPcell)。再者，请参照图5A～图5C，其所绘示为本发明的单一多晶硅层非易失性存储器的记忆胞的第二实施例。其中，图5A为第二实施例的俯视图；图5B为第二实施例的第一方向(a1a2方向)剖面图；以及，图5C为第二实施例的等效电路图。相较于第一实施例的记忆胞，其差异在于缺少了浮动栅极的工艺。换句话说，在制造第一实施例记忆胞的过程，省略特定记忆胞的浮动栅极的工艺，这些特定的记忆胞即形成第二实施例的记忆胞。由图5A与图5B可知，由于少了浮动栅极，本发明第二实施例的记忆胞中包括一个p型晶体管制作于一N型井区(NW)。在N型井区NW中包括二个p型掺杂区域51、52，在二个p型掺杂区域51、52之间的表面上方包括一个由多晶硅(polysilicon)所组成的栅极54。基本上，此p型晶体管作为选择晶体管，其选择栅极54连接至一选择栅极电压(VSG)，p型源极掺杂区域51连接至源极线电压(VSL)。再者，p型漏极掺杂区域52连接至位线电压(VBL)。而N型井区(NW)连接至一N型井区电压(VNW)。基本上，p型晶体管的选择栅极54连接至字线(wordline)，而选择栅极电压(VSG)即为字线控制电压；p型源极掺杂区域51连接至源极线(sourceline)，而源极线电压(VSL)即为源极线控制电压。再者，由于第二实施例的记忆胞缺少了浮动栅极的工艺。因此，抹除闸区域55中的n型掺杂区域58并无法形成n型晶体管。并且，抹除闸区域55与p型晶体管之间并未达成连接关系。一般来说，光罩式只读存储器是在制造过程中，直接定义每个记忆胞的存储状态。因此，当光罩式只读存储器出厂后，所有的在每个光罩式只读记忆胞(ROMcell)已经记录了对应的存储状态。并且，使用者仅能够读取光罩式只读记忆胞中的存储状态，而无法编程存储状态。换句话说，使用者可先利用多次编程的记忆胞(MTPcells)来测试使用者的编程代码，然后决定最后的存储状态，并提供给光罩式只读记忆胞的制造商。当存储器的制造商制造完成的光罩式只读存储器并送到使用者的手中时，所有的存储状态已经记录在其中并且无法再进行编程与抹除动作。根据本发明的实施例，第一实施例与第二实施例的记忆胞可作为存储状态“0”与“1”的二个不同存储状态的光罩式只读记忆胞(Maskreadonlymemorycell，简称ROMcell)。举例来说：在读取状态时，提供位线电压(VBL)为接地电压(0V)、源极线电压(VSL)为1.8V、N型井区电压(VNW)为1.8V与P型井区电压(VPW)为接地电压(0V)至二个实施例的记忆胞。在提供选择栅极电压电压(VSG)时，第二实施例的记忆胞会产生较大的读取电流，并可视为第一存储状态(例如“0”)；而第一实施例的记忆胞会产生较小的读取电流，并可视为第二存储状态(例如“1”)。请参照图6，其所绘示为利用第一实施例的记忆胞所建构的阵列结构示意图。如图6所示，阵列结构600中的记忆胞皆为多次编程的记忆胞(MTPcell)。而每一个多次编程的记忆胞皆包括一第一p型晶体管p1、一第二p型晶体管p2与一第一n型晶体管n1。第一p型晶体管p1的栅极连接至字线(wordline)，源极连接至源极线(sourceline)；第二p型晶体管p2的漏极连接至位线(bitline)，源极连接至第一p型晶体管p1的漏极；第一n型晶体管n1的栅极连接至第二p型晶体管p2的栅极，漏极与源极连接至抹除线(eraseline)。再者，第二p型晶体管p2与第一n型晶体管n1的栅极为相同的一浮动栅极(floatinggate)，第一n型晶体管n1的漏极与源极为抹除闸区域(erasegateregion)。再者，相同于第一实施例的记忆胞，图6中的第一p型晶体管p1与第二p型晶体管p2也是建构于N型井区(NW)中，并且连接至N型井区电压(VNW)，而N型井区电压(VNW)可相同于源极线电压(VSL)，图6中不再绘示N型井区(NW)与N型井区电压(VNW)的连接关系。以下以MTP0区块(MTP0section)的一列(row)记忆胞C00～C03为例来作说明。MTP0区块的一列记忆胞C00～C03，皆连接至字线WL0、源极线SL0、抹除线EL0。再者，记忆胞C00连接至位线BL0；记忆胞C01连接至位线BL1；记忆胞C02连接至位线BL2；记忆胞C03连接至位线BL3。其他MTP1区块～MTP3区块的其他列记忆胞C10～C13、C20～C23、C30～C33连接关系类似，不再赘述。根据图6的阵列结构600可知，控制电路(未绘示)可利用字线WL0、源极线SL0、抹除线EL0以及位线BL0～BL3来编程(program)、读取(read)或者抹除(erase)MTP0区块的记忆胞C00～C03。同理，控制电路(未绘示)也可以利用对应的信号线来操控阵列结构600中的其他记忆胞，此处不再赘述。另外，由于第一实施例的记忆胞未连接至抹除线时，该记忆胞即成为一次编程的记忆胞(OTPcell)。因此，本发明还可以设计具有一次编程的记忆胞(OTPcell)以及多次编程的记忆胞(MTPcell)的混合模式(mixedmode)阵列结构。请参照图7A，其所绘示为利用第一实施例的记忆胞所建构的混合模式阵列结构示意图。其中，阵列结构700中每一个多次编程的记忆胞皆包括一第一p型晶体管p1、一第二p型晶体管p2与一第一n型晶体管n1；每一个一次编程的记忆胞皆包括一第三p型晶体管p3、一第四p型晶体管p4与一第二n型晶体管n2。第一p型晶体管p1的栅极连接至字线(wordline)，源极连接至源极线(sourceline)；第二p型晶体管p2的漏极连接至位线(bitline)，源极连接至第一p型晶体管p1的漏极；第一n型晶体管n1的栅极连接至第二p型晶体管p2的栅极，漏极与源极连接至抹除线(eraseline)。再者，第二p型晶体管p2与第一n型晶体管n1的栅极为相同的一浮动栅极(floatinggate)，第一n型晶体管n1的漏极与源极为抹除闸区域(erasegateregion)。同理，图7A中的第一p型晶体管p1、第二p型晶体管p2、第三p型晶体管p3与第四p型晶体管p4也是建构于N型井区(NW)中，并且连接至N型井区电压(VNW)，而N型井区电压(VNW)可相同于源极线电压(VSL)，图7A中不再绘示N型井区(NW)与N型井区电压(VNW)的连接关系。以MTP0区块的一列记忆胞C20～C23为例来作说明。MTP0区块的一列记忆胞C20～C23，皆连接至字线WL2、源极线SL1、抹除线EL0。再者，记忆胞C20连接至位线BL0；记忆胞C21连接至位线BL1；记忆胞C22连接至位线BL3；记忆胞C23连接至位线BL3。其他MTP1区块的其他列记忆胞C30～C33连接关系类似，不再赘述。第三p型晶体管p3的栅极连接至字线(wordline)，源极连接至源极线(sourceline)；第四p型晶体管p4的漏极连接至位线(bitline)，源极连接至第三p型晶体管p3的漏极；第二n型晶体管n1的栅极连接至第四p型晶体管p4的栅极，漏极与源极为浮接(floating)。再者，第四p型晶体管p4与第二n型晶体管n2的栅极为相同的一浮动栅极(floatinggate)，第二n型晶体管n2的漏极与源极为抹除闸区域(erasegateregion，又称之为“抹除门区域”)。以OTP0区块的一列记忆胞C00～C03为例来作说明。MTP0区块的一列记忆胞C00～C03，皆连接至字线WL0、源极线SL0。再者，记忆胞C00连接至位线BL0；记忆胞C01连接至位线BL1；记忆胞C02连接至位线BL2；记忆胞C03连接至位线BL3。其他OTP1区块的其他列记忆胞C10～C13连接关系类似，不再赘述。根据图7A的阵列结构700可知，控制电路(未绘示)可利用字线WL2、源极线SL1、抹除线EL0以及位线BL0～BL3来编程(program)、读取(read)或者抹除(erase)MTP0区块中的记忆胞C20～C23。同理，控制电路(未绘示)也可以利用对应的信号线来操控阵列结构700中的其他MTP1区块中的记忆胞C30～C33，此处不再赘述。再者，由于OTP0区块与OTP1区块中的记忆胞C00～C03、C10～C13皆未连接至抹除线。因此，控制电路(未绘示)可利用字线WL0、源极线SL0、以及位线BL0～BL3来进行一次的编程(program)与读取(read)OTP0区块中的记忆胞C00～C03。而控制电路(未绘示)也可以利用对应的信号线来操控阵列结构700中的其他OTP1区块中的记忆胞C10～C13，此处不再赘述。由以上的说明可知，在制作单一多晶硅层非易失性存储器的阵列结构时，控制部分的记忆胞未连接至抹除线。即可完成具有一次编程的记忆胞(OTPcell)以及多次编程的记忆胞(MTPcell)的混合模式(mixedmode)阵列结构。另外，由于第一实施例中的一次编程的记忆胞(OTPcell)中不需要抹除闸区域，因此可以进一步地于制造混合模式(mixedmode)阵列结构时，直接省略OTP0与OTP1区块中形成抹除闸区域的工艺并使得n型晶体管无法形成。运用上述省略形成抹除闸区域的工艺，可进一步缩小阵列结构的尺寸(size)。请参照图7B，其所绘示为利用第一实施例记忆胞所建构的另一阵列结构示意图。其中，阵列结构710中的每一个多次编程的记忆胞皆包括一第一p型晶体管p1、一第二p型晶体管p2与一第一n型晶体管n1；每一个一次编程的记忆胞皆包括一第三p型晶体管p3与一第四p型晶体管p4。其中，MTP0区块与MTP1区块的记忆胞C20～C23、C30～C33的连接关系不再赘述。再者，相较于图7A，一次编程的记忆胞中已无一第二n型晶体管，使得其尺寸可有效地缩减。同理，图7B中的第一p型晶体管p1、第二p型晶体管p2、第三p型晶体管p3与第四p型晶体管p4也是建构于N型井区(NW)中，并且连接至N型井区电压(VNW)，而N型井区电压(VNW)可相同于源极线电压(VSL)，图7B中不再绘示N型井区(NW)与N型井区电压(VNW)的连接关系。第三p型晶体管p3的栅极连接至字线(wordline)，源极连接至源极线(sourceline)；第四p型晶体管p4的漏极连接至位线(bitline)，源极连接至第三p型晶体管p3的漏极，栅极为浮接(floating)。亦即，第四p型晶体管p4的栅极为浮动栅极(floatinggate)。以OTP0’区块的一列记忆胞C00～C03为例来作说明。MTP0区块的记忆胞C00～C03，皆连接至字线WL0、源极线SL0。再者，记忆胞C00连接至位线BL0；记忆胞C01连接至位线BL1；记忆胞C02连接至位线BL2；记忆胞C03连接至位线BL3。其他OTP1’区块的其他列记忆胞C10～C13连接关系类似，不再赘述。根据图7B的阵列结构710可知，控制电路(未绘示)可编程(program)、读取(read)或者抹除(erase)MTP0区块以及MTP1区块中的记忆胞C20～C23、C30～C33。而控制电路(未绘示)可编程(program)或读取(read)OTP0’区块以及OTP1’区块中的记忆胞C00～C03、C10～C13。同理，相较于MP0区块与MP1区块，OTP0’区块与OTP1’区块中的记忆胞C00～C03、C10～C13中的抹除闸区域接线或接触点(contacthole)被移除。因此，控制电路(未绘示)可利用字线WL0、源极线SL0、以及位线BL0～BL3来进行一次的编程(program)与读取(read)OTP0’区块中的记忆胞C00～C03。而控制电路(未绘示)也可以利用对应的信号线来操控阵列结构710中的其他OTP1’区块中的记忆胞C10～C13，此处不再赘述。另外，由于制造第一实施例的记忆胞时，可以选择性地省略浮动栅极的工艺并形成第二实施例的记忆胞。因此，本发明更可以设计具有光罩式只读记忆胞(ROMcell)以及多次编程的记忆胞(MTPcell)的混合模式(mixedmode)阵列结构。请参照图8，其所绘示为利用第一实施例与第二实施例的记忆胞所建构的混合模式阵列结构示意图。其中，在阵列结构800中的MTP0与MTP1区块中，每一个多次编程的记忆胞皆包括一第一p型晶体管p1、一第二p型晶体管p2与一第一n型晶体管n1；在ROM0与ROM1区块中，每个第一存储状态的记忆胞中皆包括一第一p型晶体管p1、与一抹除闸区域e1；每个第二存储状态的记忆胞中皆包括一第一p型晶体管p1、一第二p型晶体管p2与一第一n型晶体管n1。其中，在MTP0与MTP1区块中的记忆胞连接关系相同于图7A，此处不再赘述。同理，图8中的第一p型晶体管p1与第二p型晶体管p4也是建构于N型井区(NW)中，并且连接至N型井区电压(VNW)，而N型井区电压(VNW)可相同于源极线电压(VSL)，图8中不再绘示N型井区(NW)与N型井区电压(VNW)的连接关系。在ROM0区块中，定义记忆胞C00为第一存储状态(例如“0”)、记忆胞C01为第二存储状态(例如“1”)、记忆胞C02为第二存储状态(例如“1”)、记忆胞C03为第一存储状态(例如“0”)。因此，在阵列结构800的制造过程中，记忆胞C00与记忆胞C03需要省略浮动栅极的工艺，并成为第二实施例的记忆胞；而记忆胞C01与记忆胞C02则成为第一实施例的记忆胞。同理，在ROM1区块中的记忆胞状态不再赘述。以ROM0区块的一列记忆胞C00～C03为例来作说明。ROM0区块的一列记忆胞C00～C03，皆连接至字线WL0、源极线SL0。再者，记忆胞C00与记忆胞C03的第一p型晶体管p1的漏极分别连接至位线BL0及BL3；记忆胞C01与记忆胞C02的第二p型晶体管p2的漏极分别连接至位线BL1及BL2。再者，记忆胞C01与记忆胞C02的第一n型晶体管n1的漏极与源极为浮接(floating)，且记忆胞C00与记忆胞C03的抹除闸区域e1为浮接。根据本发明的另一实施例，在制作ROM0与ROM1区块的工艺中，也可直接省略抹除闸区域e1以及第一n型晶体管n1的工艺以减少记忆胞的尺寸。根据图8的阵列结构800可知，控制电路(未绘示)可利用字线WL2、源极线SL1、抹除线EL0以及位线BL0～BL3来编程(program)、读取(read)或者抹除(erase)MTP0区块中的记忆胞C20～C23。同理，控制电路(未绘示)也可以利用对应的信号线来操控阵列结构800中的其他MTP1区块中的其他列记忆胞C30～C33，此处不再赘述。再者，控制电路(未绘示)可利用字线WL0、源极线SL0、以及位线BL0～BL3来读取ROM0区块中的记忆胞C00～C03，并且获得记忆胞C00为第一存储状态、记忆胞C01为第二存储状态、记忆胞C02为第二存储状态、记忆胞C03为第一存储状态的结果。同理，控制电路(未绘示)也可以利用对应的信号线来操控阵列结构800中的其他ROM1区块中的记忆胞C10～C13，此处不再赘述。由以上的说明可知，在制作单一多晶硅层非易失性存储器的阵列结构时，控制特定的记忆胞未制作浮动栅极。即可完成具有光罩式只读记忆胞(ROMcell)以及多次编程的记忆胞(MTPcell)的混合模式(mixedmode)阵列结构。综合以上图7A与图8的说明，本发明还可以设计具有光罩式只读记忆胞(ROMcell)、一次编程的记忆胞(OTPcell)以及多次编程的记忆胞(MTPcell)的混合模式(mixedmode)阵列结构。请参照图9，其所绘示为利用第一实施例与第二实施例的记忆胞所建构的另一混合模式阵列结构示意图。在图9的阵列结构900其中，共包括MTP0与MTP1区块，OTP0区块，与ROM0区块。换句话说，控制电路(未绘示)可以编程(program)、读取(read)或者抹除(erase)MTP0与MTP1区块中的记忆胞；控制电路(未绘示)可以编程(program)以及读取(read)OTP0区块中的记忆胞；控制电路(未绘示)可以读取(read)ROM0区块中的记忆胞。其详细连接关系不再赘述。同理，图9中的第一p型晶体管p1、第二p型晶体管p2、第三p型晶体管p3与第四p型晶体管p4也是建构于N型井区(NW)中，并且连接至N型井区电压(VNW)，而N型井区电压(VNW)可相同于源极线电压(VSL)，图9中不再绘示N型井区(NW)与N型井区电压(VNW)的连接关系。再者，下表列出阵列结构中MTP区块、OTP区块、ROM区块中个别信号线的操作电压：SL/NWWLBLELMTP/OTP/ROM读取(read)VDD0V0V0V/X/XMTP/OTP编程(program)VPP0V0V0V/XMTP抹除(erase)0V0V0VVEE其中，VDD可为1.8V，VPP介于+3.0V～+9.5V之间，VEE介于+6.5V～+18之间。当然，上述的各种电压只是本发明的一个实施例，并非用来限制本发明。由以上的说明可知，本发明的优点提出一种单一多晶硅层非易失性存储器的阵列结构。由于记忆胞的工艺完全相容，因此可因应使用者的需要，设计出混合模式(mixedmode)阵列结构，或者全部为多次编程记忆胞的阵列结构。综上所述，虽然本发明已以优选实施例公开如上，然其并非用以限定本发明。本发明所属领域技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附权利要求书界定范围为准。当前第1页1 2 3