技术总结
一种单一多晶硅层非易失性记忆的阵列结构，包括：一第一多次编程区块、一第二多次编程区块与一第一一次编程区块。第一多次编程区块连接至一第一字线、一第一源极线、一第一抹除线与多条位线；一第二多次编程区块连接至一第二字线、一第二源极线，其中该第二多次编程区块与该第一多次编程区块分享该第一抹除线与这些位线；以及一第一一次编程区块连接至一第三字线，其中该第一一次编程区块与该第一多次编程区块分享该第一源极线与这些位线。
技术研发人员：陈纬仁;李文豪
受保护的技术使用者：力旺电子股份有限公司
文档号码：201410606080
技术研发日：2014.10.31
技术公布日：2018.04.06