本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。
背景技术：
随着半导体技术不断发展，目前半导体器件的特征尺寸已经变得非常小，希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于金线键合的芯片堆叠(DieStacking)、封装堆叠(PackageStacking)和基于硅通孔(ThroughSiliconVia，TSV)的三维(3D)堆叠。其中，利用硅通孔的三维堆叠技术具有以下三个优点：(1)高密度集成；(2)大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片(SOC)技术中的信号延迟等问题；(3)利用硅通孔技术，可以把具有不同功能的芯片(如射频、内存、逻辑、MEMS等)集成在一起来实现封装芯片的多功能。因此，所述利用硅通孔互连结构的三维堆叠技术日益成为一种较为流行的芯片封装技术。
在硅通孔技术应用中，通常要对硅等材料进行深通孔刻蚀，通过刻蚀形成的深通孔在芯片和芯片之间、硅片与硅片之间制作垂直导通，从而实现芯片和芯片之间的互连。现有刻蚀硅通孔的方法通常包括等离子体刻蚀步骤和侧壁聚合物沉积步骤，通过循环进行上述步骤可以形成深度较大，侧壁较垂直的硅通孔。
但是现有技术形成的硅通孔的侧壁表面通常比较粗糙，导致在硅通孔内填充的导电材料的质量较差，从而影响半导体器件中的电连接性能。
技术实现要素：
本发明解决的问题是提供一种半导体结构的形成方法，降低形成的通孔的侧壁粗糙度。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成具有开口的掩膜层，所述开口暴露出部分半导体衬底的表面；沿所述开口刻蚀所述半导体衬底，在所述半导体衬底内形成第一通孔；对所述第一通孔的侧壁表面进行氧化处理，形成氧化层，然后去除所述氧化层，形成第二通孔，使所述第二通孔的侧壁粗糙度小于第一通孔的侧壁粗糙度，或者对所述第一通孔侧壁进行退火处理，形成第二通孔，使所述第二通孔的侧壁粗糙度小于第一通孔的侧壁粗糙度。
可选的，所述氧化层的厚度为
可选的，所述氧化处理采用的方法包括：紫外氧化、臭氧氧化、化学氧化或低温快速热氧化。
可选的，所述氧化处理在氧等离子体氛围下进行。
可选的，通过对所述氧化处理采用的氧化气体进行微波辐射，形成等离子体。
可选的，所述微波辐射的功率为400W～4000W，形成的等离子体的密度为1E15atoms/cm2～2E16atoms/cm2。
可选的，所述退火处理在惰性气体氛围下进行。
可选的，所述退火处理在H2氛围下进行。
可选的，所述退火处理的压强为5torr～760torr，温度为400℃～1000℃。
可选的，在所述退火处理过程中，第一通孔侧壁表面的硅原子发生重组。
可选的，所述退火处理的方法包括：激光退火、闪光退火、快速热退火或炉管退火。
可选的，采用干法刻蚀工艺刻蚀所述半导体衬底，形成第一通孔。
可选的，所述干法刻蚀工艺采用的刻蚀气体为HCl、以及CF4、CHF3、C2F6中的一种或多种，刻蚀功率为100W～500W，偏置电压为0V～10V，温度为40℃～100℃。
可选的，形成所述掩膜层的方法包括：在所述半导体衬底表面形成掩膜材料层；对所述掩膜材料层图形化，形成具有开口的掩膜层。
可选的，所述掩膜层的材料为光刻胶、无定形碳、SiO2、SiN、SiON、TiN、TaN、SiN、SiCN、SiC或BN。
可选的，还包括：在所述第二通孔内填充金属材料，形成填充满第二通孔的金属层。
可选的，所述金属层的材料为铝、铜或钨。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在半导体衬底内形成第一通孔之后，对所述第一通孔侧壁表面进行氧化处理，形成氧化层，然后去除所述氧化层，形成第二通孔，所述第一通孔侧壁的凸起处首先发生氧化反应，并且凸起处的表面积较大，发生氧化反应的面积较大，第一通孔侧壁表面的凸起处的氧化速率高于凹陷部分的氧化速率，所以，通过氧化处理之后，第一通孔的侧壁凸起处氧化层的厚度大于凹陷处的氧化层的厚度，从而使得所述氧化层与半导体衬底之间的界面粗糙度小于第一通孔侧壁表面的粗糙度，使得去除氧化层后形成的第二通孔的侧壁粗糙度小于第一通孔的侧壁粗糙度；或者本发明的技术方案中可以对形成的第一通孔的侧壁进行退火处理，形成第二通孔，退火处理可以使第一通孔的侧壁表面的原子发生重组，使第二通孔的侧壁粗糙度小于第一通孔的侧壁粗糙度。后续再在所述第二通孔内形成金属层时，所述金属层的质量得到提高，金属层与第二通孔的侧壁之间的界面质量提高，从而可以提高形成的金属层互连性能。
进一步，所述氧化层的厚度为所述氧化层的厚度足够使第一通孔侧壁表面的粗糙部分被完全氧化，并且，所述氧化层的厚度小于可以避免所述氧化层的厚度过大，后续去除氧化层之后，导致形成的第二通孔的宽度与需要形成的通孔宽度相差太大。
进一步，所述氧化处理在氧等离子体氛围下进行，可以通过对所述氧化处理采用的氧化气体进行微波辐射，形成等离子体。所述等离子体能够增强氧化反应的活性，并且，采用微波辐射形成的等离子体的能量较低，密度较高，更有利与对第一通孔的侧壁进行氧化，并且不会对第一通孔的侧壁造成进一步的物理损伤。
进一步，所述退火处理可以在H2氛围下进行。H2氛围能够降低第一通孔侧壁表面原子发生重组的临界温度，从而减低退火处理的热预算，避免过高温度对半导体衬底内的其他区域内的器件形成造成不良影响。
附图说明
图1是本发明的一个实施例的在半导体衬底内形成的通孔的示意图。
图2至图9是本发明的另一实施例的半导体结构在不同形成阶段的结构示意图。
具体实施方式
如背景技术中所述，现有技术形成的通孔的侧壁表面比较粗糙，存在凸起和凹陷情况。请参考图1，采用干法刻蚀工艺以掩膜层20为掩膜，刻蚀半导体衬底10之后，在半导体衬底10内形成通孔11，所述通孔11的侧壁粗糙。所述通孔11粗糙侧壁会影响后续在通孔11内形成的金属层的质量，导致金属层的宽度不均匀，从而影响电连接性能，例如RC延迟加剧等。
本发明的实施例中，在半导体衬底内形成第一通孔之后，对第一通孔的侧壁进行氧化形成氧化层之后，去除所述氧化层，形成第二通孔，使得第二通孔的侧壁粗糙度小于第一通孔的侧壁粗糙度；或者对第一通孔的侧壁进行退火处理，形成第二通孔，使得第二通孔的侧壁粗糙度小于第一通孔的侧壁粗糙度，从而后续在第二通孔内形成金属层，可以提高形成的金属层的质量。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图2，提供半导体衬底100。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是晶体硅材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。本实施例中，所述半导体衬底100的材料为单晶硅。后续在所述半导体衬底100内形成硅通孔。
请参考图3，在所述半导体衬底100表面形成具有开口201的掩膜层200，所述开口201暴露出部分半导体衬底100的表面。
所述掩膜层200作为后续刻蚀半导体衬底100时的掩膜。所述掩膜层200为单层结构或多层堆叠结构。掩膜层200的材料可以是光刻胶、无定形碳、SiO2、SiN、SiON、TiN、TaN、SiN、SiCN、SiC或BN。本实施例中，所述掩膜层200的材料为氮化硅。形成所述掩膜层200的方法包括：在所述半导体衬底100上形成掩膜材料层，对所述掩膜材料层图形化，形成具有开口201的掩膜层200。所述开口201暴露出部分半导体衬底100的表面。所述开口201的宽度可以为3微米～20微米，根据实际需要，可以对所述开口201的宽度进行调节。本实施例中，所述掩膜层200具有两个开口201，在本发明的其他实施例中，可以根据实际需要形成的通孔数量，调整所述掩膜层200内的开口201的数量。
由于掩膜层200在后续的刻蚀过程中，会在厚度方向以及水平方向上存在一定程度的损耗，所以可以使所述掩膜层200内的开口201的宽度小于待形成通孔的宽度。
所述掩膜层200的厚度可以是2微米～6微米，所述掩膜层200的厚度较大，以确保在刻蚀过程中，所述掩膜层200在厚度方向上不会被完全消耗掉，从而可以对半导体衬底100的其他区域表面起到较好的保护作用。
请参考图4，沿所述开口201刻蚀所述半导体衬底100，在所述半导体衬底内形成第一通孔101。
可以采用各向异性刻蚀工艺形成所述第一通孔101，本实施例中，采用干法刻蚀工艺刻蚀所述半导体衬底100，形成所述第一通孔101。
所述干法刻蚀工艺采用的刻蚀气体为HCl、以及CF4、CHF3、C2F6中的一种或多种，刻蚀功率为100W～500W，偏置电压为0V～10V，温度为40℃～100℃，其中，所述刻蚀气体的流量为200sccm～2000sccm。
所述干法刻蚀工艺中，刻蚀气体在刻蚀过程中，随着第一通孔101深度的增加，会在第一通孔101的侧壁表面形成聚合物，保护第一通孔101的侧壁，避免对第一通孔101的侧壁发生横向刻蚀，从而形成侧壁垂直的第一通孔101。但是，所述聚合物在刻蚀过程中，受到刻蚀气体的物理轰击，部分会脱落，无法起到足够的保护作用，从而最终导致形成的第一通孔101的侧壁较为粗糙。所述第一通孔101的侧壁的粗糙度，可以由所述第一通孔101侧壁表面的凸起处顶点与凹陷处底部处之间的最大距离来表征。
请参考图5，对所述第一通孔101的侧壁表面进行氧化处理，形成氧化层102。
所述氧化处理采用的方法包括：紫外氧化、臭氧氧化、化学氧化或低温快速热氧化等氧化工艺，所述氧化工艺在含氧氛围下进行，所述含氧氛围可以包括O2、H2O或O3中的一种或多种气体。
本实施例中，所述氧化处理在氧等离子体氛围下进行，具体的，通过等离子化对所述氧化处理采用的氧化气体进行微波辐射，形成等离子体。所述等离子体能够增强氧化反应的活性，并且，采用微波辐射形成的等离子体的能量较低，密度较高，更有利与对第一通孔101的侧壁进行氧化，不会对第一通孔101的侧壁造成进一步的物理损伤。本实施例中，所述微波辐射的功率为400W～4000W，形成的等离子体的密度为1E15atoms/cm2～2E16atoms/cm2。
在进行所述氧化处理过程中，所述氧化气体或等离子体首先与第一通孔101侧壁表面凸起处接触，且与该凸起处的接触面积较大，从而使得第一通孔101侧壁表面的凸起处的氧化速率高于凹陷部分的氧化速率，所以，通过氧化处理之后，第一通孔101的侧壁凸起处氧化层102的厚度大于凹陷处的氧化层102的厚度，从而使得所述氧化层102与半导体衬底100之间的界面粗糙度小于第一通孔101侧壁表面的粗糙度。本实施例中，所述氧化处理同时在第一通孔101的底部表面也形成氧化层102。
所述氧化层102的厚度大于所述第一通孔101的侧壁表面的粗糙度，即所述第一通孔101侧壁表面的凸起处顶点与凹陷出底部之间的最大距离，以将第一通孔101表面的粗糙部分完全氧化。本实施例中，所述氧化层102的厚度为所述氧化层102的厚度小于避免所述氧化层102的厚度过大，后续去除氧化层102之后，导致形成的第二通孔的宽度与需要形成的通孔宽度相差太大。
请参考图6，去除所述氧化层102(请参考图5)，形成第二通孔103，使所述第二通孔103的侧壁粗糙度小于第一通孔101(请参考图5)的侧壁粗糙度。
可以采用湿法刻蚀工艺去除所述氧化层102，本实施例中，采用氢氟酸溶液去除所述氧化层102。所述湿法刻蚀工艺对于氧化层102和半导体衬底100之间具有较高的刻蚀选择性，从而在去除所述氧化层102的同时，避免对半导体衬底100造成损伤。
由于第一通孔101的侧壁以及底部的部分厚度被氧化形成氧化层102，然后将所述氧化层102去除，形成第二通孔103，所以，所述第二通孔103的宽度略大于第一通孔101的宽度和深度。而且，所述第一通孔101的侧壁粗糙部分被氧化后去除，使得第二通孔103的侧壁表面粗糙度小于第一通孔102的侧壁粗糙度。
请参考图7，在本发明的其他实施例中，也可以在形成所述第一通孔101(请参考图4)之后，对所述第一通孔101侧壁进行退火处理，形成第二通孔103a，使所述第二通孔103a的侧壁粗糙度小于第一通孔101的侧壁粗糙度。
所述退火处理可以使第一通孔101内壁表面的第一通孔101侧壁表面的原子发生重组，使得所述第一通孔101侧壁原子更趋向于低能量稳定的整齐排列状态，从而使得退火后形成的第二通孔103a的侧壁粗糙度小于第一通孔101的侧壁粗糙度。
所述退火处理在与半导体衬底100材料不会发生反应的气体环境中进行。例如，所述退火处理可以在惰性气体氛围下进行，例如在Ar、He或Ne中的一种或几种气体中进行。
在本发明的一个实施例中，所述退火处理在H2氛围下进行。H2氛围能够降低第一通孔101侧壁表面原子发生重组的临界温度，从而减低退火处理的热预算，避免过高温度对半导体衬底100内的其他区域内的器件形成造成不良影响。
所述退火处理的压强为5torr～760torr，温度为400℃～1000℃。所述退火处理的方法包括：激光退火、闪光退火、快速热退火或炉管退火等退火工艺。所述退火处理为激光退火、闪光退火、快速热退火时，所述退火处理的时间为1ms～1s，所述退火处理为炉管退火时，所述退火时间为10s～3hour，可以根据实际的退火工艺，调整所述退火处理的时间。
在退火处理过程中，第一通孔101侧壁表面的原子发生重组，修复侧壁表面的晶格缺陷，以及凸起处的原子会逐渐向凹陷处移动，从而使得第一通孔101的侧壁在退火过程中，粗糙度逐渐下降，从而使得退火处理后形成的第二通孔103a的侧壁的粗糙度小于退火处理前的第一通孔101的侧壁粗糙度。
采用退火处理降低第二通孔103a的粗糙度下降，仅仅使第一通孔101侧壁表面的原子发生重组，不需要进行刻蚀等步骤，所以，形成的第二通孔103a的尺寸与第一通孔101的尺寸相比变化不大。
采用上述方法使形成的第二通孔103(请参考图6)或第二通孔103a(请参考图7)的侧壁粗糙小于第一通孔101(请参考图4)的侧壁粗糙度，从而可以提高后续在所述第二通孔103或第二通孔103a内形成金属层的质量，使得所述金属层与半导体衬底100之间的界面质量较高，同时金属层101的宽度均匀，从而降低RC延迟，提高电互连质量。
请参考图8，去除所述掩膜层200(请参考图6)。图8是在图6基础上去除掩膜层200之后的结构示意图。
本实施例中，所述掩膜层200的材料为光刻胶层，可以通过灰化工艺去除所述掩膜层200。在本发明的其他实施例中，也可以采用湿法刻蚀工艺去除所述掩膜层200。
去除所述掩膜层200之后，暴露出所述半导体衬底100的表面。
请参考图9，在所述第二通孔103(请参考图6)内形成金属层300。
形成所述金属层300的方法包括：在所述半导体衬底100表面和第二通孔103内形成金属材料层，所述金属材料层填充满所述第二通孔103；以所述半导体衬底100表面作为停止层，对所述金属材料层进行平坦化，去除位于所述半导体衬底100表面的金属材料层，形成位于第二通孔103内的金属层，所述金属层300的表面与半导体衬底100的表面齐平。
可以采用化学气相沉积工艺、溅射工艺或电镀工艺形成所述金属材料层。所述金属材料层的材料可以为铝、铜或钨等互连金属材料。
本发明的实施例中，在半导体衬底内形成第一通孔之后，对所述第一通孔侧壁表面进行氧化处理，形成氧化层之后，去除所述氧化层，形成第二通孔，使第二通孔的侧壁粗糙度小于第一通孔的侧壁粗糙度；或者和对第一通孔的侧壁进行退火处理，形成第二通孔，使第二通孔的侧壁粗糙度小于第一通孔的侧壁粗糙度。后续再在所述第二通孔内形成金属层时，所述金属层的质量得到提高，金属层与第二通孔的侧壁之间的界面质量提高，从而可以提高形成的金属层互连性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。