一种半导体结构的制作方法
【专利摘要】本实用新型提供一种半导体结构，包括至少两层层间介质层；所述半导体结构中还包括至少一个嵌入式金属互连结构；所述嵌入式金属互连结构包括第一金属层、第二金属层及连接所述第一金属层及第二金属层的至少一个嵌入式金属插塞；所述第一金属层形成于所述层间介质层中，所述第二金属层形成于该层间介质层上面一层层间介质层中，所述第一金属层中具有通孔，所述嵌入式金属插塞的底部嵌入所述通孔中。本实用新型在半导体结构中设置至少一个嵌入式金属互连结构，可以增强各层之间的粘合能力，从而增强后道薄膜对外力撕扯时的抵抗能力；所述嵌入式金属互连结构的制作不需要特殊的制程，仅仅依靠调整现有停止层过刻蚀时间即可实现，工艺简单易行。
【专利说明】一种半导体结构
【技术领域】
[0001]本实用新型属于半导体制造领域，涉及一种半导体结构。
【背景技术】
[0002]随着集成电路0103技术按照摩尔定律而高速发展，互连延迟逐渐取代器件延迟成为影响芯片性能的关键因素。互连之间的寄生电容和互连电阻造成了信号的传输延迟。由于铜具有较低的电阻率，优越的抗电迀移特性和高的可靠性，能够降低金属的互连电阻，进而减小总的互连延迟效应，现已由常规的铝互连改变为低电阻的铜互连。同时降低互连之间的电容同样可以减小延迟，而寄生电容正比于电路层绝缘介质的相对介电常数X，因此使用低X材料作为不同电路层的绝缘介质代替传统的3102介质￠ = 3.9)已成为满足高速芯片的发展的需要。因此铜/低X介质体系逐渐取代了传统的八1/31(?体系成为了业界的主流。
[0003]随着半导体技术的不断发展=
电介质材料X值越低，材质越疏松且脆性越强。因此在65=0以及更先进的技术中不断出现了分层问题(061811111181:1011 188116)以及金属 / 焊盘翅曲问题(161:81/1)8(1 11^1:6(1 188116)0
[0004]传统的半导体结构中，薄膜(打之间是平坦连接的(金属互连线也是生长在两层金属之间)，这样的话就要求相连的两层薄膜之间有着很强的粘合力，从而去抵抗键合(13011(11118)或者晶粒切割(也一8^)时产生的应力。但随着后端材质电性方面的要求，对薄膜之间的粘合能力要求越来越高，所以伴随而来的就是分层缺陷(16^601:)和键合能力失败问题()3011(1 8131111:7 188116)的不断发生。
[0005]因此，提供一种新的半导体结构以增强后道薄膜(册况)对外力撕扯时的抵抗能力，从而降低键合时金属层发生翘曲或晶粒切割时薄膜发生分层的概率，提高生产良率，降低成本实属必要。
实用新型内容
[0006]鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种半导体结构，用于解决现有技术中后道薄膜之间结合力弱，容易导致键合时金属层发生翘曲或晶粒切割时薄膜发生分层的问题。
[0007]为实现上述目的及其他相关目的，本实用新型提供一种半导体结构，包括至少两层层间介质层；所述半导体结构中还包括至少一个嵌入式金属互连结构；所述嵌入式金属互连结构包括第一金属层、第二金属层及连接所述第一金属层及第二金属层的至少一个嵌入式金属插塞；所述第一金属层形成于所述层间介质层中，所述第二金属层形成于该层间介质层上面一层层间介质层中，所述第一金属层中具有通孔，所述嵌入式金属插塞的底部嵌入所述通孔中。
[0008]可选地，所述嵌入式金属插塞的嵌入深度小于或等于所述第一金属层厚度的二分之一。
[0009]可选地，所述嵌入式金属互连结构位于所述半导体结构的虚拟金属区域。
[0010]可选地，所述嵌入式金属互连结构位于所述半导体结构的切割道区域。
[0011]可选地，所述嵌入式金属互连结构位于所述半导体结构的金属导线区域或金属焊盘区域，作为金属互连层。
[0012]可选地，所述第一金属层与第二金属层之间还形成有至少一个非嵌入式金属插塞，所述非嵌入式金属插塞顶部与所述第二金属层底面连接、底部与所述第一金属层顶面连接。
[0013]可选地，所述第二金属层中也形成有至少一个通孔，且所述第二金属层上方形成有第三金属层，所述第三金属层与所述第二金属层通过嵌入式金属插塞连接，该嵌入式金属插塞底部嵌入所述第二金属层中的通孔中。
[0014]可选地，所述第二金属层与第三金属层之间还形成有至少一个非嵌入式金属插塞，该非嵌入式金属插塞顶部与所述第三金属层底面连接、底部与所述第二金属层顶面连接。
[0015]可选地，所述层间介质层为低1(介质，所述低X介质满足介电常数1^3.9、以3或^2.5。
[0016]可选地，所述层间介质层包括黑钻石层。
[0017]可选地，相邻两层层间介质层之间形成有阻挡层。
[0018]可选地，所述第一金属层、第二金属层及嵌入式金属插塞与所述层间介质层之间形成有扩散阻挡层。
[0019]如上所述，本实用新型的半导体结构，具有以下有益效果:(1)本实用新型在半导体结构中设置至少一个嵌入式金属互连结构，增强各层之间的粘合能力，从而增强后道薄膜对外力撕扯时的抵抗能力；(2)所述嵌入式金属互连结构的制作不需要特殊的制程，仅仅依靠调整现有停止层(81:01)的刻蚀(61:(311)制程中的过刻蚀时间即可实现，工艺简单易行；(3)所述嵌入式金属互连结构可以位于半导体结构的虚拟金属((11皿117
区域，作为虚拟金属的组成部分，不参与电性的导通，降低后道薄膜分层的概率；(4)所述嵌入式金属互连结构还可以位于半导体结构的切割道区域，作为密封环或独立的增强件，避免晶粒切割时产生分层现象；(5)所述嵌入式金属互连结构也可以位于半导体结构中合适的金属导线区域，作为金属互连层，且不影响互连金属层的电性参数；(6)所述嵌入式金属互连结构还可以位于金属焊盘区域，作为金属焊盘的内部金属层1116^81)的组成部分，防止键合时焊盘发生翘曲或被拉开。
【专利附图】
【附图说明】
[0020]图1显示为本实用新型的半导体结构在实施例一中的剖面结构示意图。
[0021]图2显示为实施例一中提供一层间介质层的示意图。
[0022]图3显示为实施例一中在层间介质层中形成第一凹槽且第一凹槽中具有至少一个介质柱的示意图。
[0023]图4显示为实施例一中在第一凹槽中形成扩散阻挡层及第一金属层的示意图。
[0024]图5显示为图4所示结构的俯视图。
[0025]图6显示为实施例一中在图4所示结构上继续形成另一层间介质层的示意图。
[0026]图7显示为实施例一中在上一层层间介质层中形成第二凹槽及沟槽的示意图。
[0027]图8显示为实施例一中在第二凹槽及沟槽中沉积金属形成嵌入式金属插塞及第二金属层的示意图。
[0028]图9显示为本实用新型的半导体结构在实施例二中的剖面结构示意图。
[0029]图10显示为实施例二中在层间介质层中形成第一金属层且第一金属层中具有至少一个介质柱的示意图。
[0030]图11显示为图10所示结构的俯视图。
[0031]图12显示为实施例二中图10所示结构上继续形成另一层间介质层并形成第二凹槽及沟槽的示意图。
[0032]图13显示为实施例二中在第二凹槽及沟槽中沉积金属形成嵌入式金属插塞、非嵌入式金属插塞及第二金属层的不意图。
[0033]图14显示为图13所示结构的俯视图。
[0034]元件标号说明
[0035]1层间介质层
[0036]2阻挡层
[0037]3嵌入式金属互连结构
[0038]301第一金属层
[0039]302第二金属层
[0040]303嵌入式金属插塞
[0041]304非嵌入式金属插塞
[0042]305第三金属层
[0043]4扩散阻挡层
[0044]5第一凹槽
[0045]6介质柱
[0046]7第二凹槽
[0047]8沟槽
[0048]9电性结构
【具体实施方式】
[0049]以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。
[0050]请参阅图1至图14。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。
[0051]实施例一
[0052]本实用新型提供一种半导体结构，请参阅图1，显示为该半导体结构的剖面结构示意图，包括至少两层层间介质层1 ；所述半导体结构中还包括至少一个嵌入式金属互连结构3 ；所述嵌入式金属互连结构3包括第一金属层301、第二金属层302及连接所述第一金属层301及第二金属层302的至少一个嵌入式金属插塞303 ；所述第一金属层301形成于所述层间介质层中，所述第二金属层302形成于该层间介质层上面一层层间介质层中，所述第一金属层301中具有通孔，所述嵌入式金属插塞303的底部嵌入所述通孔中。
[0053]具体的，所述层间介质层1为低1(介质，所述低1(介质满足介电常数1^3.91〈3或1((2.5。作为示例，所述层间介质层1为黑钻石层所述黑钻石层具有较高的硬度，且为低介电常数介质，其主要成分为八甲基环化四硅氧烷(01(:13)和氧化物，80的介电常数随着01(^13成分的增多而减小。在其它实施例中，所述层间介质层1也可以采用现有的其它低X材料。
[0054]具体的，相邻两层层间介质层1之间可以形成有阻挡层2。作为示例，所述阻挡层采用掺氮碳化娃层0^00层)。
[0055]具体的，所述第一金属层301、第二金属层302及嵌入式金属插塞303与所述层间介质层1之间形成有扩散阻挡层4，所述扩散阻挡层4包括％或I'抓层等。所述第一金属层301与第二金属层302可采用八1等电的良导体。
[0056]具体的，所述第一金属层301中具有通孔，所述嵌入式金属插塞303嵌入所述通孔中的深度优选为小于或等于所述第一金属层301厚度的二分之一，所述通孔的其余部分被介质所填充。
[0057]所述嵌入式金属互连结构存在于所述半导体结构中，可以增强各层之间的粘合能力，从而增强后道(8200薄膜对外力撕扯时的抵抗能力。
[0058]本实用新型中，所述嵌入式金属互连结构3可以位于半导体结构的虚拟金属
区域，作为虚拟金属的组成部分，不参与电性的导通，所述嵌入式金属互连结构的存在可以降低后道薄膜分层的概率。如图1所示，所述半导体结构中具有电性结构9，所述嵌入式金属互连结构3位于所述电性结构9以外的区域。所述电性结构9可以是半导体器件或金属互连结构。需要指出的是，图1中所示电性结构9仅为示例，实际结构可以为其它形式，此处不应过分限制本实用新型的保护范围。
[0059]在另一实施例中，所述嵌入式金属互连结构3还可以位于半导体结构的切割道区域，作为密封环或独立的增强件，避免晶粒切割时产生分层现象。以图1所示的情形，所述电性结构9可以为密封环(实际上为非电性结构)，而所述嵌入式金属互连结构3作为密封环旁独立的增强件。在其它实施例中，所述嵌入式金属互连结构3也可以为多层堆叠结构，作为密封环。
[0060]本实用新型的的半导体结构中，所述嵌入式金属互连结构的制作不需要特殊的制程，仅仅依靠调整现有停止层叩的刻蚀(的也)制程中的过刻蚀时间即可实现，工艺简单易行。下面详述所述嵌入式金属互连结构的一种制作方法:
[0061]首先请参阅图2，提供一层间介质层1，所述层间介质层1可以形成于一衬底上(未图示)。
[0062]接着请参阅图3，在层间介质层1中形成第一凹槽5，且所述第一凹槽5中具有至少一个介质柱6。所述介质柱与金属层中的通孔相对应。所述介质柱6的形成可以通过在掩膜版中设置介质柱图形实现，利用该掩膜版曝光显影后，在刻蚀层间介质层过程中，介质柱图形所在处的层间介质层未被刻蚀掉，从而形成所述介质柱6。
[0063]然后请参阅图4，在所述第一凹槽5中沉积金属形成第一金属层301。其中，沉积金属前可以提前沉积一层扩散阻挡层4，防止所述第一金属层301扩散。沉积扩散阻挡层及金属完毕后，通过化学机械研磨等工艺师的所述第一金属层301表面与所述层间介质层表面齐平。
[0064]需要说明的是，此处及以下各处叙述中，沉积金属形成第一、第二或第三金属层及嵌入式金属插塞、非嵌入式金属插塞时，第一、第二或第三金属层及嵌入式金属插塞、非嵌入式金属插塞外周均可提前形成扩散阻挡层4，后续不再赘述。
[0065]图5显示为图4所示结构的俯视图，如图所示，所述第一金属层301中形成有通孔，所述通孔中为所述介质柱6所填充。所述介质柱6的横截面可以为圆形或方形等形状。
[0066]再请参阅图6，继续在图4所示结构上形成另一层间介质层1。然后请参阅图7，在上一层层间介质层中形成第二凹槽7及沟槽8。
[0067]特别的，在刻蚀形成所述沟槽8时，进行适度的过刻蚀，将所述介质柱6顶部刻蚀掉部分，以利于后续沉积的金属能够嵌入所述第一金属层301中。
[0068]接着请参阅图8，在所述第二凹槽7及沟槽8中沉积金属形成嵌入式金属插塞303及第二金属层302。
[0069]至此，完成了嵌入式金属互连结构的制作。所述嵌入式金属互连结构与所述半导体结构中的其它器件或电性互连结构同步制作，通过简单地修改掩膜版，并调整现有停止层(81:01) 的刻蚀(61:(311)制程中的过刻蚀时间即可实现。
[0070]实施例二
[0071]本实施例与实施例一采用基本相同的构思，不同之处在于，实施例一中的半导体结构中，嵌入式金属互连结构不参与电性连接，而本实施例中，所述嵌入式金属互连结构可以参与电性连接，作为金属互连层。
[0072]请参阅图9，显示为本实施例中半导体结构的剖面结构示意图。如图所示，除了嵌入式金属插塞303以外，所述第一金属层301与第二金属层302之间还形成有至少一个非嵌入式金属插塞304，所述非嵌入式金属插塞304顶部与所述第二金属层302底面连接、底部与所述第一金属层301顶面连接。
[0073]具体的，在上述结构中，所述嵌入式金属插塞303嵌入所述第一金属层301的通孔中，可以增强各层之间的粘合能力，而所述非嵌入式金属插塞304与常规金属插塞结构相同，可以保证正常的电性连接性能。
[0074]进一步的，所述第二金属层302中也可以形成有至少一个通孔，且所述第二金属层302上方形成有第三金属层305，所述第三金属层305与所述第二金属层302通过嵌入式金属插塞303连接，该嵌入式金属插塞303底部嵌入所述第二金属层302中的通孔中。
[0075]进一步的，所述第二金属层302与第三金属层305之间还形成有至少一个非嵌入式金属插塞(由于该非嵌入式金属插塞于下一层中的非嵌入式金属插塞的位置不一一对应，图9所示角度不能看出，为垂直纸面向里处)，该非嵌入式金属插塞304顶部与所述第三金属层305底面连接、底部与所述第二金属层302顶面连接。
[0076]本实用新型中，所述嵌入式金属互连结构3可以位于所述半导体结构的金属导线区域或金属焊盘区域，作为金属互连层。其中，当所述嵌入式金属互连结构位于半导体结构中合适的金属导线区域作为金属互连层时，并不影响互连金属层的电性参数；考虑到金属层中设有用于容置嵌入式插塞底部的通孔，可以适当增宽导线或焊盘的面积；当所述嵌入式金属互连结构位于金属焊盘区域时，其可作为金属焊盘内部金属层(1皿虹1116^1)的组成部分，有效防止键合时焊盘发生翘曲或被拉开。
[0077]下面详述上述嵌入式金属互连结构的一种制作方法:
[0078]首先请参阅图10，在层间介质层1中形成第一金属层301，其中，所述第一金属层301中具有至少一个通孔，所述通孔中为介质柱6所填充。
[0079]图11显示为图10所示结构的俯视图。其中，图10为图11的“向剖视图。
[0080]然后请参阅图12，在图10所示结构上继续沉积另一层间介质层并形成第二凹槽7及沟槽8。其中，刻蚀形成所述沟槽8时进行适当的过刻蚀，使得所述介质柱顶部被部分刻蚀掉，而所述沟槽8其余部分停止于所述第一金属层301上。其原因是，金属与介质的刻蚀选择比差异很大，同样的过刻蚀时间，所述层间介质层1被刻蚀掉的厚度很明显，而所述第一金属层301厚度几乎没有改变。所述第一金属层可以为⑶或八1等导电金属。
[0081]再请参阅图13，在第二凹槽及沟槽中沉积金属形成嵌入式金属插塞303、非嵌入式金属插塞304及第二金属层302的不意图。
[0082]图14显示为图13所示结构的俯视图。与图11相比可看出，后面即将形成的嵌入式金属插塞与其下一层的嵌入式金属插塞的位置没有一一对应，而是相互错开，这是由工艺特点决定的，同样，上下两层非嵌入式金属插塞的位置也非一一对应。
[0083]接着，继续在图13所示结构上形成层间介质层，并形成凹槽、沟槽，进行过刻蚀，填充金属，形成图9所示的结构。通过重复该过程至少一次，可以的得到多层的嵌入式金属互连结构。
[0084]至此，完成了可用于电性互连的嵌入式金属互连结构的制作。所述嵌入式金属互连结构与所述半导体结构中的其它器件或电性互连结构同步制作，通过简单地修改掩膜版，并调整现有停止层(001)的刻蚀(的也)制程中的过刻蚀时间即可实现。该嵌入式金属互连结构不仅可以防止半导体结构中器件分层，还可以参与电性连接，节约空间。
[0085]综上所述，本实用新型的半导体结构，具有以下有益效果:(1)本实用新型在半导体结构中设置至少一个嵌入式金属互连结构，增强各层之间的粘合能力，从而增强后道薄膜对外力撕扯时的抵抗能力；(2)所述嵌入式金属互连结构的制作不需要特殊的制程，仅仅依靠调整现有停止层(81:01) 1奶610的刻蚀(61:(311)制程中的过刻蚀时间即可实现，工艺简单易行；(3)所述嵌入式金属互连结构可以位于半导体结构的虚拟金属((11皿117
区域，作为虚拟金属的组成部分，不参与电性的导通，降低后道薄膜分层的概率；(4)所述嵌入式金属互连结构还可以位于半导体结构的切割道区域，作为密封环或独立的增强件，避免晶粒切割时产生分层现象；(5)所述嵌入式金属互连结构也可以位于半导体结构中合适的金属导线区域，作为金属互连层，且不影响互连金属层的电性参数；(6)所述嵌入式金属互连结构还可以位于金属焊盘区域，作为金属焊盘的内部金属层1116^81)的组成部分，防止键合时焊盘发生翘曲或被拉开。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0086]上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属【技术领域】中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
【权利要求】
1.一种半导体结构，包括至少两层层间介质层，其特征在于:所述半导体结构中还包括至少一个嵌入式金属互连结构；所述嵌入式金属互连结构包括第一金属层、第二金属层及连接所述第一金属层及第二金属层的至少一个嵌入式金属插塞；所述第一金属层形成于所述层间介质层中，所述第二金属层形成于该层间介质层上面一层层间介质层中，所述第一金属层中具有通孔，所述嵌入式金属插塞的底部嵌入所述通孔中。
2.根据权利要求1所述的半导体结构，其特征在于:所述嵌入式金属插塞的嵌入深度小于或等于所述第一金属层厚度的二分之一。
3.根据权利要求1所述的半导体结构，其特征在于:所述嵌入式金属互连结构位于所述半导体结构的虚拟金属区域。
4.根据权利要求1所述的半导体结构，其特征在于:所述嵌入式金属互连结构位于所述半导体结构的切割道区域。
5.根据权利要求1所述的半导体结构，其特征在于:所述嵌入式金属互连结构位于所述半导体结构的金属导线区域或金属焊盘区域，作为金属互连层。
6.根据权利要求5所述的半导体结构，其特征在于:所述第一金属层与第二金属层之间还形成有至少一个非嵌入式金属插塞，所述非嵌入式金属插塞顶部与所述第二金属层底面连接、底部与所述第一金属层顶面连接。
7.根据权利要求5所述的半导体结构，其特征在于:所述第二金属层中也形成有至少一个通孔，且所述第二金属层上方形成有第三金属层，所述第三金属层与所述第二金属层通过嵌入式金属插塞连接，该嵌入式金属插塞底部嵌入所述第二金属层中的通孔中。
8.根据权利要求7所述的半导体结构，其特征在于:所述第二金属层与第三金属层之间还形成有至少一个非嵌入式金属插塞，该非嵌入式金属插塞顶部与所述第三金属层底面连接、底部与所述第二金属层顶面连接。
9.根据权利要求1所述的半导体结构，其特征在于:所述层间介质层为低K介质，所述低K介质满足介电常数Κ〈3.9、Κ〈3或Κ〈2.5。
10.根据权利要求1所述的半导体结构，其特征在于:所述层间介质层包括黑钻石层。
11.根据权利要求1所述的半导体结构，其特征在于:相邻两层层间介质层之间形成有阻挡层。
12.根据权利要求1所述的半导体结构，其特征在于:所述第一金属层与所述第一层间介质层之间形成有扩散阻挡层；所述第二金属层及嵌入式金属插塞与所述第二层间介质层之间形成有扩散阻挡层。
【文档编号】H01L23/52GK204257632SQ201420806928
【公开日】2015年4月8日 申请日期:2014年12月17日 优先权日:2014年12月17日
【发明者】王晓东 申请人:中芯国际集成电路制造(北京)有限公司