半导体封装装置的制作方法

本发明与半导体封装有关，特别是关于一种能够有效提高电性连接的可靠度的半导体封装装置。

背景技术：

近年来，随着集成电路技术的进步，相关的电子产品也越来越多样化，其中的功率半导体元件(例如功率晶体管)由于具有高集成密度、相当低的静态漏电流以及不断提升的功率容量，因此目前已被广泛地应用于开关电源及变频器等领域。

举例而言，功率晶体管可应用在电源转换器上。电源转换器可通过控制各个功率晶体管的开启或关闭的方式将输入电压转换为不同的输出电压，例如可将原本较高的输入电压转换为较低的输出电压，由以达到降压的目的。

在现有的电路结构中，无论是功率晶体管彼此之间或是功率晶体管本身与其他元件之间均会有电性连接的需求。然而，目前现有的电源模块封装结构大多采用单一个L型的连接片的电性连接方式，由于其需连接各功率晶体管，导致其长度过长，容易于远端产生翘起的现象，使得电性连接的可靠度变差，并且由于其需要连接的点过多，亦容易不平整而导致开路或电性连接不良的问题产生。

技术实现要素：

有鉴于此，本发明提供一种能够有效提高电性连接的可靠度的半导体封装装置，以解决现有技术所述及的各种问题。

根据本发明的一较佳具体实施例为一种半导体封装装置。于此实施例中，半导体封装装置包括导线架、第一半导体芯片、第二半导体芯片、第一 连接元件及第二连接元件。导线架包括电源输入板、接地板、相位板及相位侦测板。第一半导体芯片具有第一电极与第二电极。第一半导体芯片的第二电极设置于电源输入板。第二半导体芯片具有第一电极与第二电极。第二半导体芯片的第一电极设置于接地板。第一连接元件设置于第一半导体芯片及第二半导体芯片上，且第一连接元件电性连接第一半导体芯片的第一电极与第二半导体芯片的第二电极。第二连接元件设置于第二半导体芯片及相位板上，且第二连接元件电性连接第二半导体芯片的第二电极与相位板。其中，第一连接元件电性连接相位侦测板。

在本发明的一实施例中，半导体封装装置还包括一第三连接元件，其设置于第一半导体芯片及相位侦测板上，且第三连接元件电性连接第一半导体芯片的第一电极与相位侦测板。

在本发明的一实施例中，第三连接元件为接合导线(Bonding wire)或连接片(Clip)。

在本发明的一实施例中，第一连接元件为连接片。

在本发明的一实施例中，第二连接元件为连接片或软性排线(Ribbon cable)。

在本发明的一实施例中，第一半导体芯片的第二电极面向电源输入板。

在本发明的一实施例中，第二半导体芯片的第一电极面向接地板。

在本发明的一实施例中，第一连接元件与第二连接元件彼此分离。

在本发明的一实施例中，第一连接元件与第二连接元件至少部分相互重叠。

在本发明的一实施例中，第一连接元件的俯视形状与第二连接元件的俯视形状互补。

在本发明的一实施例中，第二半导体芯片为横向双扩散金氧半场效晶体管(Lateral double-diffused MOS,LDMOS)。

在本发明的一实施例中，第一半导体芯片与第二半导体芯片为垂直型金氧半场效晶体管，且第二半导体芯片为倒置放置(Flip chip)。

在本发明的一实施例中，第一半导体芯片及第二半导体芯片的第一电极与第二电极分别为源极(Source electrode)与汲极(Drain electrode)。

在本发明的一实施例中，半导体封装装置还包括封装材料层，包覆第一半导体芯片及第二半导体芯片。

在本发明的一实施例中，第一连接元件与第二连接元件至少部份露出于封装材料层。

在本发明的一实施例中，第一连接元件及第二连接元件均为铜片。

在本发明的一实施例中，第二连接元件的侧视形状为Z形。

在本发明的一实施例中，第三连接元件的侧视形状为Z形。

在本发明的一实施例中，第一连接元件电性连接至第一半导体芯片与第二半导体芯片的连接处为凹凸不平状。

在本发明的一实施例中，第二连接元件电性连接至第二半导体芯片的连接处为凹凸不平状。

在本发明的一实施例中，第一连接元件电性连接至第一半导体芯片与第二半导体芯片的连接处具有凹陷部，其大致对应于设置在第一半导体芯片与第二半导体芯片上的导电粘着层。

在本发明的一实施例中，第二连接元件电性连接至第二半导体芯片的连接处具有凹陷部，其大致对应于设置在第二半导体芯片上的导电粘着层。

相较于现有技术，根据本发明所公开的半导体封装装置采用两个彼此分离的连接元件来取代传统的单一个L型连接片进行电性连接，由于每个连接元件不需连接多个功率晶体管，故其长度较短，不易于远端产生翘起的现象，大幅提升其电性连接的可靠度，并且由于其需要电性连接的点较少，亦可有效改善现有技术中由于不平整而导致开路或电性连接不良的现象。此外，由于本发明的各连接元件的总面积与传统的单一个L型连接片的总面积相仿，故不致于影响整个半导体封装装置的散热效果，亦不会增加制程上的成本。

关于本发明的优点与精神可以通过以下的发明具体实施方式及附图得到进一步的了解。

附图说明

图1为根据本发明的一具体实施例的电源转换器的电路示意图。

图2为根据本发明的一具体实施例的半导体封装装置的剖面示意图。

图3为图2的半导体封装装置的俯视示意图。

图4至图5分别为根据本发明的不同具体实施例的半导体封装装置的俯视示意图。

图6至图9分别为根据本发明的不同具体实施例的半导体封装装置的剖面示意图。

主要组件符号说明

1：电源转换器

OS：输出级

2～4、8～9：半导体封装装置

110：引线框架

120：第一连接元件

130：第二连接元件

140：导电粘着层

150：封装材料层

160：第三连接元件

PI：电源输入板

GND：接地板

PH：相位板

PD：相位侦测板

Q1：高侧N型晶体管

Q2：低侧N型晶体管

D1～D2：汲极

S1～S2：源极

G1～G2：闸极

V_IN：输入电压

V_OUT：输出电压

SD1～SD2：驱动控制信号

I_L：电感电流

PO：输出端

L：电感

C：电容

120A、120B、130A、160A：凹凸不平的连接处

120C、120D、130C、160C：凹陷部

具体实施方式

现在将详细参考本发明的示范性实施例，并在附图中说明所述示范性实施例的实例。为简化附图起见，一些公知惯用的结构与元件在附图中将以简单示意的方式绘示。另外，在附图及具体实施方式中所使用相同或类似标号的元件/构件是用来代表相同或类似部分。在下述诸实施例中，当元件被指为“连接”或“耦接”至另一元件时，其可为直接连接或耦接至另一元件，或可能存在介于其间的元件或特定材料(例如：胶体或焊料)。

根据本发明的一较佳具体实施例为一种半导体封装装置。于此实施例中，半导体封装装置可应用于电源模块、半桥式模块或电源转换器的输出级的封装上，但不以此为限。

请参照图1，图1为电源转换器的电路图。如图1所示，此电源转换器1可为直流-直流转换器(DC-DC converter)，但不以此为限。电源转换器1的输出级OS包括高侧N型晶体管Q1及低侧N型晶体管Q2，并通过高侧N型晶体管Q1及低侧N型晶体管Q2将输入电压V_IN转换为较低的输出电压V_OUT。

需说明的是，虽然此实施例所采用的高侧N型晶体管Q1及低侧N型晶 体管Q2均为功率晶体管，但于其他实施例中，亦可采用其他类型的晶体管或半导体芯片，并不以此例为限。

于一实施例中，一驱动芯片(未绘示)可通过驱动控制信号SD1及SD2分别控制高侧N型晶体管Q1的闸极G1及低侧N型晶体管Q2的闸极G2的开启或关闭，以将输入电压V_IN转换为较低的输出电压V_OUT。在其他实施例中，高侧N型晶体管Q1、低侧N型晶体管Q2及驱动芯片亦可整合成单颗封装体，本领域称之为DrMOS封装体。于实际应用中，驱动芯片可与脉宽调变(Pulse-width modulation,PWM)控制芯片整合为一控制器，但不以此为限。

于一实施例中，高侧N型晶体管Q1的汲极D1电性连接至引线框架的电源输入板PI，以接收输入电压V_IN。低侧N型晶体管Q2的源极S2电性连接至引线框架的接地板GND。高侧N型晶体管Q1的源极S1与低侧N型晶体管Q2的汲极D2电性连接至引线框架的相位板PH。输出电感L电性连接于相位板PH与输出端PO之间，电源转换器1的输出级OS所输出的输出电流I_L流经输出电感L后于输出端PO形成输出电压V_OUT。在其他实施例中，相位板PH亦可称之为输出板，本发明并不以此为限。

在本发明的实施例中，高侧N型晶体管Q1的源极S1与低侧N型晶体管Q2的汲极D2除了会电性连接至引线框架的相位板PH之外，亦会电性连接至引线框架的相位侦测板PD，使得相关应用可以从相位侦测板PD取得许多相关资信。例如：可从相位侦测板PD取得输入电压资信、保护电路参数值、或负载电流感测等相关资讯。

请参照图2及图3，图2为根据本发明的一具体实施例的半导体封装装置的剖面示意图。图3为图2的半导体封装装置的俯视示意图。如图2及图3所示，半导体封装装置2包括引线框架110、高侧N型晶体管Q1、低侧N型晶体管Q2、第一连接元件120、第二连接元件130及第三连接元件160。引线框架110包括电源输入板PI、接地板GND、相位板PH及相位侦测板PD。

接下来，将分别就半导体封装装置2中的各元件进行详细说明。

高侧N型晶体管Q1设置于电源输入板PI上，且高侧N型晶体管Q1的汲极D1面向电源输入板PI并可通过导电粘着层140与电源输入板PI形成电性连接，以从电源输入板PI取得输入电压V_IN。由此，高侧N型晶体管Q1在运作过程中所产生的大量热能可通过电源输入板PI进行散热。在一实施例中，导电粘着层140可以是焊锡，但不以此为限。

于实际应用中，高侧N型晶体管Q1的汲极D1亦可通过热压法或其他方式与电源输入板PI形成电性连接，并无特定的限制。于一实施例中，高侧N型晶体管Q1可以是一具有垂直型式的晶体管，例如沟渠式(Trench-type)晶体管，但不以此为限。

低侧N型晶体管Q2设置于接地板GND上，且低侧N型晶体管Q2的源极S2面向接地板GND并可通过导电粘着层140与接地板GND形成电性连接。由此，低侧N型晶体管Q2在运作过程中产生的大量热能可通过接地板GND进行散热。

于实际应用中，低侧N型晶体管Q2的源极S2亦可通过热压法或其他方式与接地板GND形成电性连接，并无特定的限制。于一实施例中，低侧N型晶体管Q2可以是一具有水平型式的晶体管，例如横向双扩散金氧半场效晶体管(Lateral double-diffused MOS,LDMOS)，但不以此为限。在其他实施例中，低侧N型晶体管Q2也可以是一具有垂直型式的晶体管，且低侧N型晶体管Q2为倒置放置，但不以此为限。

第一连接元件120设置于高侧N型晶体管Q1及低侧N型晶体管Q2上，使得高侧N型晶体管Q1可通过第一连接元件120与低侧N型晶体管Q2形成电性连接。

于一实施例中，第一连接元件120可通过导电粘着层140与高侧N型晶体管Q1的源极S1形成电性连接至并可通过导电粘着层140与低侧N型晶体管Q2的汲极D2形成电性连接，使得高侧N型晶体管Q1的源极S1能够通过第一连接元件120与低侧N型晶体管Q2的汲极D2形成电性连接。

于实际应用中，第一连接元件120亦可通过热压法或其他方式分别与高侧N型晶体管Q1的源极S1及低侧N型晶体管Q2的汲极D2形成电性连接。于一实施例中，第一连接元件120可以是连接片(Clip)，例如铜片(或称铜薄板)或铜箔，但不以此为限。

第二连接元件130设置于低侧N型晶体管Q2及相位板PH上，使得低侧N型晶体管Q2可通过第二连接元件130与相位板PH形成电性连接。

于一实施例中，第二连接元件130可通过导电粘着层140与低侧N型晶体管Q2的汲极D2形成电性连接并可通过导电粘着层140与相位板PH形成电性连接，使得低侧N型晶体管Q2的汲极D2能够通过第二连接元件130与相位板PH形成电性连接。

于实际应用中，第二连接元件130亦可通过热压法或其他方式分别与低侧N型晶体管Q2的汲极D2及相位板PH形成电性连接。于一实施例中，第二连接元件130可以是一连接片，例如铜片(或称铜薄板)或铜箔；于另一实施例中，第二连接元件130亦可以是一软性排线(Ribbon cable)，但不以此为限。

需说明的是，虽然第一连接元件120与第二连接元件130均设置于低侧N型晶体管Q2上并均与低侧N型晶体管Q2的汲极D2形成电性连接，但第一连接元件120与第二连接元件130彼此分离不相连。于一实施例中，第一连接元件120与第二连接元件130的厚度可以是25微米至75微米，但不以此为限。

于一实施例中，第二连接元件130的侧视形状可以是Z形，以便于粘接或电性连接相位板PH，但不以此为限。也就是说，通过此技术特征，第二连接元件130即能具有足够的面积来与相位板PH粘着，故能有效避免连接效果不佳而脱落的情事发生。

值得注意的是，相较于现有技术中的单一连接片需至少连接三点(例如连接高侧N型晶体管、低侧N型晶体管及相位板)，此实施例中的第一连接元件120与第二连接元件130均采用双点连接的方式进行元件之间的电性连 接，可避免现有技术中的单一连接片连接三点时所发生的翘曲、连接不良或脱落等现象，故本发明的半导体封装装置2可具有较佳的电性连接可靠度。此外，相较于传统的打线连接方式需占用较大的空间，本发明的第一连接元件120及第二连接元件130所需占用的空间较小，亦可缩短高侧N型晶体管Q1与低侧N型晶体管Q2之间的距离。

第三连接元件160设置于高侧N型晶体管Q1及相位侦测板PD上，使得高侧N型晶体管Q1可通过第三连接元件160与相位侦测板PD形成电性连接。

于一实施例中，第三连接元件160可通过导电粘着层140与高侧N型晶体管Q1的源极S1形成电性连接并可通过导电粘着层140与相位侦测板PD形成电性连接，使得高侧N型晶体管Q1的源极S1能够通过第一连接元件120与相位侦测板PD形成电性连接。

于实际应用中，第三连接元件160亦可通过热压法或其他方式分别与高侧N型晶体管Q1的源极S1及相位侦测板PD形成电性连接。于一实施例中，第三连接元件160可以是连接片(Clip)；于另一实施例中，第三连接元件160可以是接合导线(Bonding wire)；于又一实施例中，第三连接元件160亦可以是软性排线(Ribbon cable)，但不以此为限。

于一实施例中，第三连接元件160的侧视形状可以是Z形，以便于粘接或电性连接相位侦测板PD，但不以此为限。也就是说，第三连接元件160具有足够的面积与相位侦测板PD粘着，故能有效避免连接效果不佳而脱落的情事发生。

于一实施例中，半导体封装装置2还包括封装材料层150来包覆高侧N型晶体管Q1及低侧N型晶体管Q2，以阻隔水气或其他物质对高侧N型晶体管Q1及低侧N型晶体管Q2造成腐蚀或损坏。此外，第一连接片120与第二连接片130至少部份露出于封装材料层150。在其他实施例中，封装材料层150也可露出第一连接片120的一部分、第二连接片130的一部分、第三连接片160的一部分或其组合，以协助高侧N型晶体管Q1及低侧N型晶 体管Q2进行散热，但不以此为限。

请参照图4，图4为本发明的另一实施例的半导体封装装置的俯视示意图。图4所示的半导体封装装置3的主要技术特征在于：第一连接片120的俯视形状与第二连接片130的俯视形状彼此互补。由此，第一连接片120与第二连接片130具有相互对应的俯视形状，所以在进行位置对准的制程时，第一连接片120可较容易被准确设置在高侧N型晶体管Q1与低侧N型晶体管Q2上，并且第二连接片130可较容易被准确设置在低侧N型晶体管Q2与相位板PH上。

请参照图5，图5为本发明的另一实施例的半导体封装装置的俯视示意图。于图5的半导体封装装置4中，第一连接片120的俯视形状亦与第二连接片130的俯视形状彼此互补，所以在进行位置对准的制程时，第一连接片120可较容易被准确设置在高侧N型晶体管Q1与低侧N型晶体管Q2上，并且第二连接片130可较容易被准确设置在低侧N型晶体管Q2与相位板PH上。

请参照图6，图6为本发明的另一实施例的半导体封装装置的剖面示意图。比较图6与图2可知，图6与图2的差异之处在于：图6中的第一连接片120与第二连接片130至少部分相互重叠，且第一连接片120位于第二连接片130的上方。因此，此实施例中的高侧N型晶体管Q1的源极S1通过彼此堆叠的第一连接片120与第二连接片130来与低侧N型晶体管Q2的汲极D2形成电性连接，但不以此为限。

请参照图7，图7为本发明的另一实施例的半导体封装装置的剖面示意图。比较图7与图2可知，图7与图2的差异之处在于：图7中的第一连接片120与第二连接片130至少部分相互重叠，且第一连接片120位于第二连接片130的下方。因此，此实施例中的低侧N型晶体管Q2的汲极D2通过彼此堆叠的第一连接片120与第二连接片130来与相位板PH形成电性连接，但不以此为限。

需说明的是，当上述的第一连接元件、第二连接元件及/或第三连接元 件为连接片(Clip)时，为了使得第一连接元件、第二连接元件及/或第三连接元件能更紧密贴附于高侧N型晶体管或低侧N型晶体管上，本发明进一步提出下列两种不同的连接元件的设计：

(1)假设第一连接元件、第二连接元件及第三连接元件均为连接片，如图8所示，第一连接片120电性连接至高侧N型晶体管Q1的连接处120A为凹凸不平状，以通过高侧N型晶体管Q1上的导电粘着层140(例如焊锡)来与高侧N型晶体管Q1形成更紧密的结合。

同理，第一连接片120电性连接至低侧N型晶体管Q2的连接处120B亦为凹凸不平状，以通过低侧N型晶体管Q2上的导电粘着层140来与低侧N型晶体管Q2形成更紧密的结合；第二连接片130电性连接至低侧N型晶体管Q2的连接处130A亦为凹凸不平状，以通过低侧N型晶体管Q2上的导电粘着层140来与低侧N型晶体管Q2形成更紧密的结合；第三连接片160电性连接至高侧N型晶体管Q1的连接处160A亦为凹凸不平状，以通过高侧N型晶体管Q1上的导电粘着层140来与高侧N型晶体管Q1形成更紧密的结合。

(2)假设第一连接元件、第二连接元件及第三连接元件均为连接片，如图9所示，第一连接片120电性连接至高侧N型晶体管Q1的连接处具有凹陷部120C，其大致对应于高侧N型晶体管Q1上的导电粘着层140(例如焊锡)，使得导电粘着层140能容置于凹陷部120C内，以与高侧N型晶体管Q1形成更紧密的结合。

同理，第一连接片120电性连接至低侧N型晶体管Q2的连接处亦具有凹陷部120D，其大致对应于低侧N型晶体管Q2上的导电粘着层140，使得导电粘着层140能容置于凹陷部120D内，以与低侧N型晶体管Q2形成更紧密的结合；第二连接片130电性连接至低侧N型晶体管Q2的连接处亦具有凹陷部130C，其大致对应于低侧N型晶体管Q2上的导电粘着层140，使得导电粘着层140能容置于凹陷部130C内，以与低侧N型晶体管Q2形成更紧密的结合；第三连接片160电性连接至高侧N型晶体管Q1的连接处亦 具有凹陷部160C，其大致对应于高侧N型晶体管Q1上的导电粘着层140，使得导电粘着层140能容置于凹陷部160C内，以与高侧N型晶体管Q1形成更紧密的结合。

于实际应用中，第一连接元件120、第二连接元件130及第三连接元件160并不一定均为连接片，并且连接元件的设计亦不以上述的凹凸不平状或凹陷部为限，只要能够让连接片更紧密贴附于芯片上即可。

相较于现有技术，根据本发明所公开的半导体封装装置采用两个彼此分离的连接元件来取代传统的单一个L型连接片进行电性连接，由于每个连接元件不需连接多个功率晶体管，故其长度较短，不易于远端产生翘起的现象，大幅提升其电性连接的可靠度，并且由于其需要电性连接的点较少，亦可有效改善现有技术中由于不平整而导致开路或电性连接不良的现象。此外，由于本发明的各连接元件的总面积与传统的单一个L型连接片的总面积相仿，故不致于影响整个半导体封装装置的散热效果，亦不会增加制程上的成本。

通过以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所公开的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的权利要求的范畴内。