1.一种存储装置，包括：
多个存储单元的一三维阵列，该三维阵列具有一个或多个区块(block)，这些区块包括：
多个层，这些层包括多个半导体条，这些半导体条自一半导体接触垫延伸，设置这些层以使得这些半导体条形成多个半导体条叠层以及多个该半导体接触垫的一半导体接触垫叠层；
多个选择栅极结构，设置在这些半导体条叠层上，且位于这些半导体条上的该半导体接触垫和这些存储单元之间，这些选择栅极结构中的不同者将这些半导体条叠层中的不同的这些半导体条与这些层中的这些半导体接触垫耦合；以及
一辅助栅极结构，设置在这些半导体条叠层上，且位于这些选择栅极结构和该半导体接触垫叠层之间。
2.如权利要求1所述的存储装置，其中这些半导体接触垫包括多个着陆区，用于多个层间导体，且该存储装置还包括多个开口位于该半导体接触垫叠层中，这些开口提供多个连通柱(via)以连接这些着陆区在这些半导体接触垫上以上覆(overlie)这些层间导体。
3.如权利要求2所述的存储装置，还包括多个区域位于这些着陆区中，这些区域的掺杂浓度高于这些半导体接触垫中的多个其他区域的掺杂浓度。
4.如权利要求1所述的存储装置，其中这些半导体条包括多个与非门串通道，且该存储装置还包括多个字线，这些字线上覆这些半导体条叠层，这些字线包括多个垂直栅极结构位于这些半导体条叠层之间。
5.如权利要求1所述的存储装置，其中该辅助栅极结构包括一导体，上覆这些半导体条叠层，多个垂直栅极结构位于这些半导体条叠层之间， 且该存储装置还包括一介质电荷储存层，该介质电荷储存层设置为一栅极介电层并位于这些垂直栅极结构和这些半导体条之间。
6.如权利要求1所述的存储装置，其中该辅助栅极结构包括一导体，上覆这些半导体条叠层，多个垂直栅极结构位于这些半导体条叠层之间，且该存储装置还包括一栅极介电层，该栅极介电层位于这些垂直栅极结构和这些半导体条之间。
7.如权利要求1所述的存储装置，其中该辅助栅极结构的至少一侧以一栅极介电层和这些半导体接触垫分隔开来，且在偏压下可在这些半导体接触垫的一侧诱发一反转通道。
8.如权利要求1所述的存储装置，其中该辅助栅极结构设置在这些半导体条叠层上，且位于这些选择栅极结构之间。
9.如权利要求1所述的存储装置，还包括一个或多个侧向辅助栅极结构，连接至这些选择栅极结构。
10.一种存储装置的制造方法，包括：
形成多个存储单元的多个层，这些层包括多个半导体条，这些半导体条自一半导体接触垫延伸，设置这些层以使得这些半导体条形成多个半导体条叠层以及多个该半导体接触垫的一半导体接触垫叠层；
形成多个选择栅极结构，这些选择栅极结构设置在这些半导体条叠层上，且位于这些半导体条上的该半导体接触垫和这些存储单元之间，这些选择栅极结构中的不同者将这些半导体条叠层中的不同的这些半导体条与这些层中的这些半导体接触垫耦合；以及
形成一辅助栅极结构，该辅助栅极结构位于这些半导体条叠层之上，且位于这些选择栅极结构和该半导体接触垫叠层之间。
11.如权利要求10所述的制造方法，其中这些半导体接触垫包括多个着陆区，用于多个层间导体，且该制造方法还包括在该半导体接触垫叠层 中形成多个开口，这些开口用于提供多个连通柱以在这些半导体接触垫上连接这些着陆区，从而上覆这些层间导体。
12.如权利要求11所述的制造方法，其中这些着陆区中的多个区域的掺杂浓度高于这些半导体接触垫中的多个其他区域的掺杂浓度。
13.如权利要求12所述的制造方法，其中以一掺入杂质工艺(implanting impurities)来形成这些着陆区中的具有较高掺杂浓度的这些区域，以降低这些区域的阻值至低于这些半导体接触垫中的这些其他区域的阻值。
14.如权利要求13所述的制造方法，其中该掺入杂质工艺包括以一法线入射角度(normal angle of incidence)将杂质成分导入这些着陆区上。
15.如权利要求10所述的制造方法，其中这些半导体条包括多个与非门串通道，且该制造方法还包括形成多个字线，这些字线上覆这些半导体条叠层，这些字线包括多个垂直栅极结构位于这些半导体条叠层之间。
16.如权利要求10所述的制造方法，还包括：
在形成多个字线之前，在至少这些半导体条叠层的多个侧壁上形成一介质电荷储存层。
17.如权利要求16所述的制造方法，其中该辅助栅极结构包括一导体，上覆这些半导体条叠层，多个垂直栅极结构位于这些半导体条叠层之间，且该介质电荷储存层设置为一栅极介电层并位于这些垂直栅极结构和这些半导体条之间。
18.如权利要求10所述的制造方法，其中该辅助栅极结构的至少一侧以一栅极介电层和这些半导体接触垫分隔开来，且在偏压下可在这些半导体接触垫的一侧诱发一反转通道。
19.如权利要求10所述的制造方法，其中该辅助栅极结构包括一水平部分(horizontal portion)，该水平部分重叠于这些半导体接触垫的至少一侧。
20.如权利要求10所述的制造方法，还包括在这些半导体条叠层之上形成该辅助栅极结构，且位于这些选择栅极结构之间。
21.如权利要求10所述的制造方法，还包括形成一个或多个侧向辅助栅极结构，连接至这些选择栅极结构。