存储器装置及其制造方法与流程

本发明是有关于存储器装置及其制造方法，且特别是有关于接触结构及其制造方法。

背景技术：

随着集成电路工艺技术的进步，各类电子元件均朝向高集成度、高速率运作及微小化发展。对于随机动态存取存储器(dynamic random access memories,DRAM)而言，由于存储器容量增加，工艺不断微缩，因此必须提升每个存储单元(memory cell)的电容量，并防止电容倾倒接触导致短路失效，才能符合未来DRAM的发展需求。

DRAM的工艺主要可分为沟槽式以及堆叠式两种。其中，因工艺难度较低，目前堆叠式电容已是商业化DRAM的主流，并成功发展出各种堆叠型式，例如：平板型(planner)、柱状型(pillar)、鳍型(fin-type)和圆桶型(cylinder)等。然而，在有限的单元面积内，堆叠式电容需要有相当的电容高度以确保具有足够的电容以储存电荷，这额外增加的高度也造成了工艺上难度的提升，目前仍有许多问题需要克服。

技术实现要素：

本发明提供一种存储器装置，包括：一基底；多条位线，沿一第一方向平行延伸于该基底上；一第一隔离结构及一第二隔离结构，沿一第二方向延伸于该基底及该些位线上；多个底接触结构，沿该第二方向设置于该些位线之间，使该第一隔离结构以及该第二隔离结构于该第一方向设置于该些底接触结构的两侧；以及多个顶接触结构，设置于该些底接触结构上，且各该顶接触结构具有一肩部抵靠于该第一隔离结构的顶表面。

本发明另提供一种存储器装置的制造方法，包括以下步骤：提供一基底，该基底上包括：多条位线，沿一第一方向平行延伸于该基底上；一第一隔离结构及一第二隔 离结构，沿一第二方向延伸于该基底及该些位线上；以及多个底接触结构，沿该第二方向设置于该些位线之间，使该第一隔离结构以及该第二隔离结构于该第一方向设置于该些底接触结构的两侧；顺应性形成一蚀刻停止层于该基底上；形成一绝缘层于该蚀刻停止层上；形成一接触开口于该第一隔离结构及对应的该底接触结构上，其中该接触开口露出部分该第一隔离结构及部分对应的该底接触结构；形成一顶接触结构于该接触开口中，其中该顶接触结构具有一肩部抵靠于该第一隔离结构的顶表面。

本发明提出的存储器装置及其制造方法可有效改善漏电流及位线耦合干扰的问题。

附图说明

图1绘示了一种电容端接触结构。

图2A-2C、图3A-3B、图4A-4C、图5A-5C、图6A-6B、图7A-7B为根据本发明一实施例的接触结构的工艺剖面示意图。

图2D为根据本发明一实施例的接触结构的工艺俯视示意图。

图2E为根据本发明一实施例的接触结构的工艺剖面示意图。

图8为根据本发明一实施例的存储器装置的部分结构剖面示意图。

附图标号说明：

基板～100；

隔离结构～110；

底接触结构～120、122、310；

顶接触结构～130、710；

肩部～132、712；

端部～134、714；

顶表面～120S、310S；

距离～D；

基底～210；

位线～220、222、224；

隔离结构～230、232；

顶表面～230S；

栅极结构～240；

源极/漏极区域～241/242；

介电层～2201/2401、510；

栅极层～2202/2402；

盖层～2203/2403；

方向～X、Y；

上层～230A、232A；

下层～230B、232B；

蚀刻停止层～410；

绝缘层～420；

接触开口～610；

电容器～810；

周边接触结构～CS；及

导电层～M0。

具体实施方式

以下说明本发明实施例的结构与制作。本发明实施例提供许多合适的发明概念而可广泛地实施于各种特定背景。所揭示的特定实施例仅用于说明以特定方法制作及使用本发明，并非用以局限本发明的范围。

另外，本发明各实施例中可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。

图1绘示一种电容端接触结构。在堆叠式存储器装置中，因结构堆叠及IC设计，电容器及电容端接触结构往往无法完全对准，而为有助于电容器连接电容端接触结构，常见的作法是在电容器及电容端接触结构间额外形成其他的接触结构作为连接。亦即，如图1所示，基板100上包括多个彼此间隔排列的隔离结构110。电容端接触结构可包括底接触结构120及顶接触结构130，底接触结构120形成于相邻的隔离结构110之间，而顶接触结构130形成于底接触结构120上，其中顶接触结构130用以连接电容器(未绘示)及底接触结构120。

在图1中，顶接触结构130与底接触结构120彼此错位，其中顶接触结构130具有肩部132抵靠于底接触结构120，且顶接触结构130的端部134低于底接触结构120的顶表面120S。然而，发明人发现这样的构型存在一些潜在问题，例如：当顶接触结构130的形成位置产生些微的偏移时，顶触接触结构130(或顶接触结构的端部134)与另一相邻的底接触结构122的距离D过短时，容易发生漏电流(cell to cell leakage)或产生位线耦合干扰等。

本发明的接触结构制造方法，是在形成顶接触结构的工艺中引入蚀刻停止层，藉此限制接触开口蚀刻的深度及轮廓，从而形成所需的顶接触结构，以改善上述结构可能潜在的问题。

以下详细说明本案接触结构的制造方法。图2D为根据本发明一实施例中，存储单元区的接触结构的工艺俯视示意图；图2A-2C、图3A-3B、图4A-4C、图5A-5C、图6A-6B、图7A-7B为根据本发明一实施例的接触结构的工艺剖面示意图，其中图号为“A”者为图2D中截线A-A的剖面图；图号为“B”者为图2D中截线B-B的剖面图；图号为“C”者为基底上周边区的剖面示意图。图2E为图2D中截线E-E的剖面图。

如图2D所示，接触结构的制造始于提供基底210，基底210可包括存储单元区及周边区(未显示)。基底210的存储单元区上具有多条位线220/222/224及隔离结构230/232，其中，多条位线220/222/224沿方向Y彼此间隔排列并沿方向X平行延伸于基底210上；而隔离结构230/232则沿方向X彼此间隔排列并沿方向Y平行延伸于基底210及位线220/222/224上。更精确而言，如图2E所示，隔离结构230/232覆盖于部分位线220/222/224上并部分填入位线220/222/224之间。图2A为图2D中截线A-A的剖面图，其显示位于基板210上的位线220/222/224；图2B为图2D中截线B-B的剖面图，其显示位于基板210上的隔离结构230/232；另外，如图2C所示，基底210的周边区上具有栅极结构240及源极/漏极区域241/242。

基底210可为半导体基底，例如：硅基底或晶圆，或是硅以外的元素半导体，例如：锗(Ge)；半导体化合物，包括：碳化硅(SiC)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、砷化铟(InAs)，及/或锑化铟(InSb)；半导体合金，包括：硅锗(SiGe)、镓砷磷(GaAsP)、铝铟砷(AlInAs)、铝镓砷(AlGaAs)、镓铟砷(GaInAs)、镓铟磷(GaInP)及/或镓铟砷磷(GaInAsP)；及上述的组合。或者，基底可为绝缘体上覆半导体 (semiconductiveor-on-insulator,SOI)基底、多层基底、梯度(gradient)基底、混成定向(hybrid orientation)基底等。此基底可能经掺杂，如：p型及n型。

请参照图2A及图2C，可经由任何现有的技术及材料形成位线220/222/224及栅极结构240。例如：可先于基底210上依序沉积介电层2201/2401、导电层2202/2402及盖层2203/2403，接着进行蚀刻以完成位线及栅极堆叠，最后再于位线及栅极堆叠的侧壁上形成间隙壁2204/2404。

请参照图2B，可经由任何现有的技术及材料形成隔离结构230/232，例如：可先于基底上沉积氧化物层，再经图案化以形成隔离结构。于一实施例中，如图2B所示，隔离结构可包括上层230A/232A及下层230B/232B。其中，上层的材料包括旋涂式玻璃(spin-on glass,SOG)材料；而下层的材料包括低温氧化物(LTO)、超低温氧化物(ULTO)或以硅酸盐或硅氧烷为前驱物形成的氧化物。

接着请参照图3A-3B，于基底210上形成多个底接触结构310于位线220/222/224之间。底接触结构310沿方向Y设置于位线220/222/224之间。隔离结构230/232则沿方向X设置于底接触结构310的两侧，亦即，底接触结构310沿方向X设置于底接触结构310之间。于一实施例中，当隔离结构230/232中包括上层230A/232A及下层230B/232B时，下层230B/232B高于底接触结构310。应了解的是，此形成底接触结构的步骤并未涉及周边区，因此周边区的结构没有改变(维持如图2C)。

底接触结构310的材料例如选自合适的导电材料，其可包括但不限于：经掺杂的多晶硅(doped polysilicon)、铝(Al)、铜(Cu)、钨(W)、金(Au)、银(Ag)、上述的合金或上述金属材料的组合。于一实施例中，可先沉积底接触结构的材料再经回蚀刻形成底接触结构310。

接着请参照图4A-4C，依序于基板上形成蚀刻停止层410及绝缘层420。于一实施例中，先顺应性形成蚀刻停止层410于基底210上，再毯覆性形成绝缘层420于蚀刻停止层410上。因此，蚀刻停止层410及绝缘层420依序覆盖于位线220/222/224、隔离结构230/232、底接触结构310及周边区上。

应注意的是，蚀刻停止层410可作为后续蚀刻步骤的停止层，以于蚀刻过程中保护下覆的隔离结构230，并藉此调整蚀刻步骤所形成的开口的形状，达到改变顶接触结构构型的目的(详见后续讨论)。蚀刻停止层410的材料可包括但不限于：氮化硅(SiN)、碳化硅、氮化硅碳(SiCN)、氮氧化硅(SiON)、碳氧化硅(SiOC)、或上述的组合。 绝缘层420的材料例如为低介电常数材料，可包括但不限于：氧化硅(SiO₂)、硼硅玻璃(BSG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、或旋涂式玻璃氧化硅、低温氧化物(LTO)、超低温氧化物或以硅酸盐或硅氧烷为前驱物形成的氧化物。

形成蚀刻停止层410及绝缘层420后，如图5C所示，于基板上的周边区形成周边接触结构CS及导电层M0。应了解的是，此些步骤并未涉及存储单元区。于一实施例中，周边接触结构CS穿透蚀刻停止层410及绝缘层420并接触周边区的源极/漏极区域241/242。

可由不同的合适材料形成周边接触结构CS及导电层M0，例如：金属元素、金属合金或导电金属化合物或其他导电材料。举例而言，形成周边接触结构CS及导电层M0的材料可包括但不限于：经掺杂的多晶硅、铝、铜、钨、金、银、上述的合金或上述金属材料的组合等。可经由任何适宜的工艺形成周边接触结构CS及导电层M0，例如：可先蚀刻穿过蚀刻停止层410及绝缘层420并露出周边区的源极/漏极区域241/242以形成周边接触开口，接着沉积导电层填入周边接触开口中及绝缘层420上，最后再图案化导电层以形成周边接触结构CS及导电层M0。

于一实施例中，如图5A-5C所示，在形成周边接触结构CS及导电层M0后，可形成介电层510覆盖于存储单元区及周边区，其中，介电层510覆盖于绝缘层420及导电层M0上。至此，周边区的配置已暂告一段落，后续步骤并未涉及周边区工艺，故不再绘示于图中。介电层510的材料可包括但不限于：低介电常数材料、掺杂/未掺杂的硅酸盐玻璃、或是其他常用的材料。举例而言，介电层510的材料可为氧化硅、硼硅玻璃、磷硅玻璃、硼磷硅玻璃、或旋涂式玻璃。

于图6A-6B中，形成接触开口610于位线220/222、隔离结构230及底接触结构310上，其中接触开口610露出部分隔离结构230及部分底接触结构310。换言之，接触开口610露出部分隔离结构230的顶表面230S及部分底接触结构310的顶表面310S。于一实施例中，可先执行第一蚀刻步骤移除绝缘层420，再执行第二蚀刻步骤移除蚀刻停止层410，以形成接触开口610。

上述第一蚀刻工艺可包括：干式蚀刻；第二蚀刻工艺可包括：干式蚀刻、湿式蚀刻、其他合适的方式及/或其组合。其中，干式蚀刻可例如为：等离子体蚀刻(plasma etching)、溅射蚀刻(sputter etching)、离子束蚀刻(ion beam etching)或反应性离子蚀刻(reactive ion etching,RIE)；湿式蚀刻可例如利用双氧水和硫酸混合液、磷酸、醋酸和 硝酸混合液或其他合适的蚀刻液进行蚀刻。

于图7A-7B中，于接触开口610中形成顶接触结构710。可由各种适宜的材料形成顶接触结构710，例如：金属元素、金属合金或导电金属化合物或其他导电材料。举例而言，形成顶接触结构710的材料可包括但不限于：经掺杂的多晶硅、铝、铜、钨、金、银、上述的合金或上述的组合等。

于一实施例中，可于形成接触结构710之前，于接触开口610中顺应性地形成阻障层(未显示)，以提升导电层的附着性，并避免导电层材料的扩散。形成阻障层的材料可包括但不限于：钛(Ti)、氮化锆(ZrN)、氮化钨(WN)、氮化钛(TiN)、氮化钽(TaN)或上述的组合。

应注意的是，如图6B及图7B所示，通过设置蚀刻停止层410可局限接触开口610的轮廓及蚀刻深度，使蚀刻步骤停止于隔离结构230的顶表面230S上，确保蚀刻过程中不会对隔离结构230造成过蚀刻，进而形成所需的顶接触结构710的构型。因此，如图7B所示，本案所述顶接触结构710的肩部712抵靠于隔离结构230的顶表面230S上，而顶接触结构710的端部714抵靠于底接触结构310的顶表面310S上。

图8为根据本发明一实施例的存储器装置的部分结构示意图。于图8中，电容器810形成于顶接触结构710之上，其中顶接触结构710可用以连接底接触结构310及电容器810。可使用任何现有的材料及工艺形成电容器810。例如：可经由蚀刻及沉积技术形成电容器810。举例而言，可先于顶接触结构710上形成电容器开口，接着依序于电容器开口中沉积电容器下电极、电容介电层及电容器上电极以完成电容器810的制备。其他电容器工艺可参照US 6,137,179 A、US 6,159,820 A、或US 6,174,769 B1等美国专利或其他相关技术文献。

如图8所示，本发明所述的存储器装置，其包括：隔离结构230、底接触结构310、顶接触结构710及电容器810，其中，顶接触结构710设置于隔离结构230及底接触结构310上，且顶接触结构710具有一肩部712抵靠于隔离结构230的顶表面230S。顶接触结构710用以连接底接触结构310及位于顶接触结构710上方的电容器810。于一实施例中，顶接触结构710具有一端部714抵靠于底接触结构310的顶表面310S。于一实施例中，顶接触结构710的端部714低于底接触结构310的顶表面310S。于一实施例中，蚀刻停止层410设置于底接触结构310的部分顶表面310S上，且沿隔 离结构230的侧壁延伸覆盖至隔离结构230的部分顶表面230S。于一实施例中，蚀刻停止层410并未形成于隔离结构230及顶接触结构710之间。

本发明通过设置蚀刻停止层以于蚀刻接触开口的步骤中限制接触开口的轮廓，使后续形成的顶接触结构具有一肩部抵靠于隔离结构顶表面上的构型，因此，即使形成顶接触结构的位置有些微偏移，也不会直接显著地影响顶接触结构与相邻底接触结构间的距离，故可有效改善前述漏电流及位线耦合干扰的问题。

本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。