将功率管理集成电路(PMIC)集成到处理器封装中的制作方法

本公开的各方面一般涉及集成电路封装，尤其涉及将功率管理集成电路(PMIC)集成到处理器封装中。

背景技术：

常规处理器封装具有安装在封装基板上的处理器倒装芯片器件。在该处理器器件背侧上是用于从该器件除热的散热器。在该散热器顶部存在用于更进一步除热的热沉。该处理器封装安装至印刷电路板(PCB)。

同样安装至该PCB的是功率管理集成电路(PMIC)。PMIC通常安装成离处理器管芯有一定距离，以使得其能够在发生故障的情况下被容易地移除。即，PMIC不与处理器封装集成在一起。

使PMIC位于离处理器封装某一距离处的一个问题在于在处理器管芯安装至基板的焊料凸块或焊点处存在噪声。使PMIC位于离处理器封装某一距离处的另一问题在于大量封装引脚被分配用于处理器电源轨。

因此，需要用于减少处理器封装中的噪声的改进型装置和方法。

概述

本文描述的技术的各示例实现涉及具有布置在封装基板上的处理器模块和布置在图案化盖上的辅助模块的混合集成电路(IC)封装。辅助模块可以是连同处理器模块一起位于封装中的存储器模块、功率管理集成电路(PMIC)模块、和/或其他合适的模块，诸如输入/输出(I/O)或连通性相关模块。使辅助模块与处理器模块一起在封装中减少了处理器模块与基板之间的连接处的噪声。

在一个或多个实现中，一种装置包括处理器模块、辅助模块和图案化盖。该辅助模块是存储器或功率管理集成电路(PMIC)中的至少一者。该处理器模块和该辅助模块耦合至该图案化盖。热界面材料(TIM)可被布置在该图案化盖上以及布置在该处理器模块或该辅助模块中的至少一者上。该装置还可包括基板以及耦合至该基板和该辅助模块的中介体。

该装置还可包括耦合至该基板的印刷电路板(PCB)、耦合在该图案化盖与该基板之间的至少两个互连元件、以及布置在该中介体上且耦合至该辅助模块的无源组件。该无源组件可使用至少一个穿板通孔(TSV)耦合至该辅助模块。至少一个解耦电容器可被耦合至该图案化盖。

在替换实现中，一种制造集成电路(IC)封装的方法包括：提供处理器模块；提供辅助模块；提供图案化盖；以及将该处理器模块和该辅助模块耦合至该图案化盖。该辅助模块是存储器或功率管理集成电路(PMIC)中的至少一者。

该方法进一步包括：在该图案化盖上以及在该处理器模块或该辅助模块中的至少一者上布置热界面材料(TIM)；提供基板；提供中介体；将该中介体耦合至该基板和该辅助模块；提供印刷电路板(PCB)；以及将该印刷电路板(PCB)耦合至该基板；在该图案化盖与该基板之间耦合至少两个互连元件。该方法进一步包括在该中介体上布置无源组件以及将该无源组件耦合至该辅助模块。将该无源组件耦合至该辅助模块可使用至少一个穿板通孔(TSV)来完成。该方法还包括提供至少一个解耦电容器以及将该解耦电容器耦合至该图案化盖。

在再其他实现中，一种计算机可读存储介质包括数据，该数据在由机器访问时使该机器执行以下操作：提供处理器模块；提供辅助模块；提供图案化盖；以及将该处理器模块和该辅助模块耦合至该图案化盖。该辅助模块是存储器或功率管理集成电路(PMIC)中的至少一者。该计算机可读存储介质可以是非瞬态计算机可读存储介质。

在一个或多个替换实现中，一种装备包括处理器模块、辅助模块和图案化盖。该辅助模块是存储器模块或功率管理集成电路(PMIC)模块中的至少一者。该装备包括用于将该处理器模块和该辅助模块耦合至该图案化盖的装置。该用于将处理器模块和辅助模块耦合至图案化盖的装置包括用于将该处理器模块和该辅助模块热耦合至该图案化盖的装置。该用于将处理器模块和辅助模块热耦合至图案化盖的装置包括导热粘合剂。

该用于将处理器模块和辅助模块耦合至图案化盖的装置还包括用于将该处理器模块和该辅助模块电耦合至该图案化盖的装置。该用于将处理器模块和辅助模块电耦合至图案化盖的装置包括焊料。

该用于将处理器模块和辅助模块耦合至图案化盖的装置包括用于将该处理器模块和该辅助模块机械耦合至该图案化盖的装置。

以上是与本文所描述的一个或多个实现相关的简化概述。如此，该概述既不应被视为与所有构想的方面和/或实现相关的详尽纵览，该概述也不应被认为标识与所有构想的方面和/或实现相关的关键性或决定性要素或描绘与任何特定方面和/或实现相关联的范围。相应地，该概述仅有的目的是在以下给出的详细描述之前以简化形式呈现与本文所公开的机制相关的一个或多个方面和/或实现有关的某些概念。

附图简要说明

给出附图以帮助对本文所描述的技术进行描述，且提供附图仅用于解说实现而非对实现进行限定。

图1是根据本文描述的技术的一个或多个实现的集成电路(IC)的横截面视图。

图2是根据本文描述的技术的一个或多个替换实现的集成电路(IC)的横截面视图。

图3是根据本文描述的技术的另一替换实现的集成电路(IC)的横截面视图。

图4是解说根据本文描述的技术的一实现的制造图案化载体的方法的流程图。

图5是解说根据本文描述的技术的一替换实现的制造图案化载体的方法的流程图。

图6是解说根据本文描述的技术的一替换实现的制造图案化载体的方法的流程图。

图7是解说根据本文描述的技术的一实现的制造集成电路封装的方法的流程图。

图8A和8B是解说根据本文描述的技术的一替换实现的制造集成电路封装的方法的流程图。

图9是解说根据本文描述的技术的又一实现的制造集成电路封装的方法的流程图。

图10是根据本文描述的技术的一个或多个实现的互连元件的横截面视图。

图11是根据本文描述的技术的一个或多个替换实现的互连元件的横截面视图。

图12是根据本文描述的技术的再其他实现的互连元件的横截面视图。

详细描述

一般而言，本文公开的主题内容涉及将图案化盖(lid)用作模块载体的混合集成电路(IC)封装。在一个或多个实现中，图案化盖是提供附加空间以附连通常位于远离IC封装且在相关联的印刷电路板(PCB)上的更多管芯和/或辅助模块的模块载体。例如，功率管理集成电路(PMIC)现在与处理器模块一起集成在混合集成电路(IC)封装中，并且其他模块被添加到混合集成电路(IC)封装而不增加混合集成电路(IC)封装的面积。

将功率管理集成电路(PMIC)或其他辅助模块集成在混合集成电路(IC)封装中和/或将图案化盖用作解耦电容器的一个优点在于在处理器管芯被安装至混合集成电路(IC)封装基板的焊料凸块或焊点处所存在的直流(DC)和动态噪声被显著减少。由于混合封装包括处理器模块以及一个或多个辅助模块两者，因此处理器模块与辅助模块之间的距离缩小。

如上所述，处理器封装通常安装至印刷电路板(PCB)，并且辅助模块同样安装至PCB但离处理器封装有一定距离。通过实现本文描述的技术，处理器模块与辅助模块之间的距离可减小至数毫米。由于处理器模块与辅助模块之间的距离被缩小，因此集成电路(IC)中的噪声减少。

由于混合封装包括处理器模块和辅助模块两者，因此处理器模块与辅助模块之间的距离缩小。该距离可减小至数毫米。由于处理器模块与辅助模块之间的距离缩小，因此集成电路(IC)中的噪声减少。

使功率管理集成电路(PMIC)或其他辅助模块被包括在混合集成电路(IC)封装中的另一优点在于功率引脚计数可被显著减少，这是因为：(1)混合封装的电流输入可极大地减小而同时电压增大，从而保持功率不变；以及(2)引脚具有比电压电平限制大得多的载流能力。而且，由于功率管理集成电路(PMIC)输出高电流、低电压网络因它们被需要更少引脚的功率管理集成电路(PMIC)输入高电压和低电流引脚替代而无需进入封装，因此处理器模块引脚计数可被显著减少。另外，一旦存储器芯片被集成到处理器封装中，所有存储器接口引脚就都可从处理器封装引脚中被消除，因为这些存储器接口引脚现在是处理器封装内部网络。

在一个或多个实现中，混合IC封装包括机械且热耦合至图案化盖的处理器模块和两个辅助模块。这些辅助模块中的一个辅助模块是功率管理集成电路(PMIC)，并且另一辅助模块是存储器模块。处理器模块和这两个辅助模块使用热界面材料(TIM)热耦合至图案化盖。热界面材料(TIM)可以是允许该盖充当散热器以去除/耗散来自混合集成电路(IC)封装的热的各向异性导热粘合剂。在这一实现和其他实现中，处理器模块和这两个辅助模块未电耦合至图案化盖。然而，处理器模块和这两个辅助模块使用混合集成电路(IC)封装的基板上的布线和电路系统彼此电耦合。

在一个或多个替换实现中，混合IC封装包括处理器模块、一个辅助模块、以及与该辅助模块相关联的一个无源组件。处理器模块和辅助模块机械、电且热耦合至图案化盖。辅助模块可以是功率管理集成电路(PMIC)。处理器模块和辅助模块使用热界面材料(TIM)热耦合至图案化盖。热界面材料(TIM)可以是允许该盖充当散热器以去除/耗散来自混合集成电路(IC)封装的热的各向异性导热粘合剂。

在这一实现和其他实现中，处理器模块、辅助模块和无源组件电耦合至图案化盖。辅助模块包括通过图案化盖将辅助模块电耦合至无源组件的穿板通孔(TSV)。

图案化盖是包括具有被图案化有通孔和互连的介电材料的铜板的多层基板，从而该处理器模块、辅助模块和无源组件能够电耦合至该图案化盖并彼此电耦合。在一个或多个实现中，载体/盖的图案化可通过层压、印刷、旋离等来进行，以使该载体/盖成为多层基板。

在又一实现中，混合IC封装包括处理器模块和两个辅助模块。处理器模块热、机械且电耦合至图案化盖。图案化盖是包括具有被图案化有通孔和互连的介电材料的铜板的多层基板，从而处理器模块和辅助模块能够电耦合至该图案化盖并彼此电耦合。这些辅助模块机械且电耦合至该图案化盖。这些辅助模块中的一个辅助模块是PMIC，并且另一辅助模块是存储器模块。处理器模块使用允许该盖充当散热器以去除/耗散来自混合集成电路(IC)封装的热的各向异性导热粘合剂来热耦合至该图案化盖。

在一个或多个实现中，图案化盖和封装基板可使用焊球通过基板彼此耦合。图案化盖和封装基板可使用各向异性导电粘合剂通过图案化加强件耦合。又替换地，图案化盖和封装基板可通过套接口耦合。

热/机械耦合至图案化盖的处理器模块和辅助模块

图1是根据本文描述的技术的一个或多个实现的集成电路(IC)组装件100的横截面视图，其中处理器模块和辅助模块被热且机械耦合至图案化盖但未电耦合至图案化盖。在一个或多个实现中，集成电路(IC)组装件100可以是高性能多芯片模块(MCM)的一部分。

所解说的集成电路(IC)组装件100包括使用焊球106安装至印刷电路板(PCB)104的混合集成电路(IC)封装102。所解说的集成电路(IC)组装件100包括使用互连元件112耦合至基板110的图案化盖108。图案化盖108、基板110和互连元件112形成所解说的集成电路(IC)组装件100内的腔体114。

所解说的集成电路(IC)组装件100包括布置在腔体114中的处理器模块116、辅助模块118和辅助模块120。所解说的集成电路(IC)组装件100包括布置在图案化盖108上的热界面材料(TIM)122。所解说的集成电路(IC)组装件100包括布置在基板110中和/或基板110上的电路系统/布线124。

所解说的集成电路(IC)组装件100包括布置在腔体114中的中介体126和中介体128。中介体126、中介体128和处理器模块116使用焊球130耦合至布置在基板110中和/或基板110上的电路系统/布线124。

所解说的集成电路(IC)组装件100包括可任选的解耦电容器132，其耦合至布置在基板110中和/或基板110上的电路系统/布线124。

所解说的集成电路(IC)组装件100包括布置在中介体126上且与辅助模块120相关联的无源组件134。所解说的集成电路(IC)组装件100包括布置在中介体128上且与辅助模块118相关联的无源组件136。

在一个或多个实现中，集成电路(IC)组装件100可以是任何合适的集成电路。例如，集成电路(IC)组装件100可在高速、高电流场景中(诸如在服务器环境中)操作。替换地，集成电路(IC)组装件100可在用户设备(诸如移动电话、基站、或其他通信环境)中操作。另外，集成电路(IC)组装件100可以是球栅阵列(BGA)封装、面栅阵列(LGA)封装和/或基于陶瓷的封装。

在一个或多个实现中，混合集成电路(IC)封装102可以是为处理器模块116、辅助模块118和120、以及电路系统/布线124提供对抗冲击和腐蚀的保护的任何合适的半导体封装。混合集成电路(IC)封装102还可保持被用于将外部电路耦合至处理器模块116、辅助模块118和120、以及电路系统/布线124的接触引脚或引线。除了图案化盖108之外，混合集成电路(IC)封装102可被用于耗散在处理器模块116、辅助模块118和120、以及电路系统/布线124中产生的热。

在一个或多个实现中，印刷电路板(PCB)104是提供机械地支撑其上的组件(包括焊球、焊盘、套接口、电迹线、以及类似物)的平台的任何设备。

在一个或多个实现中，焊球106可以是实际焊球、焊料凸块、或用于将混合集成电路(IC)封装102电耦合至印刷电路板(PCB)104的任何合适的装置。

在一个或多个实现中，图案化盖108是包括具有被图案化有通孔和互连的介电材料的铜板的多层基板，从而处理器模块116以及辅助模块118和120能够电耦合至该图案化盖并彼此电耦合。在一个或多个实现中，载体/盖的图案化可通过层压、印刷、旋离(spin-off)等来进行，以使图案化盖108成为多层基板。

在一个或多个实现中，图案化盖108还可充当混合集成电路(IC)封装102的热沉和/或集成散热器。所解说的图案化盖108热耦合至处理器模块116背侧以及辅助模块118和120背侧。

在一个或多个实现中，基板110可以是硅基板或其他合适的基板。

在一个或多个实现中，互连元件112可以是加强件或例如控制混合集成电路(IC)封装102中的变形的其他合适的机制。在一个或多个实现中，互连元件112可以是混合集成电路(IC)封装102的解耦电容器。在一替换实现中，互连元件112可以是通过各向异性导电粘合剂或球将图案化盖108耦合至基板110的加强件。

在一个或多个实现中，腔体114容纳处理器模块116、辅助模块118和120、中介体126和128、以及无源组件134和136。常规情况下，辅助模块118和120、中介体126和128、以及无源组件134和136将不位于腔体114中。相反，辅助模块118和120、中介体126和128、以及无源组件134和136将在印刷电路板(PCB)104上位于离处理器模块116某一距离处。如上所述，由于混合集成电路(IC)封装102包括处理器模块116以及辅助模块118和120两者，因此这些模块之间的距离被缩小并且混合集成电路(IC)封装102中的噪声被减少。

在一个或多个实现中，处理器模块116可以是通用微处理器、微控制器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、控制器、状态机、门选逻辑、分立的硬件组件、或任何其他可对信息执行计算或其他操纵的合适实体。处理器模块104可被用于处理信息。处理器模块104可用专用逻辑电路系统来补充或被纳入其中。

在一个或多个实现中，辅助模块118可以是功率管理集成电路(PMIC)。在这一实现和其他实现中，功率管理集成电路(PMIC)模块提供DC-DC转换、和/或用于管理集成电路(IC)组装件100中的功率的其他机制。而且，作为功率管理集成电路(PMIC)的辅助模块118具有输出高电流、低电压网络。在这一实现中，由于网表不进入混合集成电路(IC)封装102，因此引脚计数可被减少。这是因为输出高电流、低电压网络被可利用更少引脚的辅助模块118输入高电压和低电流引脚替代。

在一个或多个实现中，辅助模块120可以是存储器模块。在这一实现和其他实现中，存储器模块可以是任何合适的存储器模块，诸如随机存取存储器(RAM)、只读存储器(ROM)、或任何其他用于存储信息、计算机程序和/或要由处理器模块116执行的指令的合适存储设备。在其中辅助模块120是存储器模块的实现中，存储器接口引脚可从处理器模块116引脚中被消除，这是因为存储器接口引脚变成了网表上的处理器模块116内部网络。

在一个或多个实现中，热界面材料(TIM)122可以是任何导热材料，诸如各向异性导热粘合材料。在这一实现中，热界面材料(TIM)122可具有允许图案化盖108充当散热器以去除/耗散来自混合集成电路(IC)封装102的热的各向异性导热性。

在一个或多个实现中，电路系统/布线124布置在基板110中和/或基板110上。处理器模块116使用焊球130来电且机械耦合至电路系统/布线124。

在一个或多个实现中，中介体126布置在基板110中和/或基板110上。中介体126使用焊球130来电且机械耦合至电路系统/布线124。中介体126承载辅助模块120。

在一个或多个实现中，中介体128也布置在基板110中和/或基板110上。中介体128使用焊球130来电且机械耦合至电路系统/布线124。中介体126承载辅助模块118。

在一个或多个实现中，焊球130可以是任何合适的电和机械互连器，诸如焊料凸块或类似物。

在一个或多个实现中，可任选的解耦电容器132向供应给处理器模块116、辅助模块118和120、以及无源组件134和136的功率提供附加稳定性。

在这一实现中，无源组件134可以是电容器、电感器、或与辅助模块118相关联的其他合适的无源组件。

在这一实现中，无源组件136可以是电容器、电感器、或与辅助模块120相关联的其他合适的无源组件。

在一个或多个实现中，混合集成电路(IC)封装102在没有处理器模块116的情况下被组装。这允许要测试的混合集成电路(IC)封装102确定辅助模块118和120是否能被验证为已知良好管芯(KGD)。这是优势，因为通常而言处理器模块116比辅助模块118和120贵得多。使用本文描述的技术，一旦辅助模块118和120被验证为已知良好管芯(KGD)，就可在腔体114中安装处理器模块116并且可执行烧录。

电/热/机械耦合至图案化盖的处理器模块和辅助模块

图2是根据本文描述的技术的一个或多个实现的与集成电路(IC)组装件100类似的集成电路(IC)组装件200的横截面视图。一个区别在于，在集成电路(IC)组装件200中，处理器模块、单个辅助模块、以及单个无源组件被电、热且机械耦合至图案化盖。另一区别是腔体中有更多区域用于其他组件，这是因为仅使用单个辅助模块和单个中介体。一附加区别是存在额外的互连元件。

所解说的集成电路(IC)组装件200包括使用焊球206安装至印刷电路板(PCB)204的混合集成电路(IC)封装202。所解说的集成电路(IC)组装件200包括使用互连元件212耦合至基板210的图案化盖208。图案化盖208、基板210和互连元件212形成所解说的集成电路(IC)组装件200内的腔体214。

所解说的集成电路(IC)组装件200包括布置在腔体214中的处理器模块216和辅助模块218。所解说的集成电路(IC)组装件200包括布置在图案化盖208上的热界面材料(TIM)222。所解说的集成电路(IC)组装件200包括布置在基板210中和/或基板210上的电路系统和/或布线224。

所解说的集成电路(IC)组装件200包括布置在腔体214中的中介体226。中介体226和处理器模块216使用焊球/凸块230耦合至布置在基板210中和/或基板210上的电路系统和/或布线224。

所解说的集成电路(IC)组装件200包括可任选的解耦电容器232，其耦合至布置在基板210中和/或基板210上的电路系统和/或布线224。

所解说的集成电路(IC)组装件200包括布置在中介体226上且与辅助模块220相关联的无源组件234。所解说的集成电路(IC)组装件200还包括布置在图案化盖208上且与辅助模块218相关联的无源组件236。

所解说的辅助模块218通过穿板通孔(TSV)和各向异性热界面材料(TIM)222来电耦合至无源组件236，无源组件236耦合至图案化盖208。

在一个或多个实现中，辅助模块218可以是功率管理集成电路(PMIC)。在这一实现和其他实现中，功率管理集成电路(PMIC)模块提供DC-DC转换、和/或用于管理集成电路(IC)组装件200中的功率的其他机制。而且，作为功率管理集成电路(PMIC)的辅助模块218具有输出高电流、低电压网络。在这一实现中，由于网表不进入混合集成电路(IC)封装202，引脚计数可被减少。这是因为输出高电流、低电压网络被可利用更少引脚的辅助模块218输入高电压和低电流引脚替代。

另外，当辅助模块218是功率管理集成电路(PMIC)时，无源组件234可以是电感器且无源组件236可以是解耦电容器。尽管示出了单个无源组件236，但是一个以上无源组件可被置于图案化盖208上并通过穿板通孔(TSV)和各向异性热界面材料(TIM)222耦合至辅助模块218。

电/机械耦合至图案化盖的处理器模块和辅助模块

图3是根据本文描述的技术的一个或多个实现的与集成电路(IC)组装件100和集成电路(IC)组装件200类似的集成电路(IC)组装件300的横截面视图。在集成电路(IC)组装件300中，处理器模块和两个辅助模块被电且机械耦合至图案化盖。然而，这两个辅助模块不被热耦合至图案化盖。而且，集成电路(IC)组装件300中没有无源组件。另一区别是腔体中有更多区域用于其他组件，这是因为未使用中介体。一附加区别是除了在封装边缘上的标准互连元件之外还存在布置成靠近处理器模块的两个额外的互连元件。这些内部加强件使用处理器模块上的焊料凸块将图案化盖、处理器芯片和辅助模块彼此耦合并耦合至集成电路(IC)组装件300中的电路系统/布线。

所解说的集成电路(IC)组装件300包括使用焊球306安装至印刷电路板(PCB)304的混合集成电路(IC)封装302。所解说的集成电路(IC)组装件300包括使用互连元件312耦合至基板310的图案化盖308。图案化盖308、基板310和互连元件312形成所解说的集成电路(IC)组装件300内的腔体314。

所解说的集成电路(IC)组装件300包括布置在腔体314中的处理器模块316、辅助模块318和辅助模块320。所解说的集成电路(IC)组装件300包括布置在图案化盖308上的热界面材料(TIM)322。所解说的集成电路(IC)组装件300包括布置在基板310中和/或基板310上的电路系统和/或布线324。

所解说的处理器模块316使用焊球330耦合至电路系统和/或布线。

所解说的辅助模块318和辅助模块320使用各向异性热界面材料(TIM)322电耦合至处理器模块316。

所解说的集成电路(IC)组装件300包括可任选的解耦电容器332，其耦合至布置在基板310中和/或基板310上的电路系统和/或布线324。

在一个或多个实现中，辅助模块318可以是功率管理集成电路(PMIC)。在这一实现和其他实现中，功率管理集成电路(PMIC)模块提供DC-DC转换、和/或用于管理集成电路(IC)组装件300中的功率的其他机制。而且，作为功率管理集成电路(PMIC)的辅助模块318具有输出高电流、低电压网络。在这一实现中，由于网表不进入混合集成电路(IC)封装302，引脚计数可被减少。这是因为输出高电流、低电压网络被可利用更少引脚的辅助模块318输入高电压和低电流引脚替代。

在一个或多个实现中，辅助模块320可以是存储器模块。在这一实现和其他实现中，存储器模块可以是任何合适的存储器模块，诸如随机存取存储器(RAM)、只读存储器(ROM)、或任何其他用于存储信息、计算机程序和/或要由处理器模块316执行的指令的合适存储设备。在其中辅助模块320是存储器模块的实现中，存储器接口引脚可从处理器模块316引脚中被消除，这是因为存储器接口引脚变成了网表上的处理器模块316内部网络。

图案化盖制造方法

从以上描述中回想起在一个实现中，图案化盖可以是包括具有被图案化有通孔和互连的介电材料的铜板的多层基板以使得处理器模块。盖的图案化可通过层压、印刷、旋离等来完成。

图4是解说根据本文描述的技术的一实现的制造作为散热器的图案化盖的方法400的流程图，其中该盖的图案化通过印刷来完成。

在框402，方法400提供铜板。在一个或多个实现中，该铜板可以是从约1到1.5毫米厚。

在框404，方法400在该铜板上印刷电介质。在一个或多个实现中，方法400避免将电介质印刷在该盖中将布置诸模块和无源组件的通孔和/或腔体中。

在框406，方法400将铜金属布置在该铜板上以填充通孔并界定该铜板上的互连。

在框408，方法400确定是否已印刷该盖的所有互连层。若否，则方法400重复框406直至该盖的所有互连层都已被印刷。

如果该盖的所有互连层都已被印刷，则在框410，方法400在该铜板上印刷焊料掩模，避开外部接触焊盘和/或该盖中将布置诸模块和无源组件的腔体。

在框412，方法400为外部接触焊盘印刷表面抛光。在一个或多个实现中，表面抛光可通过沉积NiAu来创建。

图5是解说根据本文描述的技术的一实现的制造作为散热器的图案化盖的方法500的流程图，其中盖的图案化通过旋涂来完成。

在框502，方法500提供铜板。在一个或多个实现中，该铜板可以是从约1到1.5毫米厚。

在框504，方法500在该铜板上旋涂感光成像电介质。

在框506，方法500显影该感光成像电介质以在该盖中创建将布置诸模块和无源组件的通孔和/或腔体。

在框508，方法500在该铜板上旋涂非感光成像电介质。

在框510，方法500图案化该铜板上的非感光成像电介质以在该盖中创建将布置诸模块和无源组件的通孔和/或腔体。在一个或多个实现中，使用感光成像抗蚀剂来图案化非感光成像电介质。

在框512，方法500确定是否已印刷该盖的所有金属层。若否，则方法500重复框504直至该盖的所有金属层都已被印刷。

如果该盖的所有互连层都已被印刷，则在框514，方法500在该铜板上旋涂并图案化焊料掩模。

在框516，方法500为外部接触焊盘印刷表面抛光。在一个或多个实现中，表面抛光可通过沉积NiAu来创建。

图6是解说根据本文描述的技术的一实现的制造作为散热器的图案化盖的方法600的流程图，其中盖的图案化通过层压来完成。

在框602，方法600提供铜板。在一个或多个实现中，该铜板可以是从约1到1.5毫米厚。

在框604，方法600在该铜板上层压铜箔和预浸渍纤维板。

在框606，方法600图案化该铜箔以在这层铜箔和预浸渍纤维上构建互连。

在框608，方法600确定是否已构建该盖的所有金属层。若否，则方法600重复框604直至该盖的所有金属层都已被构建。

如果该盖的所有互连层都已被构建，则在框610，方法600钻孔以在该盖中构建将布置诸模块和无源组件的通孔和/或腔体。在一个或多个实现中，方法600可以机械、光学、或化学地钻孔。

在框612，方法600填充孔。在一个实现中，方法600流电地填充通孔。在另一实现中，方法600使用铜插塞来填充通孔。

在框614，方法600用焊料掩模来涂敷最后一个金属层。

在框616，方法600显影焊料掩模以暴露外部焊盘触点以及该盖中将布置诸模块和无源组件的腔体。

在框618，方法600为外部接触焊盘创建表面抛光。在一个或多个实现中，表面抛光可通过沉积NiAu来创建。

集成电路(IC)组装件100制造方法

从以上描述回想起集成电路(IC)组装件100包括处理器模块、两个辅助模块、两个无源组件以及两个中介体。图7是解说根据本文描述的技术的一实现的制造集成电路(IC)组装件100的方法的流程图。

在框702，方法700使用互连元件将盖耦合至基板。在一个实现中，方法700提供图案化盖108并使用互连元件112将图案化盖108耦合至基板110。

在框704，方法700使用焊球将中介体布置在基板上。在一个实现中，方法700使用焊球130将中介体126和128布置在基板110上。

在框706，方法700在这些中介体上布置辅助模块。在一个实现中，方法700分别在中介体128和126上布置辅助模块118和120。

在框708，方法700使用热界面材料(TIM)将这些辅助模块热耦合至该盖。在一个实现中，方法700使用热界面材料(TIM)122将辅助模块118和120耦合至图案化盖108。

在框710，方法700测试没有处理器模块的该组装件。在一个实现中，方法700测试未安装处理器模块116的集成电路(IC)组装件100。

在框712，方法700确定没有处理器模块的集成电路(IC)组装件100是否通过(诸)测试。在一个实现中，方法700测试没有处理器模块116的集成电路(IC)组装件100。

如果没有处理器模块的集成电路(IC)组装件100通过了(诸)测试，则在框714，方法700验证辅助模块118和120是已知良好模块(KGD)。

在框716，方法700使用焊球将处理器模块布置在该基板上。在一个实现中，方法700使用焊球130将处理器模块116布置在基板110上。

在框718，方法700使用热界面材料(TIM)将该处理器模块热耦合至该盖。

另一方面，如果没有处理器模块的集成电路(IC)组装件100未通过(诸)测试，则在框720，方法700丢弃安装有辅助模块118和120但未安装处理器模块116的集成电路(IC)组装件100。

集成电路(IC)组装件200制造方法

从以上描述回想起集成电路(IC)组装件200包括处理器模块、单个辅助模块、两个无源组件以及单个中介体。图8A和8B是解说根据本文描述的技术的一实现的制造集成电路(IC)组装件200的方法的流程图。

在框802，方法800使用互连元件将盖耦合至基板。在一个实现中，方法800提供图案化盖208并使用互连元件212将图案化盖208耦合至基板110。

在框804，方法800使用焊球将中介体布置在基板上。在一个实现中，方法800使用焊球230将中介体226和228布置在基板210上。

在框806，方法800在该中介体上布置辅助模块。在一个实现中，方法800在中介体226上布置辅助模块218。

在框808，方法800在该中介体上布置第一关联无源组件。在一个实现中，方法800在中介体226上布置无源组件234。

在框810，方法800在该盖上布置第二无源组件。在一个实现中，方法800在图案化盖208上布置无源组件236。

在框812，方法800使用热界面材料(TIM)将该辅助模块热耦合至该盖。在一个实现中，方法800使用热界面材料(TIM)222将辅助模块218耦合至图案化盖208。

在框814，方法800使用至少一个穿板通孔(TSV)将该辅助模块电耦合至该盖。在一个实现中，方法800使用穿板通孔(TSV)238将辅助模块218电耦合至图案化盖208。

在框816，方法800使用至少一个穿板通孔(TSV)将第二无源组件热耦合至该盖。在一个实现中，方法800使用热界面材料(TIM)222将无源组件236热耦合至图案化盖208。

在框818，方法800测试没有处理器模块的该组装件。在一个实现中，方法800测试未安装处理器模块216的集成电路(IC)组装件200。

在框820，方法800确定没有处理器模块的集成电路(IC)组装件200是否通过(诸)测试。在一个实现中，方法800测试没有处理器模块216的集成电路(IC)组装件200。

如果没有处理器模块的集成电路(IC)组装件200通过了(诸)测试，则在框822，方法800验证辅助模块218和辅助模块220是已知良好模块(KGD)。

在框824，方法800使用焊球将处理器模块布置在该基板上。在一个实现中，方法800使用焊球230将处理器模块216布置在基板210上。

在框826，方法800使用热界面材料(TIM)将该处理器模块热耦合至该盖。在一个实现中，方法800使用热界面材料(TIM)222将处理器模块216耦合至图案化盖208。

另一方面，如果没有处理器模块的集成电路(IC)组装件200未通过(诸)测试，则在框828，方法800丢弃安装有辅助模块218以及无源组件234和236但未安装处理器模块216的集成电路(IC)组装件200。

集成电路(IC)组装件300制造方法

从以上描述回想起集成电路(IC)组装件100包括处理器模块、两个辅助模块、没有无源组件且没有中介体。图9是解说根据本文描述的技术的一实现的制造集成电路(IC)组装件300的方法的流程图。

在框902，方法900使用互连元件将盖耦合至基板。在一个实现中，方法900提供图案化盖308并使用互连元件312将图案化盖308耦合至基板310。

在框904，方法900将辅助模块电耦合至该盖。在一个实现中，方法900使用电路系统和/或布线324将辅助模块318和辅助模块320耦合至图案化盖308。

在框906，方法900测试没有处理器模块的该组装件。在一个实现中，方法900测试未安装处理器模块316的集成电路(IC)组装件300。

在框908，方法900确定没有处理器模块的组装件是否通过(诸)测试。在一个实现中，方法900测试没有处理器模块116的集成电路(IC)组装件300。

如果没有处理器模块的集成电路(IC)组装件300通过了(诸)测试，则在框910，方法900验证辅助模块318和辅助模块320是已知良好模块(KGD)。

在框912，方法900使用焊球将处理器模块布置在该基板上。在一个实现中，方法900使用焊球330将处理器模块316布置在基板310上。

在框914，方法900使用热界面材料(TIM)将该处理器模块热耦合至该盖。在一实现中，方法900使用热界面材料(TIM)322将处理器模块316热耦合至该盖。

在框916，方法900使用热界面材料(TIM)将该处理器模块电耦合至该盖。在一个实现中，方法900使用热界面材料(TIM)322将处理器模块316电耦合至该盖。

另一方面，如果没有处理器模块的集成电路(IC)组装件300未通过(诸)测试，则在框918，方法900丢弃安装有辅助模块118和120但未安装处理器模块116的集成电路(IC)组装件100。

互连元件

如上所述，在一个或多个实现中，图案化盖和封装基板可使用焊球通过基板、使用各向异性导电粘合剂通过图案化加强件、或者通过套接口彼此耦合。

图10是根据本文描述的技术的一个或多个实现的互连元件1000的横截面视图，其中图案化盖和封装基板使用焊球通过基板彼此耦合。在所解说的实现中，图案化盖1008和封装基板1010使用焊球1030通过基板1002彼此耦合。电路系统和/或布线1024被布置在图案化盖1008和封装基板1010之中和/或之上。

图11是根据本文描述的技术的一个或多个替换实现的互连元件1100的横截面视图，其中图案化盖和封装基板使用热界面材料(TIM)1122(即，各向异性导电粘合剂)通过图案化加强件1112彼此耦合。电路系统和/或布线1124被布置在图案化盖1108和基板1110之中和/或之上。

图12是根据本文描述的技术的再其他实现的互连元件的横截面视图，其中图案化盖和封装基板通过套接口彼此耦合。在所解说的实现中，图案化盖1208和封装基板1210使用套接口1212通过基板1202彼此耦合。电路系统和/或布线1224被布置在图案化盖1208和封装基板1210之中和/或之上。

尽管在本公开中已顺序地描述了各种方法的步骤和判定，但这些步骤和判定中的一些可通过分开的元件协同地或并行地、异步或同步地、以流水线方式、或以其他方式来执行。没有对以本描述列出的相同次序来执行这些步骤和判定的特定要求，除非显式地如此指示、以其他方式从上下文中清楚看出、或者固有地需要。然而应当注意，在所选变型中，这些步骤和判定是按以上描述的次序来执行的。此外，可能并非所解说的每个步骤和判定都在根据本发明的每个实施例/变型中被需要，而尚未具体解说的一些步骤和判定在根据本发明的一些实施例/变型中可能是期望的或必要的。

本领域技术人员应理解，信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如，贯穿上面描述始终可能被述及的数据、指令、命令、信息、信号、位(比特)、码元、以及码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。

本领域技术人员将进一步领会，结合本文中所公开的实施例来描述的各种解说性逻辑块、模块、电路、和算法步骤可实现为电子硬件、计算机软件、或这两者的组合。为清楚地示出硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、以及步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件、软件还是硬件与软件的组合取决于具体应用和强加于整体系统的设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但此类实现决策不应被解读成导致脱离了本发明的范围。

结合本文所公开的实施例描述的方法或算法的各个步骤可直接用硬件、由处理器执行的软件模块或这两者的组合来实现。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或者本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在接入终端中。替换地，处理器和存储介质可作为分立组件驻留在接入终端中。

提供所公开的各实施例的先前描述以使得本领域任何技术人员皆能够作出或使用本发明。对这些实施例的各种修改对本领域技术人员来说将是显而易见的，且本文所定义的普适原理可被应用于其它实施例而不背离本发明的精神或范围。因此，本发明不是旨在限于本文所示的各实施例，而是应被授予与本文所公开的原理和新颖特征相一致的最宽范围。