半导体结构的形成方法与流程

本发明涉及半导体领域，尤其涉及一种半导体结构的形成方法。

背景技术：

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，mosfet场效应管的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(sce：short-channeleffects)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面mosfet晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(finfet)。finfet中，栅至少可以从两侧对超薄体(鳍部)进行控制，具有比平面mosfet器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且finfet相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。

但是，即使引入了鳍式场效应晶体管，现有技术半导体器件的电学性能依旧较差。

技术实现要素：

本发明解决的问题是提供一种半导体结构的形成方法，优化半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括如下步骤：提供基底；在所述基底上形成栅极结构；在所述栅极结构顶部形成保护层；在所述栅极结构的侧壁和保护层上形成停止层；在所述栅极结构之间的基底上形成介质层，所述介质层暴露出所述保护层上的停止层；采用等离子干法刻蚀工艺刻蚀去除所述保护层顶部表面的停止层，所述等离子体干法刻 蚀工艺中，所述等离子体以间断的方式对所述停止层进行刻蚀，使所述等离子体对所述保护层的刻蚀速率小于对所述停止层的刻蚀速率。

可选的，所述等离子体以间断的方式对所述停止层进行刻蚀的步骤包括：以脉冲输出的方式输出射频功率，以脉冲输出的方式输出射频偏压，且所述射频功率与射频偏压的脉冲同步，以实现间断的方式对所述停止层进行刻蚀。

可选的，所述等离子体干法刻蚀工艺包括多个脉冲周期；在一个脉冲周期内，输出所述射频偏压或射频功率的占空比为20％至90％。

可选的，所述等离子体干法刻蚀工艺的工艺时间为5s至30s，一个脉冲周期的时间为0.2ms至0.07ms。

可选的，所述等离子体干法刻蚀工艺的步骤包括：刻蚀气体为nf3和cf4，稀释气体为ar。

可选的，所述等离子体干法刻蚀工艺的步骤中，nf3的气体流量为20sccm至100sccm，cf4的气体流量为60sccm至300sccm，ar的气体流量为50sccm至500sccm，压强为10mtorr至50mtorr，刻蚀频率为5000hz至15000hz，射频偏压为5v至35v，射频功率为10w至70w。

可选的，所述等离子干法刻蚀工艺对所述保护层和停止层的刻蚀选择比为1:1至1:20。

可选的，所述保护层的材料为氧化硅。

可选的，所述保护层的厚度为1.8nm至2.2nm。

可选的，所述停止层的材料为氮化硅。

可选的，形成所述介质层后，所述停止层的厚度为0nm至8.5nm。

可选的，所述形成方法还包括：在形成所述介质层后，采用等离子体干法刻蚀工艺刻蚀去除所述保护层顶部表面的停止层之前，去除所述停止层表面的自然氧化层。

可选的，所述自然氧化层的材料为氧化硅。

可选的，去除所述停止层表面的自然氧化层的工艺为湿法刻蚀工艺或干 法刻蚀工艺。

可选的，采用湿法刻蚀工艺去除所述停止层表面的自然氧化层，所述湿法刻蚀工艺所采用的刻蚀溶液为氢氟酸；或者，采用干法刻蚀工艺去除所述停止层表面的自然氧化层，所述干法刻蚀工艺的刻蚀气体为cf4。

可选的，所述基底包括n型区和p型区；采用等离子干法刻蚀工艺刻蚀去除所述保护层顶部表面的停止层的步骤中，所述p型区的停止层刻蚀速率大于所述n型区的停止层刻蚀速率。

可选的，所述基底包括衬底以及凸出于所述衬底的鳍部；所述栅极结构横跨所述鳍部且覆盖所述鳍部的部分顶部表面和侧壁表面。

与现有技术相比，本发明的技术方案具有以下优点：

本发明通过使等离子体以间断的方式对所述停止层进行刻蚀，由于以间断的方式可以降低所述等离子的能量，使所述等离子的能量介于去除所述停止层所需能量和去除所述保护层所需能量之间，从而使所述等离子体对所述保护层的刻蚀速率小于对所述停止层的刻蚀速率。当部分区域有停止层残留而继续对所述残留停止层进行刻蚀时，可以减少对暴露出的保护层的损耗，或避免因保护层损耗过多引起的栅极结构受损的问题，从而提高半导体器件的电学性能。

可选方案中，所述基底包括n型区和p型区，当p型区的停止层被去除并继续刻蚀所述n型区的残留停止层时，由于等离子体以间断的方式对所述停止层进行刻蚀，使所述等离子体对所述保护层的刻蚀速率小于对所述停止层的刻蚀速率，且对所述保护层和停止层的刻蚀选择比可以达到1:1至1:20，不仅可以去除所述n型区的停止层以克服所述n型区和p型区之间的负载效应，还可以在继续刻蚀所述n型区的残留停止层时减少对所述p型区保护层的损耗，或避免因所述p型区保护层损耗过多引起的p型区栅极结构损伤的问题，从而提高半导体器件的电学性能。

可选方案中，所述等离子体以间断的方式对所述停止层进行刻蚀，在所述射频偏压和射频功率呈关断状态时，所述离子体为非激发态，从而可以使刻蚀工艺产生的刻蚀聚合物被排出，避免刻蚀副产物的堆积，进而可以提高 刻蚀效率。

附图说明

图1至图4是现有技术半导体结构的形成方法一实施例中各步骤对应结构示意图；

图5至图12是本发明半导体结构的形成方法一实施例中各步骤对应结构示意图；

图13是本发明等离子干法刻蚀工艺中等离子间断输出方式示意图；

图14和图15是本发明半导体结构的形成方法一实施例中去除停止层后的电镜图。

具体实施方式

现有技术的半导体器件的电性能较差，结合参考图1至图4，示出了现有技术半导体结构的形成方法一实施例中各步骤对应结构示意图。

参考图1和图2，提供衬底100，所述衬底100用于形成鳍式场效应管晶体管。所述衬底100包括p型区(如图1所示)和n型区(如图2所示)，其中，所述p型区衬底100用于形成pmos(如图1所示)，所述n型区衬底100用于形成nmos(如图2所示)。

其中，所述p型区衬底100上形成有第一栅极结构110，所述第一栅极结构110顶部形成有第一保护层112，所述第一栅极结构110侧壁和第一保护层112顶部形成有第一停止层111；所述n型区衬底100上形成有第二栅极结构120，所述第二栅极结构120顶部形成有第二保护层122，所述第二栅极结构120侧壁和第二保护层122顶部形成有第二停止层121。所述衬底100上还形成有覆盖所述第一栅极结构110和第二栅极结构120侧壁的介质层130。

在对所述介质层130进行研磨时，首先研磨至露出所述第一停止层111和第二停止层121的顶部；然后进一步研磨时，研磨去除所述介质层130的同时还会研磨去除所述第一停止层111和第二停止层121。

但是，由于pmos区和nmos区之间存在负载效应，pmos区的第一停止层111的研磨速率远大于所述nmos区的第二停止层121的研磨速率，当 所述第一停止层111被研磨去除并暴露出所述第一保护层112时(如图1所示)，所述第二停止层121还有残留(如图2所示)且残留量较大；继续进行研磨工艺以去除剩余所述第二停止层121时，所述研磨工艺还会对所述pmos区进行研磨，从而容易导致所述第一保护层112被损耗。甚至，当所述第二停止层121被研磨去除并暴露出所述第二保护层122时(如图4所示)，所述第一保护层112已被研磨去除并暴露出所述第一栅极结构110(如图3所示)，所述第一栅极结构110容易受到损伤，从而导致半导体器件的电学性能变差。

为了解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成栅极结构；在所述栅极结构顶部形成保护层；在所述栅极结构的侧壁和保护层上形成停止层；在所述栅极结构之间的基底上形成介质层，所述介质层暴露出所述保护层上的停止层；采用等离子干法刻蚀工艺刻蚀去除所述保护层顶部表面的停止层，所述等离子体干法刻蚀工艺中，所述等离子体以间断的方式对所述停止层进行刻蚀，使所述等离子体对所述保护层的刻蚀速率小于对所述停止层的刻蚀速率。

本发明通过使等离子体以间断的方式对所述停止层进行刻蚀，由于以间断的方式可以降低所述等离子的能量，使所述等离子的能量介于去除所述停止层所需能量和去除所述保护层所需能量之间，从而使所述等离子体对所述保护层的刻蚀速率小于对所述停止层的刻蚀速率。当部分区域有停止层残留而继续对所述残留停止层进行刻蚀时，可以减少对暴露出的保护层的损耗，或避免因保护层损耗过多引起的栅极结构受损的问题，从而提高半导体器件的电学性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图5至图12是本发明半导体结构的形成方法一实施例中各步骤对应结构示意图。

参考图5和图6，提供基底。

所述基底包括n型区和p型区，其中，所述p型区基底用于形成p型半导体器件(如图5所示)，所述n型区基底用于形成n型半导体器件(如图6 所示)。

本实施例中，所述n型区和p型区为不相邻区域。在其他实施例中，所述n型区和p型区还可以为相邻区域。

本实施例中，所述基底用于形成鳍式场效应管(finfet)，相应的，所述基底包括衬底200以及凸出于所述衬底200的鳍部(未标示)。

所述衬底200的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底200还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述鳍部的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底200为硅衬底，所述鳍部的材料为硅。

在另一实施例中，所述基底还可以用于形成平面晶体管，所述基底为平面基底，所述平面基底为硅衬底、锗衬底、硅锗衬底或碳化硅衬底、绝缘体上硅衬底或绝缘体上锗衬底、玻璃衬底或iii-v族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。

继续参考图5和图6，在所述基底上形成栅极结构。

本实施例中，所述p型区基底上形成第一栅极结构210(如图5所示)，在所述n型区基底上形成第二栅极结构220(如图6所示)。

所述基底用于形成鳍式场效应管(finfet)，所述基底包括衬底200以及凸出于所述衬底200的鳍部(未标示)。相应的，所述第一栅极结构210横跨所述p型区鳍部且覆盖所述p型区鳍部的部分顶部表面和侧壁表面，所述第二栅极结构220横跨所述n型区鳍部且覆盖所述n型区鳍部的部分顶部表面和侧壁表面。

本实施例中，所述第一栅极结构210和第二栅极结构220的材料为包括多晶硅。

在另一实施例中，所述基底还可以用于形成平面晶体管，所述基底为平面基底。相应的，所述栅极结构形成于所述平面基底表面。

继续参考图5和图6，在所述栅极结构顶部形成保护层。

所述保护层用于保护所述栅极结构顶部，避免所述栅极结构在后续工艺 中受到损伤。

本实施例中，在所述栅极结构顶部形成保护层的步骤包括：在所述第一栅极结构210表面形成第一保护层212(如图5所示)，在所述第二栅极结构220表面形成第二保护层222(如图6所示)。

本实施例中，采用快速热氧化工艺，氧化所述栅极结构层表面，形成所述第一保护层212和第二保护层222。所述第一栅极结构210和第二栅极结构220的材料为多晶硅，相应的，所述第一保护层212和第二保护层222的材料为氧化硅。

本实施例中，所述第一保护层212和第二保护层222的厚度为1.8nm至2.2nm。

参考图7和图8，图7为基于图5的结构示意图，图8为基于图6的结构示意图，在所述栅极结构的侧壁和保护层上形成停止层。

所述停止层用于作为后续接触孔刻蚀工艺中的刻蚀停止层，还可以作为后续平坦化工艺的停止位置。

本实施例中，所述停止层包括覆盖所述第一栅极结构210的侧壁表面和第一保护层212的顶部表面的第一停止层211(如图7所示)，以及覆盖所述第二栅极结构220的侧壁表面和第二保护层222的顶部表面的第二停止层221(如图8所示)。

本实施例中，采用化学气相沉积工艺形成所述第一停止层211和第二停止层221。

所述第一停止层211和第二停止层221的材料为氮化硅。

参考图9和图10，图9为基于图7的结构示意图，图10为基于图8的结构示意图，在所述栅极结构之间的基底上形成介质层230，所述介质层230暴露出所述保护层上的停止层。

所述介质层230的材料为绝缘材料，例如为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。本实施例中，所述介质层230的材料为氧化硅。

本实施例中，所述介质层230顶部与所述第一停止层211(如图9所示)和第二停止层221(如图10所示)齐平并暴露出所述第一停止层211和第二停止层221的顶部表面。

本实施例中，所述介质层230为叠层结构，包括位于所述基底表面的第一介质层(未标示)，以及位于所述第一介质层表面的第二介质层(未标示)。

具体地，形成所述介质层230的步骤包括：在所述鳍部(未标示)与鳍部之间的基底上填充满第一介质膜，所述第一介质膜还覆盖所述第一栅极结构210(如图9所示)和第二栅极结构220(如图10所示)，且所述第一介质膜顶部高于所述第一停止层211和第二停止层221顶部；平坦化所述第一介质膜直至露出所述第一停止层211和第二停止层221的顶部表面；回刻蚀去除部分厚度的第一介质膜以形成第一介质层；在所述第一介质层表面形成第二介质膜，所述第二介质膜还覆盖所述第一栅极结构210和第二栅极结构220表面，且所述第二介质膜顶部高于所述第一停止层211和第二停止层221顶部；平坦化所述第二介质膜直至露出所述第一停止层211顶部和第二停止层221顶部表面，以形成第二介质层。

其中，所述第二介质层的致密度大于所述第一介质层的致密度，用于在平坦化工艺中提高所述第二介质层的表面平坦度。

本实施例中，为了提高所述第一介质膜的填孔(gap-filling)能力，使得第一介质层具有较好的粘附性，且避免后所述第一介质层内形成空洞，采用流动性化学气相沉积(fcvd)工艺形成所述第一介质膜。此外，为了提高所述第二介质膜的致密度，采用高纵宽比(harp)沉积工艺形成所述第二介质膜。

需要说明的是，形成所述第二介质层后，部分区域的停止层被研磨去除，部分区域的停止层仍有部分厚度保留。因此，本实施例中，形成所述介质层后，所述第一停止层211和第二停止层221的厚度为0nm至8.5nm。

参考图11和图12，图11为基于图9的结构示意图，图12为基于图11的结构示意图，采用等离子干法刻蚀工艺刻蚀去除所述保护层顶部表面的停止层，所述等离子体干法刻蚀工艺中，所述等离子体以间断的方式对所述停 止层进行刻蚀，使所述等离子体对所述保护层的刻蚀速率小于对所述停止层的刻蚀速率。

等离子体以间断的方式对所述停止层进行刻蚀时，由于以间断的方式可以降低所述等离子的能量，使所述等离子的能量介于去除所述停止层所需能量和去除所述保护层所需能量之间，从而使所述等离子体对所述保护层的刻蚀速率小于对所述停止层的刻蚀速率，从而可以避免去除所述停止层的工艺过程中损耗过多的保护层，进而避免所述栅极结构顶部因保护层被过多损耗而受到损伤。

具体地，所述等离子体以间断的方式对所述停止层进行刻蚀的步骤包括：以脉冲输出的方式输出射频功率，以脉冲输出的方式输出射频偏压，且所述射频功率与射频偏压的脉冲同步，以实现间断的方式对所述停止层进行刻蚀。也就是说，所述刻蚀工艺持续输出射频偏压和射频功率一定时间后，停止输出射频偏压和射频功率，从而使所述等离子体以间断的方式而不是连续的方式对所述停止层进行刻蚀。

具体地，图13所示，示出了等离子干法刻蚀工艺中等离子间断输出方式示意图，横坐标表示从刻蚀工艺开始至刻蚀工艺结束所需的时间，纵坐标表示射频功率和射频电压。其中，曲线301为射频功率随时间的变化曲线，曲线302为射频偏压随时间的变化曲线，且所述射频功率和射频偏压以同步脉冲的方式输出。

所述等离子体干法刻蚀工艺包括多个脉冲周期，在一个脉冲周期内，所述刻蚀工艺包括刻蚀期和停止期。在所述刻蚀期内，持续输出所述射频偏压和射频功率，使所述等离子体持续对所述停止层进行刻蚀，在所述停止期内，停止输出所述射频偏压和射频功率，所述等离子体为非激发态，不会对所述停止层进行刻蚀，且所述射频偏压和射频功率在整个刻蚀过程中同时输出和关断。

需要说明的是，在所述停止期内，停止输出射频偏压和射频功率，所述等离子体为非激发态，由所述刻蚀工艺产生的刻蚀副产物还在所述停止期内被排出，从而可以避免刻蚀副产物的堆积，进而可以提高刻蚀效率。

本实施例中，所述等离子体干法刻蚀工艺的工艺时间为5s至30s，一个脉冲周期的时间为0.2ms至0.07ms。

需要说明的是，在一个脉冲周期内，输出所述射频偏压和射频功率的占空比不宜过高，也不宜过低。当输出所述射频偏压和射频功率的占空比过高时，停止输出射频偏压和射频功率的时间过短，从而难以排出刻蚀副产物，进而降低刻蚀效率；当输出所述射频偏压和射频功率的占空比过低时，容易导致一个刻蚀周期内的刻蚀量过少，从而增加了工艺时间，降低生产效率，此外，等离子体呈非激发态的时间过长，再次输出所述射频偏压和射频功率时，难以激活等离子体。为此，本实施例中，在一个脉冲周期内，输出所述射频偏压或射频功率的占空比为20％至90％。

本实施例中，所述等离子体干法刻蚀工艺所采用的刻蚀气体为nf3和cf4，稀释气体为ar。

所述刻蚀气体具有较快的反应速度，当输出所述射频偏压和射频功率时，等离子体可以迅速地从非激发态转化为激发态，从而可以迅速地由停止期进入刻蚀期，进而提高刻蚀效率。

需要说明的是，所述刻蚀气体的流量需控制在合理范围内。当所述刻蚀气体流量过多是，容易导致刻蚀速率过快，从而难以控制刻蚀工艺的稳定性；当所述刻蚀气体的流量过少时，刻蚀速率过慢，相应会增加刻蚀工艺时间，从而降低生产效率。为此，本实施例中，nf3的气体流量为20sccm至100sccm，cf4的气体流量为60sccm至300sccm。

还需要说明的是，根据刻蚀气体的流量设定，稀释气体也需控制在合理的范围内。当所述稀释气体的流量过少时，容易降低刻蚀工艺的稳定性，且稀释效果不明显；当所述稀释气体的流量过多时，容易导致刻蚀速率过慢，相应会增加刻蚀工艺时间，从而降低生产效率。为此，本实施例中，ar的气体流量为50sccm至500sccm。此外，刻蚀气体和稀释气体的流量受到压强的影响，根据所述，刻蚀气体和稀释气体的流量设定，压强为10mtorr至50mtorr。

还需要说明的是，刻蚀频率不宜过高，也不宜过低。当刻蚀频率过低时，等离子体浓度过低，从而使等离子体的稳定性变差，进而容易降低刻蚀效率； 当刻蚀频率过高时，刻蚀速率过高，难以实现对所述保护层和停止层的高刻蚀选择比。为此，本实施例中，刻蚀频率为5000hz至15000hz。

此外，射频偏压和射频功率均会影响到等离子体的稳定性，为了保证刻蚀效率，本实施例中，射频偏压为5v至35v，射频功率为10w至70w。

由于所述p型区和n型区之间存在负载效应，因此所述p型区的第一停止层211(如图9所示)刻蚀速率远大于所述n型区的第二停止层221(如图10所示)刻蚀速率。当所述第一停止层211被刻蚀去除并暴露出所述第一保护层212(如图11所示)后，所述第二停止层221仍有残留甚至残留量较大；继续采用所述等离子体以间断的方式对剩余所述第二停止层221进行刻蚀直至暴露出所述第二保护层222(如图12所示)的过程中，所述等离子体还会对暴露出的所述第一保护层212进行刻蚀。通过等离子体以间断的方式对所述停止层进行刻蚀的过程中，由于以间断的方式可以降低等离子的能量，使所述等离子的能量介于去除所述停止层所需能量和去除所述保护层所需能量之间，从而使所述等离子体对所述保护层的刻蚀速率小于对所述停止层的刻蚀速率，因此可以减小去除剩余所述第二停止层221的刻蚀工艺对所述第一保护层212的损耗；此外，所述第一保护层212用于保护所述第一栅极结构210(如图11所示)，还可以避免所述第一保护层212因被损耗过多而引起所述第一栅极结构210受损伤的问题。

本实施例中，所述等离子干法刻蚀工艺对所述保护层和停止层的刻蚀选择比为1:1至1:20。

如图14和图15所示，图14和图15分别示出了去除所述第一停止层211(如图9所示)和第二停止层221(如图10所示)后p型区和n型区的电镜图。从图中可知，通过等离子体以间断的方式对所述第一停止层211和第二停止层221进行刻蚀后，所述第一保护层212(如图14所示)顶部的第一停止层211被去除，所述第二保护层222(如图15所示)顶部的第二停止层221有所保留，且所述第一栅极结构210(如图14所示)顶部仍有第一保护层212保留，所述刻蚀工艺可以减小去除剩余第二停止层221的刻蚀工艺对所述第一保护层212的损耗。

需要说明的是，形成所述介质层230后，所述介质层230顶部与所述第一停止层211(如图9所示)和第二停止层221(如图10所示)齐平并暴露出所述第一停止层211和第二停止层221的顶部表面，因此，所述第一停止层211和第二停止层221的顶部表面容易有自然氧化层(图未示)形成。具体地，所述自然氧化层的材料为氧化硅。

为了避免所述自然氧化层成为刻蚀所述第一停止层211和第二停止层221的过程中的阻挡层，采用等离子体干法刻蚀工艺刻蚀去除所述第一停止层211和第二停止层221之前，所述形成方法还包括：去除所述第一停止层211和第二停止层221表面的自然氧化层。

去除所述第一停止层211和第二停止层221表面自然氧化层的工艺可以为湿法刻蚀工艺，还可以为干法刻蚀工艺。具体地，采用湿法刻蚀工艺去除所述第一停止层211和第二停止层221表面的自然氧化层时，所述湿法刻蚀工艺所采用的刻蚀溶液为氢氟酸；采用干法刻蚀工艺去除所述第一停止层211和第二停止层221表面的自然氧化层时，所述干法刻蚀工艺的刻蚀气体为cf4。

本发明通过使等离子体以间断的方式对所述停止层进行刻蚀，由于以间断的方式可以降低所述等离子的能量，使所述等离子的能量介于去除所述停止层所需能量和去除所述保护层所需能量之间，从而使所述等离子体对所述保护层的刻蚀速率小于对所述停止层的刻蚀速率。当部分区域有停止层残留而继续对所述残留停止层进行刻蚀时，可以减少对暴露出的保护层的损耗，或避免因保护层损耗过多引起的栅极结构受损的问题，从而提高半导体器件的电学性能。

此外，所述基底包括n型区和p型区，其中，所述p型区基底用于形成p型器件(如图9所示)，所述n型区基底用于形成n型器件(如图10所示)，由于所述p型区和n型区之间存在负载效应，所述p型区的第一停止层211(如图9所示)刻蚀速率大于所述n型区的第二停止层221(如图10所示)刻蚀速率，当p型区的第一停止层211被去除并暴露出第一保护层212(如图11所示)，继续刻蚀所述n型区的第二停止层221时，由于等离子体以间断的方式对所述第二停止层221进行刻蚀，使所述等离子体对所述第一保护层 212的刻蚀速率小于对所述第二停止层221的刻蚀速率，且对所述第一保护层212和第二停止层221的刻蚀选择比可以达到1:1至1:20，不仅可以去除所述n型区的第二停止层221以减小n型区和p型区之间的负载效应，还可以减少对所述p型区的第一保护层212的损耗，或避免因所述第一保护层212损耗过多引起的p型区第一栅极结构210(如图11所示)的损伤，从而提高半导体器件的电学性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。