一种垂直双扩散金属氧化物半导体场效应晶体管的制作方法

本发明涉及半导体领域，尤其涉及一种垂直双扩散金属氧化物半导体场效应晶体管(Vertical Diffuse Metal Oxide Semiconductor Field Effect Transistor，VDMOSFET)。

背景技术：

在功率半导体领域内，如图1所示，以垂直双扩散工艺形成的纵向金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)称为VDMOSFET，简称VDMOS。由于该类器件通常需要在栅极G和硅衬底间形成相对较大电压，因此其栅氧化层厚度d相对逻辑的应用的MOSFET器件具有更厚的氧化层厚度。

当VDMOS器件在空间应用时，会持续受到电离辐照(例如X射线和γ射线等)，从而产生总剂量效应(Total Ionizing Dose，TID)。电离辐照会在SiO₂栅氧化层中产生激发的电子空穴对，其中，电子很快移出SiO₂，而大量空穴会在Si衬底与SiO₂栅氧化层界面附近被空穴陷阱俘获而形成空间正电荷，或形成界面态电荷。而电离辐照产生的电荷会使VDMOS性能产生退化，其中最主要的就是栅氧化层退化引起的阈值电压漂移。而栅氧化层退化引入电荷的数量与栅氧化层厚度有直接关系，即氧化层厚度越厚，激发产生的电子空穴对越多，产生的空间正电荷和界面态电荷也越多，阈值电压漂移的影响也越大。因此，传统VDMOS在总剂量辐照下的阈值加固存在结构缺陷。

也就是说，现有技术中的VDMOS需要较厚的栅氧化层厚度来满足电压要求，但较厚的栅氧化层会加速器件受到辐照时阈值电压的漂移，存在易出现阈值电压漂移失效的技术问题。

技术实现要素：

本发明通过提供一种垂直双扩散金属氧化物半导体场效应晶体管，解决了现有技术中的VDMOS需要较厚的栅氧化层厚度来满足电压要求，但较厚的栅氧化层会加速器件受到辐照时阈值电压的漂移，导致的易出现阈值电压漂移失效的技术问题。

一方面，为解决上述技术问题，本发明提供了如下技术方案：

一种垂直双扩散金属氧化物半导体场效应晶体管，所述晶体管包括：

衬底、P阱区、N阱区、栅氧化层和栅极；

其中，所述栅极包括：第一栅极和第二栅极，所述第二栅极位于所述第一栅极和所述衬底之间；所述第一栅极与所述第二栅极之间的栅氧化层厚度为第一厚度；所述第二栅极与所述衬底之间的栅氧化层厚度为第二厚度；

其中，所述第二栅极通过开关与刷新结构连接，以能将所述第二栅极刷新至初始电位。

可选的，所述第二厚度小于所述第一厚度。

可选的，所述第一厚度和所述第二厚度的和值为预设厚度，所述预设厚度为满足所述晶体管的栅氧击穿电压和阈值电压的栅氧化层厚度。

可选的，所述第二栅极与所述衬底之间的栅氧化层的氧化工艺为干氧氧化工艺，以减少所述第二栅极和所述衬底之间的栅氧化层的陷阱数量。

可选的，所述开关具体为：金属氧化物半导体场效应晶体管、双极结型晶体管或开关芯片。

可选的，所述刷新结构具体为：所述晶体管的源极或所述第一栅极。

本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

1、本申请实施例提供的晶体管，采用双栅极设计，将栅极与衬底间的SiO₂栅氧化层分成了两部分，一方面，可保证栅氧化层的击穿电压，另一方面，第二栅极可对第一栅极和第二栅极间产生的空穴电流起到屏蔽作用，而使其不流向衬底和栅氧化层的界面，从而减小有效激发的空穴数量，降低衬底和栅氧化层界面的退化效应，减缓阈值电压漂移。另外，采用开关将第二栅极上积累的部分空穴电荷移除，使第二栅极能刷新至初始电位，进一步减缓阈值电压漂移，提高可靠性。

2、本申请实施例提供的晶体管，设置所述第二厚度小于所述第一厚度，以进一步减小第二栅极与衬底之间的栅氧化层中激发的空穴数量，并设置第二栅极与衬底之间的栅氧化层采用质量较高的氧化工艺，以减少陷阱缺陷，进一步减缓阈值电压漂移。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为背景技术中VDMOS的结构图；

图2为本申请实施例中VDMOS的结构图。

具体实施方式

本申请实施例通过提供一种垂直双扩散金属氧化物半导体场效应晶体管，解决了现有技术中的VDMOS需要较厚的栅氧化层厚度来满足电压要求，但较厚的栅氧化层会加速器件受到辐照时阈值电压的漂移，导致的易出现阈值电压漂移失效的技术问题。实现了减缓阈值电压漂移，提高可靠性的技术效果。

为解决上述技术问题，本申请实施例提供技术方案的总体思路如下：

本申请提供一种垂直双扩散金属氧化物半导体场效应晶体管，所述晶体管包括：

衬底、P阱区、N阱区、栅氧化层和栅极；

其中，所述栅极包括：第一栅极和第二栅极，所述第二栅极位于所述第一栅极和所述衬底之间；所述第一栅极与所述第二栅极之间的栅氧化层厚度为第一厚度；所述第二栅极与所述衬底之间的栅氧化层厚度为第二厚度；

其中，所述第二栅极通过开关与刷新结构连接，以能将所述第二栅极刷新至初始电位。

本申请实施例提供的晶体管，采用双栅极设计，将栅极与衬底间的SiO₂栅氧化层分成了两部分，一方面，可保证栅氧化层的击穿电压，另一方面，第二栅极可对第一栅极和第二栅极间产生的空穴电流起到屏蔽作用，而使其不流向衬底和栅氧化层的界面，从而减小有效激发的空穴数量，降低衬底和栅氧化层界面的退化效应，减缓阈值电压漂移。另外，采用开关将第二栅极上积累的部分空穴电荷移除，使第二栅极能刷新至初始电位，进一步减缓阈值电压漂移，提高可靠性。

为了更好的理解上述技术方案，下面将结合具体的实施方式对上述技术方案进行详细说明，应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。

在本实施例中，提供了一种垂直双扩散金属氧化物半导体场效应晶体管，所述晶体管包括：

衬底1、P阱区2、N阱区3、栅氧化层4和栅极；

其中，所述栅极包括：第一栅极5和第二栅极6，所述第二栅极6位于所述第一栅极5和所述衬底1之间；所述第一栅极5与所述第二栅极6之间的栅氧化层厚度为第一厚度d1；所述第二栅极6与所述衬底1之间的栅氧化层厚度为第二厚度d2；

其中，所述第二栅极6通过开关7与刷新结构连接，以能将所述第二栅极6刷新至初始电位。

在本申请实施例中，由于所述第二栅极6在第一栅极5和衬底1表面间形成串联电容作用，根据串联电容的原理，只要第一厚度d1和第二厚度d2的和不低于传统单栅极器件，即可保证栅氧化层的击穿电压。故可以设置所述第一厚度d1和所述第二厚度d2的和值为预设厚度，所述预设厚度为满足所述晶体管的栅氧击穿电压和阈值电压的栅氧化层厚度。

具体来讲，所述预设厚度可以是传统的只有一个栅极的VDMOS器件的栅氧化层厚度，例如，假设本实施例提供的双栅VDMOS与现有VDMOS的栅氧击穿电压和阈值电压要求相同，则可以设置所述双栅VDMOS的第一厚度d1和第二厚度d2的和值等于或接近于所述现有VDMOS的栅氧化层厚度，即图2中d1+d2等于或接近图1中d，以保证满足栅氧击穿电压和阈值电压的要求。

进一步，所述第二厚度小于所述第一厚度。

在具体实施过程中，在工艺技术允许前提下，第二厚度d2的厚度应尽量小，以减少Si衬底1和SiO₂栅氧化层4界面处的电荷积累，以进一步减缓阈值电压飘移。

进一步，所述第二栅极6与所述衬底1之间的栅氧化层的氧化工艺为干氧氧化工艺，以减少所述第二栅极6和所述衬底1之间的栅氧化层的陷阱数量。

当然，在具体实施过程中，所述第二栅极6与所述衬底1之间的栅氧化层的氧化工艺也可以为湿氧氧化工艺，在此不作限制。

具体来讲，设置所述第二厚度小于所述第一厚度或所述第二厚度尽量小，能进一步减小第二栅极6与衬底1之间的栅氧化层中激发的空穴数量，并设置第二栅极6与衬底1之间的栅氧化层采用质量较高的干氧等氧化工艺，以减少陷阱缺陷，进一步减缓阈值电压漂移。

进一步，考虑到，本申请设置双栅结构虽然可以减缓阈值电压漂移，但第二栅极6仍会造成部分空穴电荷的积累，长时间的积累会使其带正电，而影响串联电容的分压作用。因此，本申请将第二栅极6通过开关7连接到刷新结构，以在需要时将第二栅极6刷新至初始电位。

在本申请实施例中，所述开关7可以如图2所示为：金属氧化物半导体场效应晶体管，即集成的表面MOSFET；所述开关7还可以为双极结型晶体管；当然，所述开关7还可以是未集成在VDMOS上的开关芯片或开关器件，在本实施例中不做限制。

在本申请实施例中，所述刷新结构可以是所述VDMOS的源极，即图2中的N阱区3，所述刷新结构还可以如图2所示是所述VDMOS的第一栅极6，当然，所述刷新结构还可以是所述VDMOS外的专用于移除电荷的导电结构，在此不作限制。

具体来讲，刷新所述第二栅极6的时间，可以根据经验和所述VDMOS的工作环境来预先设置，比如，隔3个月刷新一次、隔半年刷新一次；当然，还可以设置控制单元与开关7连接，以可以实时发送信号至控制单元，来控制开关7的开关，从而控制第二栅极6的刷新，在本申请中不作限制。

具体来讲，通过在传统栅极与Si/SiO2界面间增加浮空栅极，即第二栅极6，将栅极到界面的SiO2栅氧化层分成了两部分，可对第一栅极5至第二栅极6间产生的空穴电流起到屏蔽作用，而使其不流向Si衬底1和SiO2栅氧化层界面，从而减小有效激发的空穴数量，降低Si/SiO2界面的退化效应，解决栅氧击穿电压和总剂量辐射加固对栅氧化层厚度的矛盾。进一步，在第二栅极6上增加一个开关7，使其能刷新至初始电位，实现了TID加固的效果。

上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：

1、本申请实施例提供的晶体管，采用双栅极设计，将栅极与衬底间的SiO₂栅氧化层分成了两部分，一方面，可保证栅氧化层的击穿电压，另一方面，第二栅极可对第一栅极和第二栅极间产生的空穴电流起到屏蔽作用，而使其不流向衬底和栅氧化层的界面，从而减小有效激发的空穴数量，降低衬底和栅氧化层界面的退化效应，减缓阈值电压漂移。另外，采用开关将第二栅极上积累的部分空穴电荷移除，使第二栅极能刷新至初始电位，进一步减缓阈值电压漂移，提高可靠性。

2、本申请实施例提供的晶体管，设置所述第二厚度小于所述第一厚度，以进一步减小第二栅极与衬底之间的栅氧化层中激发的空穴数量，并设置第二栅极与衬底之间的栅氧化层采用质量较高的氧化工艺，以减少陷阱缺陷，进一步减缓阈值电压漂移。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。