技术特征：
技术总结
本发明揭露一种集成电路及其制造方法。集成电路包含基板、至少一n型半导体元件，以及至少一p型半导体元件。n型半导体元件位于基板上。n型半导体元件包含栅极结构，栅极结构具有底表面及至少一侧壁。n型半导体元件的栅极结构的底表面与n型半导体元件的栅极结构的侧壁交会以形成一内角。p型半导体元件位于基板上。p型半导体元件包含栅极结构，栅极结构具有底表面及至少一侧壁。p型半导体元件的栅极结构的底表面与p型半导体元件的栅极结构的侧壁交会以形成一内角，此内角小于n型半导体元件的栅极结构的内角。
技术研发人员：张哲诚;林志翰;曾鸿辉
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：2016.08.02
技术公布日：2017.07.28