整合扇出型封装及其制造方法与流程

本发明是有关于一种封装及其制造方法，且特别是有关于一种整合扇出型封装及其制造方法。

背景技术：

由于不同电子元件(例如是晶体管、二极管、电阻、电容等)的集成密度持续地增进，半导体工业经历了快速成长。大部分而言，集成密度的增进是来自于最小特征尺寸(featuresize)上不断地缩减，这允许更多的较小元件整合到一给定区域内。较小的电子元件会需要面积比以往的封装更小的较小封装。半导体元件的其中一部分较小型式的封装包括有四面扁平封装(quadflatpackages，qfps)、接脚栅格阵列(pingridarray，pga)封装、球栅阵列(ballgridarray，bga)封装等等。

目前，整合扇出型封装由于其密实度而趋于热门，在整合扇出型封装中，重布线路结构的形成在封装过程中扮演着重要的角色。

技术实现要素：

本发明提供一种整合扇出型封装及其制造方法。

本发明提供一种整合扇出型封装，包括集成电路、绝缘密封体及重布线路结构。集成电路包括有源表面、连接于有源表面的多个侧壁及分布在有源表面上的多个接垫。绝缘密封体包封集成电路的有源表面及侧壁。绝缘密封体包括多个第一接触开口及多个通孔，第一接触开口暴露出接垫。重布线路结构包括重设置导电层，其中重设置导电层设置在绝缘密封体上且分布于第一接触开口与通孔内，重设置导电层通过第一接触开口电连接于接垫。

本发明提供一种整合扇出型封装的制造方法，包括：固定集成电路至载板上，集成电路包括有源表面、连接于有源表面的多个侧壁及分布在有源表面上的多个接垫；形成绝缘密封体于载板上，绝缘密封体覆盖载板且包封集成电路的有源表面及侧壁，绝缘密封体包括多个第一接触开口及多个通孔，第一接触开口暴露出接垫；形成重布线路结构于绝缘密封体上，重布线路结构包括一重设置导电层，重设置导电层设置在绝缘密封体上且分布于第一接触开口与通孔内，重设置导电层通过第一接触开口电连接于接垫；以及移除载板以暴露出分布于通孔内的重设置导电层的一部分。

本发明提供一种整合扇出型封装的制造方法，包括：提供载板，具有剥离层及设置于剥离层上的介电层，剥离层位于载板与介电层之间；固定集成电路至介电层上，集成电路包括有源表面、连接于有源表面的多个侧壁及分布在有源表面上的多个接垫；形成绝缘密封体于介电层上，绝缘密封体覆盖介电层且包封集成电路的有源表面及侧壁，绝缘密封体包括暴露出接垫的多个第一接触开口及暴露出介电层的多个通孔；形成重布线路结构于绝缘密封体上，重布线路结构包括重设置导电层，重设置导电层设置在绝缘密封体上且分布于第一接触开口与通孔内，重设置导电层通过第一接触开口电连接于接垫；以及将载板分离于介电层。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1至图11是依照本发明的一些实施例的一种整合扇出型封装的制造过程示意图；

图12至图22是依照本发明的另一些实施例的另一种整合扇出型封装的制造过程示意图。

附图标记说明：

c：载板；

db：剥离层；

di：介电层；

di’：牺牲介电层；

o：第二接触开口；

pr：图案化光刻胶层；

rdl：重布线路结构；

s1：第一表面；

s2：第二表面；

ta、tb：厚度；

100：集成电路；

100a：有源表面；

100b：侧壁；

102：接垫；

104：保护层；

110：芯片贴覆膜；

120：绝缘材料；

120’：绝缘密封体；

120a：第一包封部分；

120b：第二包封部分；

122：第一接触开口；

124：通孔；

130：籽晶层；

130’：图案化籽晶层；

130a：第一籽晶图案；

130b：第二籽晶图案；

di：介电层；

140、160、180：重设置导电层；140a：第一导电图案；

140b：第二导电图案；

150、170：层间介电层；

150p：凸出部；

152、154：接触开口；

182：球底金属层图案；

184：连接接垫；

190：导电球；

192：无源元件；

194：端子；

200、300：封装。

具体实施方式

以下揭露内容提供用于实施所提供的标的的不同特征的许多不同实施例或实例。以下所描述的构件及设置的具体实例是为了以简化的方式传达本发明为目的。当然，仅仅为实例而非用以限制。此外，本发明在各种实例中可使用相同的元件符号及/或字母来指代相同或类似的部件。元件符号的重复使用是为了简单及清楚起见，且并不表示所欲讨论的各个实施例及/或设置本身之间的关系。

另外，为了易于描述附图中所绘示的一个构件或特征与另一组件或特征的关系，本文中可使用例如“在...下”、“在...下方”、“下部”、“在…上”、“在…上方”、“上部”及类似术语的空间相对术语。除了附图中所绘示的定向之外，所述空间相对术语意欲涵盖元件在使用或操作时的不同定向。设备可被另外定向(旋转90度或在其他定向)，而本文所用的空间相对术语相应地作出解释。

此处所揭露的实施例是采用具体用语进行揭露。其他实施例考虑到其他应用，此领域具有通常知识者在阅读本发明内容之后已经可以轻易地联想到其他应用。值得注意的是，此处所发明的实施例并无必要说明所有出现于结构中的元件或特征。举例而言，单个元件的复数型态可能于附图中省略，例如单个元件的说明将足以传达多个实施例中的不同样态。此外，此处所讨论的方法实施例可依照特定的顺序进行；然而，其他方法实施例亦可依照任何一种符合逻辑的顺序进行。

图1至图11是依照本发明的一些实施例的一种整合扇出型封装的制造过程示意图。

请参阅图1，其提供了载板c，具有形成于其上的剥离层db及介电层di，其中剥离层db形成于载板c与介电层di之间。在一些实施例中，载板c为玻璃衬底，剥离层db为形成于玻璃衬底上的光热转换(light-to-heatconversion，lthc)释放层，且介电层di为形成于剥离层db上的光敏聚苯恶唑(photosensitivepolybenzoxazole，pbo)层。举例来说，在其他的实施例中，剥离层db也可以是在光固化过程中粘性会降低的光固化释放膜，或者是在热固化过程中粘性会降低的热固化释放膜，且介电层di也可以由其他的光敏或非光敏介电材料制作。

在提供了具有剥离层db及介电层di形成于其上的载板c之后，集成电路100固定在具有介电层di形成于其上的载板c上，集成电路100包括有源表面100a、多个侧壁100b、分布在有源表面100a上的多个接垫102及保护层104。具体而言，集成电路100固定在介电层di上。如图1所示，保护层104覆盖集成电路100的有源表面100a，且接垫102部分地外露于保护层104。在一些实施例中，接垫102例如为铝接垫或其他金属接垫，且保护层104例如是光敏聚苯恶唑层。

在一些实施例中，集成电路100通过芯片贴覆膜(daf)110或是类似的材料黏附到介电层di。举例来说，芯片贴覆膜110的材料包括以酚(phenolic)为基础的材料或环氧化合物(epoxy)为基础的材料。

请参阅图2，绝缘材料120形成于介电层di上以覆盖集成电路100及芯片贴覆膜110。在一些实施例中，绝缘材料120为由模制方式(molding)所形成的模制化合物(moldingcompound)。集成电路100的接垫102及保护层104被绝缘材料120完全覆盖。此外，集成电路100的侧壁被绝缘材料120包封。绝缘材料120的最大厚度大于集成电路100的厚度，而使得集成电路100的侧壁100b、接垫102及保护层104没有被绝缘材料120暴露。换句话说，绝缘材料120的顶表面高于集成电路100的有源表面100a。绝缘材料120例如包括环氧化合物或其他适当的树脂。在一些的实施例中，绝缘材料120也可以由可光图案化的模制化合物所形成，例如酚树脂、环氧树脂或是其结合。在一些实施例中，绝缘材料120还可以包括无机填充物或是无机化合物(例如二氧化硅、粘土等等)添加于其中，以使绝缘材料120的热膨胀系数达到最佳化。

如图2所示，绝缘材料120的尺寸(例如，厚度与宽度)大于集成电路100的尺寸(例如，厚度与宽度)。绝缘材料120不只覆盖介电层di，还包封了集成电路100的有源表面100a与侧壁100b。在一些实施例中，绝缘材料120也可以具有平的顶表面。

请参阅图3，在绝缘材料120形成之后，绝缘材料120被图案化以形成绝缘密封体120’。绝缘密封体120’部分地包封集成电路100的有源表面100a且完全包封集成电路100的侧壁100b。绝缘密封体120’包括用来外露接垫102的多个第一接触开口122以及用来外露介电层di的多个通孔124。在一些实施例中，绝缘密封体120’可包括第一包封部分120a及连接于第一包封部分120a的第二包封部分120b，其中第一包封部分120a覆盖集成电路100的有源表面100a，且第二包封部分120b覆盖集成电路100的侧壁100b且从第一包封部分120a与集成电路100的侧壁100b向外延伸。

如图3所示，第一包封部分120a的厚度ta小于第二包封部分120b的厚度tb。第一接触开口122形成且分布在绝缘密封体120’的第一包封部分120a，通孔124形成且分布在绝缘密封体120’的第二包封部分120b。

如图2与图3所示，当绝缘材料120由可光图案化的模制化合物所形成时，分布于绝缘密封体120’的第一接触开口122及通孔124可同时由光蚀刻技术来形成。然而，绝缘材料120的图案化方式并不以此为限制。在一些其他的实施例中，既然第一接触开口122及通孔124在尺寸上不同而有不同的工艺需求，第一接触开口122及通孔124可分别在不同的过程中形成。例如，在绝缘材料120的制作过程中(例如是模制工艺)，通孔124同时被形成，且第一接触开口122接着形成在具有通孔124的绝缘材料120内。具有通孔124的绝缘材料120通过模制工艺所形成，且第一接触开口122例如是通过光刻技术形成。

形成于第一包封部分120a的第一接触开口122的尺寸(例如，深度及宽度)小于形成于第二包封部分120b的通孔124的尺寸(例如，深度及宽度)。在一些实施例中，第一接触开口122的排列间距(arrangingpitch)小于通孔124的排列间距。

请参阅图4至图8，在绝缘密封体120’被形成之后，电连接集成电路100的接垫102的重布线路结构rdl(显示于图8)被形成在绝缘密封体120’上及介电层di的被通孔124外露的部分上。重布线路结构rdl(显示于图8)被制造来电连接于集成电路100的接垫102。下表面搭配图4至图8详细地介绍重布线路结构rdl(显示于图8)的制造流程。

请参阅图4，籽晶层(seedlayer)130被共型地溅镀在例如是绝缘密封体120’、被第一接触开口122外露的接垫102及介电层di的被通孔124外露的部分。例如，籽晶层130为钛/铜复合层，其中钛溅镀薄膜接触绝缘材料120、外露于第一接触开口122的接垫102及介电层di的外露于通孔124的部分。此外，铜溅镀薄膜形成钛溅镀薄膜上。在籽晶层130被设置之后，图案化光刻胶层pr形成于籽晶层130上。图案化光刻胶层pr包括对应于第一接触开口122及通孔124的开口，且籽晶层130的一部分被光刻胶层pr的开口所暴露。

需注意的是，在形成籽晶层130之前，没有额外的介电材料需要被形成在绝缘密封体120’上。绝缘密封体120’提供平表面以连续地形成重布线路结构rdl(显示于图8)的工艺。

请参阅图5，电镀工艺被执行，以在部分的籽晶层130上形成重设置导电层140。重设置导电层140被电镀在外露于图案化光刻胶层pr的开口的部分籽晶层130。在一些实施例中，重设置导电层140包括对应于第一接触开口122的多个第一导电图案140a及对应于通孔124的多个第二导电图案140b。由于第一接触开口122的尺寸(例如，深度及宽度)小于通孔124的尺寸(例如，深度及宽度)，第一导电图案140a的间隙填充容积(gapfillingcapacity)明显地大于第二导电图案140b的间隙填充容积。据此，第一接触开口122可被第一导电图案140a填满，且通孔124可不被第二导电图案140b填满。如图5所示，第二导电图案140b共型地覆盖绝缘密封体120’靠近通孔124的表面，而使得通孔124被第二导电图案140b部分地占据。换句话说，通孔124并未被第二导电图案140b完全占据。在一些其他的实施例中，第二导电图案140b的轮廓及间隙填充容积可通过薄膜沉积方法的适当调整而改变。

请参阅图6，在形成重设置导电层140之后，图案化光刻胶层pr被剥离以使籽晶层130未被重设置导电层140覆盖的部分外露。

如图6所示，通过使用重设置导电层140当作掩膜，籽晶层130在未被重设置导电层140覆盖的部分被移除，以形成在重设置导电层140下方的图案化籽晶层130’。图案化籽晶层130’包括多个第一籽晶图案130a及多个第二籽晶图案130b。第一籽晶图案130a位于接垫102及第一导电图案140a之间，且第二籽晶图案130b位于绝缘密封体120’及第二导电图案140b之间。在一些实施例中，籽晶层130被蚀刻而图案化，直到绝缘密封体外露。形成了位于重设置导电层140下方的图案化籽晶层130’之后，重设置导电层140的第一导电图案140a通过第一接触开口122内的第一籽晶图案130a电连接于集成电路100的接垫102。

如图6所示，第一导电图案140a及第二导电图案140b不只是分布在第一接触开口122及通孔124内。第一导电图案140a还从绝缘密封体120’的第一接触开口122延伸以部分地覆盖绝缘密封体120’的第一表面s1，且第二导电图案140b还从绝缘密封体120’的通孔124延伸以部分地覆盖绝缘密封体120’的第一表面s1。重设置导电层140的第二导电图案140b穿过绝缘密封体120’。换句话说，第二导电图案140b同时外露于绝缘密封体120’的第一表面s1及第二表面s2。

需注意的是，为了某些信号连接的目的，部分的第一导电图案140a可电连接于第二导电图案140b(未显示于图6的剖表面中)。

如图6所示，重设置导电层140不只使集成电路100的接垫102重新布局，还作为绝缘密封体120’的导电通孔。在一些实施例中，重设置导电层140的第一导电图案140a使集成电路100的接垫102重新布局，且重设置导电层140的第二导电图案140b作为导电通孔。换句话说，分布在绝缘密封体120’内的导电通孔的制造过程被整合在重布线路结构的最下表面的重设置导电层140的制造过程中。

请参阅图7，在重设置导电层140形成于绝缘密封体120’上之后，层间介电层150被形成，以覆盖重设置导电层140及绝缘密封体120’。层间介电层150包括凸伸入通孔124的多个凸出部150p。如图7所示，层间介电层150的凸出部150p接触重设置导电层140的第二导电图案140b。此外，层间介电层150可包括用来暴露第一导电图案140a的多个接触开口152及用来暴露第二导电图案140b的多个接触开口154。

请参阅图8，在一些实施例中，在形成重设置导电层140及层间介电层150之后，图4至图7的步骤可重复至少一次，以在集成电路100及绝缘密封体120’上制作重布线路结构rdl。重布线路结构rdl包括多个层间介电层(150及170)及多个重设置导电层(140、160及180)交替地堆叠。在一些实施例中，重布线路结构rdl的最上面的重设置导电层180包括多个球底金属层(under-ballmetallurgy)图案182用以电连接于导电球，且/或包括至少一个连接接垫184用以电连接于至少一个无源元件192。

在形成重布线路结构之后，多个导电球190被放置在球底金属层图案182上，且多个无源元件192被固定在连接接垫184上。在一些实施例中，导电球190可通过植球程序被放置在球底金属层图案182上，且无源元件192可通过回焊程序固定在连接接垫184上。需注意的是，在一些实施例中，无源元件192及用以电连接于至少一个无源元件192的连接接垫184不是必需。

请参阅图8及图9，在形成导电球190及/或无源元件192之后，介电层di从剥离层db移除，以使介电层di分离或分层于剥离层db及载板c。在一些实施例中，剥离层db(例如，光热转换释放层)可被紫外光激光照射，而使介电层di剥离于载板c。

如图9所示，介电层di接着被图案化，以形成多个第二接触开口o而暴露出第二导电图案140b的底面。形成于介电层di内的第二接触开口o的数量对应于第二导电图案140b的数量。

请参阅图10，在第二接触开口o被形成于介电层di内之后，多个端子194(例如，导电球)被放置在外露于第二接触开口o的第二导电图案140b的底面。并且，端子194(例如，导电球)例如通过回焊以固定于第二导电图案140b外露的表面。换句话说，端子194电连接于第二导电图案140b。如图10所示，在形成导电球190及端子194之后，具有双侧端子的集成电路100的整合扇出型封装完成。

请参阅图11，此处提供另一种封装200。在一些实施例中，封装200，例如是存储器装置。封装200堆叠在整合扇出型封装上且通过导电球194电连接于图10的整合扇出型封装，以制造出堆叠式(pop)结构。

图12至图22是依照本发明的另一些实施例的另一种整合扇出型封装的制造过程示意图。

请参阅图12，其提供载板c，具有剥离层db及牺牲介电层di’形成于其上，其中剥离层db形成于载板c及牺牲介电层di’之间。在一些实施例中，载板c为玻璃衬底，剥离层db为形成于玻璃衬底上的光热转换(light-to-heatconversion，lthc)释放层，且牺牲介电层di’例如是形成于剥离层db上的硅氮化物层、硅氧化层或类似的材料层。在另外的实施例中，剥离层db可以是在光固化过程中粘性会降低的光固化释放膜，或者是在热固化过程中粘性会降低的热固化释放膜，且介电层di也可以由其他的光敏或非光敏介电材料制作。在本实施例中，牺牲介电层di’被形成且设计为连续地被移除。

在提供了具有剥离层db及介电层di形成于其上的载板c之后，集成电路100固定在具有介电层di形成于其上的载板c上，集成电路100包括有源表面100a、多个侧壁100b、分布在有源表面100a上的多个接垫102及保护层104。具体而言，集成电路100固定在牺牲介电层di’的表面上。

请参阅图13至图19，图13至图19所绘示的制造流程相似于图2至图8所绘示的制造流程，而省略图13至图19的详细叙述。

请参阅图20，在形成重布线路结构rdl、导电球190及无源元件192之后，牺牲介电层di’分离于剥离层db，而使牺牲介电层di’从载板c分离或分层。在一些实施例中，剥离层db(例如，光热转换释放层)可被紫外光激光照射而撕离于载板c。如图20所示，牺牲介电层di’接着被移除，以使绝缘密封体120’的第二表面s2及第二导电图案140b的底面外露。

请参阅图21，在移除牺牲介电层di’之后，多个端子194(例如，导电球)被放置在第二导电图案140b的底面上。并且，端子194(例如，导电球)例如通过回焊以固定于第二导电图案140b外露的表面。换句话说，端子194电连接于第二导电图案140b。如图21，在形成导电球190及端子194之后，具有双侧端子的集成电路100的另一个整合扇出型封装完成。

请参阅图22，其提供另一个封装300。在一些实施例中，封装300例如是存储器装置。封装300被堆叠在图21的整合扇出型封装上且通过导电球194电连接图21的整合扇出型封装，以制造出堆叠式(pop)结构。

在上述的实施例中，由于分布在绝缘密封体内的导电通孔的制造过程被整合在重布线路结构的最底部的重设置导电层的制造过程中，整合扇出型封装的制造成本可被降低且工艺可被简化。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。