半导体装置和制作半导体装置的方法与流程

本说明书涉及一种半导体装置和一种制作半导体装置的方法。

背景技术：

近年来，gan/algan高电子迁移率晶体管和gan/algan肖特基二极管关于它们替代si或sic用作高压(hv)装置的潜能引起广泛的关注。

此类装置通常包括钝化层，所述钝化层可用以抑制基板的主表面处的界面状态的形成。在装置的操作期间，可对这些表面状态充电，导致电荷平衡的改变。对于涉及切换的应用，此情形可转变为静态条件与切换条件之间的差异。在切换期间，电荷捕获可减小电流，或增加装置的导通状态电阻。电性能的此降级可被称为高压装置中的电流崩塌或高频装置中的分散。

技术实现要素：

在随附的独立权利要求和从属权利要求中阐述了本发明的各方面。从属权利要求的特征的组合可以按需要与独立权利要求的特征进行组合，并且不仅仅是按照权利要求书中所明确陈述的那样组合。

根据本发明的一方面，提供一种半导体装置，其包括：

基板，所述基板包括位于gan层上的algan层，用于在所述algan层与所述gan层之间的界面处形成二维电子气体；

位于所述基板的主表面上的多个电接点；以及

位于基板的主表面上的多个钝化层，多个钝化层包括：第一钝化层，其包括接触主表面的第一区域的第一钝化材料；以及第二钝化层，其包括接触主表面的第二区域的第二钝化材料，其中第一和第二钝化材料为不同钝化材料。

根据本发明的另一方面，提供一种制作半导体装置的方法，所述方法包括：

提供基板，所述基板包括位于gan层上的algan层，用于在所述algan层与所述gan层之间的界面处形成二维电子气体；

形成位于所述基板的主表面上的多个电接点；以及

形成位于基板的主表面上的多个钝化层，所述多个钝化层包括：第一钝化层，其包括接触主表面的第一区域的第一钝化材料；以及第二钝化层，其包括接触主表面的第二区域的第二钝化材料，其中第一和第二钝化材料为不同钝化材料。

可引起半导体装置(例如，hemt或肖特基二极管，其具有位于gan层上的algan层，用于在algan层与gan层之间的界面处形成二维电子气体(下文中也被称作“2deg”))中的电流崩塌或分散的捕获的部分可出现在2deg下方的半导体部分中。此区中的捕获的量可取决于半导体中(具体地说跨越形成在2deg下方的耗尽区)的泄漏路径的电阻。此电阻可通过使用在半导体之上的不同钝化材料来更改。然而，通过以此方式改变局部泄漏路径的电阻率来降低捕获的量可导致泄漏电流的增加。换句话说，泄漏电流和电流崩塌/分散可通过改变半导体之上的钝化材料而相互权衡。根据本发明的实施例，提供多个钝化层(所述钝化层包括接触装置的基板的主表面的不同区域的不同钝化材料)可允许优化泄漏路径的局部电阻。这可允许优化上文所提到的权衡，从而减少电流崩塌的量而不用增加泄漏电流。

在一个例子中，第一区域邻近于主表面上的电接点中的第一电接点，且第二区域不邻近于主表面上的电接点中的第一电接点。第一区域可大体上环绕主表面上的电接点中的第一电接点。举例来说，第二区域可并有装置的一个或多个其它接点(例如，hemt的源极接点和/或栅极接点或肖特基二极管的阳极)。

第一钝化层可相对于电接点中的第一电接点不对称地布置。以此方式不对称地布置的第一钝化层可包括位于第一电接点的一侧上的延伸。延伸可延伸朝向装置的另一电接点。

第一区域可包括位于装置的电接点中的两个之间的一个或多个岛状物。

第一电接点可为装置的漏极接点(例如，其中装置为高电子迁移率晶体管(hemt))。出于本发明的目的，高电子迁移率晶体管(hemt)中的电子迁移率可在1000到3000cm^2/v/s的范围内或在1000到2000cm^2/v/s的范围内。

第一电接点可为装置的阴极(举例来说，其中装置为肖特基二极管)。

钝化层中的至少一些钝化层可包括氮化硅。举例来说，不同钝化材料可包括氮化硅的组合物，所述组合物包括不同比例的硅。

在一个例子中，钝化材料中的一个钝化材料(例如，第二钝化材料)可为化学计量氮化硅，且钝化材料中的另一钝化材料(例如，第一钝化材料)可为比化学计量氮化硅更富含硅的氮化硅的组合物。

钝化层可在主表面上的至少一些位置中重叠。在钝化层重叠的情况下，钝化层中的仅一个钝化层可接触基板的主表面。

装置的电接点可延伸穿过钝化层中的开口以接触基板。

基板的主表面可为algan层的表面或位于algan层上的gan顶盖层的表面。

根据本发明的实施例的装置可在高电压(例如，在200到1000v的范围内的电压)下和/或在高频率(例如，在1khz到100mhz的范围内的频率)下操作。举例来说，使用功率因数校正(pfc)升压转换器和/或谐振dc/dc转换器的栅电压到电器电压的功率转换应用可需要在200v到800v的范围内操作的功率晶体管。操作频率可在10khz到100mhz的范围内。

附图说明

在下文中将仅借助于例子参考附图来描述本发明的实施例，在附图中相同的附图标记指代相同的元件，并且在附图中：

图1示出高电子迁移率晶体管(hemt)的例子；

图2示出图1中示出的种类的装置中的电荷捕获的效应；

图3示意性地示出高电子迁移率装置中的耗尽层的电特性的模型；

图4示出图3的示意性模型的细节；

图5a到5c示出根据本发明的实施例的制作半导体装置的方法；

图6a到6c示出根据本发明的另一实施例的制作半导体装置的方法；以及

图7a到7c示出根据本发明的另一实施例的制作半导体装置的方法。

具体实施方式

在下文中参考附图描述本发明的实施例。

本发明的实施例可提供半导体装置和其制作方法。装置可包括基板，所述基板包括位于gan层上的algan层。可在algan层与gan层之间界面处形成二维电子气体(“2deg”)。在此2deg内流动的电流可形成操作装置的基础。举例来说，装置可为高电子迁移率晶体管(hemt)或肖特基二极管。装置可包括位于基板的主表面上的多个电接点。举例来说，接点可包括hemt的源极、栅极和漏极或肖特基二极管的阴极和阳极。

装置可另外包括位于基板的主表面上的多个钝化层。举例来说，主表面可为algan层的表面，或可为可位于algan层上的gan顶盖层的表面。如下文更详细地描述，装置的不同钝化层可接触主表面的不同区域。具体地说，第一钝化层可接触主表面的第一区域，且第二钝化层可接触主表面的第二区域。钝化层可包括用于调整给定钝化层接触主表面的区域中的泄漏路径的局部电阻的不同钝化材料。这可允许上文所提到的权衡的空间优化，从而减少电流崩塌的量而不用增加泄漏电流。举例来说，第一钝化层可包括第一钝化材料，且第二钝化层可包括第二不同钝化材料。第一钝化层可位于hemt的源极和/或漏极附近或肖特基二极管的阴极附近。

图1示出包括高电子迁移率晶体管(hemt)的半导体装置10的例子。装置包括基板2，所述基板包括位于gan层6上的algan层12。2deg8可在algan层12与gan层6之间的界面处形成。基板还可包括一个或多个缓冲层4(包括例如gan)，所述缓冲层可起到将gan层6的晶格匹配到基板2的底层部分的作用，所述底层部分可例如包括硅、碳化硅、玻璃或陶瓷。在此例子中，基板2还包括位于gan层12上的gan顶盖层16。在此例子中，gan顶盖层16的上表面形成基板2的主表面。

图1中的装置10另外包括多个接点，所述接点包括源极接点14、漏极接点15和栅极接点20。在装置的操作期间，施加到栅极接点20的电势可用以调制在装置10的源极接点14与漏极接点15之间流动的电流。源极接点14和漏极接点15为欧姆接点。在此例子中，栅极接点20为直接接触基板2的主表面的肖特基接点。在其它例子中，栅极接点20可与基板2的主表面绝缘(此种类的装置被称作金属绝缘体半导体高电子迁移率晶体管(mishemt))。接点可为金属，且可通过介电层18彼此分离。在此例子中，栅极20包括场板21，且介电层18也用以使场板与装置10的底层部分隔离。介电层18也充当装置10的钝化层。

尽管出于说明性目的在高电子迁移率晶体管(hemt)的情况下描述本发明的实施例，但将了解到本发明也适用于其它装置，例如肖特基二极管。肖特基二极管可被认为是没有源极接点的hemt(使得栅极接点对应于二极管的阳极，且漏极接点对应于阴极)。

在操作中，图1中示出的种类的装置10可在断开状态(其中所述装置阻挡高漏极到源极电压，同时具有低泄漏电流)与导通状态(其中所述装置在低电压下携载高电流)之间切换。

图2更详细地示出图1中示出的种类的装置10的一部分。此部分包括gan层6和algan层12。2deg8示出为位于gan层6与algan层12之间的界面处。图2中未示出上文关于图1所论述的任选gan顶盖层16。图2也示出形成钝化层的介电层18和一个或多个上覆另外介电层24。

如图2中所示出，在静态dc条件下，负2deg电荷可由正电荷28补偿，所述正电荷主要位于algan层12(或任选gan顶盖层，如果其存在的话)与形成钝化层的介电层18的界面处。

hemt开关和二极管两者可遭受如下问题：在动态条件(例如，切换、加脉冲、rf)下的导通状态电阻可显著高于在静态dc条件下的导通状态电阻。此高动态导通电阻的原因为在高电压应力期间装置10的各种层中(或在这些各种层之间的界面处)的电子捕获26，所述层例如在介电层18或另外介电层24下方的algan层12或gan区。由于此捕获的长时间常量，所以在应力移除的不久以后，仍存在捕获的电子26，且再次由于电荷中性，所以这些捕获的电子将在局部减少2deg浓度。这可导致在应力移除的不久以后在局部增加的流散电阻。

电子捕获的部分可不在装置10的顶部部分中发生，而是在装置在2deg8下方的部分中发生。在gan层6下方的gan缓冲层4可经掺杂(例如，用碳和/或铁)，且可形成pn结的p侧，其中连接到其的漏极和2deg8形成结的n侧。p型gan层6和gan缓冲层4可形成具有局部电势的浮动、高电阻性区，所述局部电势取决于与基板2的背面、栅极接点20和源极接点14的电阻和电容耦合。在高电压应力期间，漏极电压可能很高，而背面和源极电压可保持在零，且栅极电压可低于阈值电压。因为gan缓冲层4中的掺杂(例如，碳和/或铁)也可充当受体，所以电子捕获可发生在此耗尽区中。如果从gan缓冲层(4)中的位置到背面、源极或栅极的电阻路径低于到漏极的电阻路径，那么此处的局部电压将保持为很低，因此产生跨越耗尽电容的大电场。如上所指出，耗尽层可形成于n侧(漏极+2deg)与p侧(gan缓冲层4)之间，且可导致大耗尽电荷和电子捕获。由于电荷中性，所以2deg8中的电子的密度因此可能下降，这可能是对电流崩塌的主要贡献，即高导通状态电阻。

上文所提到的耗尽层可用如图3和4中所示的电阻器和电容的网络建模。在图3中，示出上文所描述的种类的装置，所述装置包括基板2，所述基板具有上覆于gan区(包括在algan层12下方的gan层以及数个gan缓冲层)的algan层12、源极接点14和漏极接点15以及栅极接点，其中上覆有电阻器和电容的建模网络。图3也示出2deg8和上文所提到的耗尽区，其边缘使用具有参考标号30的点线表示。

图4示出与装置的局部部分相关联的建模网络的一部分。应注意，所述模型的此局部部分可沿着装置侧向地重复(如图3中表示)，从而建模耗尽层的总体行为。如图4中所示，模型包括电阻器40、42、46和电容器44、48。vd为漏极电势，而vsub为施加到基板2的背面的电势，如由图3中的参考标号22所指示。

由进入和离开gan区的泄漏路径(由电阻器40、42、46、50建模)确定电势分配。由内部电容(由电容器44、48建模)确定电荷积聚。根据本发明的实施例，泄漏路径的电阻可通过在装置10的基板2的主表面上提供包括不同钝化材料的多个钝化层来控制。举例来说，图1中示出的介电层18可包括多个钝化层。钝化层的布局的例子将在下文更详细地描述。

图3和4中所示的电阻器50为可变电阻器，所述可变电阻器根据本发明的实施例表示通过选择接触位于泄漏路径上方的基板2的主表面的区域的钝化材料，调谐由电阻器50建模的泄漏路径的电阻的能力。

为了防止跨越上文所提到的耗尽层的大电场，跨越电阻器50的泄漏可选择为足够高的。然而，低垂直电阻可限制处于断开状态的2deg8的耗尽，这可增加从2deg8到栅极的电场。此可增加泄漏电流，且可降低装置10的寿命。根据本发明的实施例，由两个或大于两个不同钝化层的空间分布调谐电阻器50可导致电场的减小和电子捕获，而不用增加泄漏或减少寿命。

图5a到5c示出根据本发明的实施例的制作半导体装置100的方法。

在图5a中所示的第一步骤中，提供基板102。基板102包括algan层112和gan层106。举例来说，基板102的底层部分可包括硅、碳化硅、玻璃或陶瓷。一个或多个缓冲层104可位于gan层106与基板102的底层部分之间，用于将gan层106的晶格匹配到基板102的底层部分。举例来说，缓冲层106可包括gan，且可经掺杂(例如，用碳和/或铁)。在一些例子中，可在algan层112上提供gan顶盖层，但在图5的例子中并未如此示出。

algan层112位于gan层106上。如先前所论述，二维电子气体可形成于algan层112与gan层106之间的界面处。在此2deg内流动的电流可形成操作装置的基础。

此例子涉及形成高电子迁移率晶体管(hemt)的源极和漏极接点以及提供接触基板102的主表面的不同区域的不同钝化层。将了解到，此种类的方法也可容易适用于制造肖特基二极管。

在图5中，在基板102的主表面上提供第一钝化层110。在此例子中，主表面为algan层112的(上部)表面，但在其它例子中，主表面可为gan顶盖层的(上部)表面，如果其存在于algan层112上(如上所指出)的话。

第一钝化层110接触第一区域中的基板102的主表面。在本例子中，此第一区域对应于漏极接点随后将位于的装置100的区域。第一钝化层110包括第一钝化材料。下文将论述可使用的钝化材料的类型。第一钝化层110可使用光刻技术形成于主表面上，所述光刻技术涉及沉积第一钝化材料的层且接着对所述层进行图案化。

在图5b中所示的下一步骤中，形成第二钝化层120。第二钝化层包括第二钝化材料，其为不同于第一钝化材料的钝化材料。第二钝化层120在第二区域中接触基板102的主表面。第二钝化层120可使用光刻技术形成于主表面上，所述光刻技术涉及沉积第二钝化材料的层，且接着对所述层进行图案化。应注意在一些例子中，如图5b和5c中所示，钝化层可将一些位置中重叠。因此，在本例子中，第二钝化层120在主表面的第一区域中与第一钝化层110重叠。在存在此种类的重叠的情况下，两个钝化层中只有较低钝化层通常接触主表面。

在已形成第一和第二钝化层110、120之后，开口可形成于其中以允许装置100的更多接点中的一个与装置的底层部分(例如algan层112)接触。在本例子中，这些开口包括用于接纳源极接点的开口113和用于接纳hemt的漏极接点的开口114。应注意并未设想到开口113、114两者需要延伸穿过钝化层110、120两者。举例来说，在图5b中，虽然开口114穿过第一钝化层110和第二钝化层120两者，但开口113穿过第二钝化层120，而非穿过第一钝化层110。另一开口也可形成于开口113与开口114中间，用于接纳hemt的肖特基栅极接点，但此情形在本例子中并未示出。也设想到装置可为mishemt，在此状况下，栅极接点可仅仅位于钝化层中的一个或两个上方，在源极接点与漏极接点之间。

在图5c中所示的下一步骤中，可形成装置100的源极接点和漏极接点。源极和漏极接点可为欧姆接点。源极和漏极接点可为金属。在本例子中，源极接点和漏极接点两者包括相同材料，但这不是必需的。在此例子中，源极接点包括ti/al电极部分130，所述ti/al电极部分延伸穿过第二钝化层120中的开口113以接触基板102的主表面。可以设想，在一些例子中，电极部分130可包括除ti/al之外的材料，例如ta/al。源极接点还可包括位于电极部分130上的tiw(n)的层132(所述层可充当扩散势垒)，以避免杂质在制造期间进入电极部分130(在其它例子中，层132可包括例如tin、tiw或pt)。类似地，在此例子中，漏极接点包括ti/al电极部分140，所述ti/al电极部分延伸穿过第一和第二钝化层110、120中的开口114以接触基板102的主表面。类似于源极接点的电极部分130，可以设想，在一些例子中，漏极接点的电极部分140可包括除ti/al之外的材料，例如ta/al。同样类似于源极接点，漏极接点可包括位于电极部分140上的tiw(n)的层142(在其它例子中，层132可包括例如tin、tiw或pt)。

所得装置100具有两个钝化层110、120，其各自接触相应区域中的基板100的主表面。在此例子中，第一钝化层110接触基板102的主表面的区域邻近于装置100的第一接点(漏极接点)。第二钝化层120接触基板102的主表面的区域可邻近于装置100的第二接点(源极接点)。如先前所指出，栅极接点可位于源极接点与漏极接点之间。在本例子中，栅极接点可位于第二钝化层120中的开口中(或在mishemt的状况下在第二钝化层120上)。

图6a到6c示出根据本发明的另一实施例的制作半导体装置的方法。

在图6a中所示的第一步骤中，提供基板202，所述基板可类似于上文关于图5a到5c所描述的基板。基板202包括algan层212和gan层206。举例来说，基板202的底层部分可包括硅、碳化硅、玻璃或陶瓷。一个或多个缓冲层204可位于gan层206与基板202的底层部分之间，用于将gan层206的晶格匹配到基板202的底层部分。举例来说，缓冲层206可包括gan，且可经掺杂(例如，用碳和/或铁)。在一些例子中，可在algan层212上提供gan顶盖层，但在图6的例子中并未如此示出。

algan层212位于gan层206上。如先前所论述，二维电子气体可形成于algan层212与gan层206之间的界面处。在此2deg内流动的电流可形成操作装置的基础。

如同图5一样，此例子涉及形成高电子迁移率晶体管(hemt)的源极和漏极接点以及提供接触基板202的主表面的不同区域的不同钝化层。将了解到，此种类的方法也可容易适用于制造肖特基二极管。

在图6a中，第二钝化层220最初提供于基板202的主表面上。在此例子中，主表面为algan层212的(上部)表面，但在其它例子中，主表面可为gan顶盖层的(上部)表面，如果其存在于algan层212上(如上所指出)的话。

第二钝化层220在第二区域中接触基板102的主表面。在本例子中，此第二区域对应于不邻近于漏极接点随后将位于之处的装置100的区域。第二钝化层220包括第二钝化材料。第二钝化层220可使用光刻技术形成于主表面上，所述光刻技术涉及沉积第二钝化材料的层，且接着对其进行图案化。如图6a中所示，在沉积第二材料之后，第二钝化层可经图案化以形成开口222。此开口222将接纳下文所描述的第一钝化层。

在图6b中所示的下一步骤中，形成第一钝化层210。第一钝化层210包括第一钝化材料，所述第一钝化材料为不同于第二钝化材料的钝化材料。第一钝化层210在第一区域中接触基板202的主表面，所述第一区域对应于图6a中所示的开口222的位置。第一钝化层210可使用光刻技术形成，所述光刻技术涉及沉积第一钝化材料的层，且接着对其进行图案化。应注意，第一钝化层210在某些位置中与第二钝化层220重叠。在存在此种类的重叠的情况下，两个钝化层中只有较低钝化层通常接触主表面。

在已形成第一和第二钝化层210、220之后，开口可形成于其中以允许装置200的更多接点中的一个与装置的底层部分(例如algan层212)接触。可光刻形成这些开口。在本例子中，为下文所描述的源极接点和漏极接点中的每一个制作开口，其方式类似于上文关于图5所描述的方式。在此例子中，源极接点的开口延伸穿过第二钝化层220，而非第一钝化层210，而漏极接点的开口延伸穿过第一钝化层210，而非第二钝化层220。如上文关于图5所描述，另一开口也可形成于源极接点与漏极接点中间，用于接纳hemt的肖特基栅极接点，但此情形在本例子中并未示出。再次可以设想，装置可为mishemt，在此状况下，栅极接点可仅仅位于钝化层中的一个或两个上方，在源极接点与漏极接点之间。

在图6c中所示的下一步骤中，可形成装置200的源极接点和漏极接点。如图6c中可以见到，源极接点和漏极接点可类似于上文关于图5所描述的源极和漏极接点经配置。因此，在此例子中，源极接点可包括ti/al(或例如，如上所指出的ta/al)电极部分230和位于电极部分230上的tiw(n)(或例如，如上所指出的tin、tiw、pt)的层232，所述层可充当扩散势垒，而漏极接点可包括ti/al(或例如，如上所指出的ta/al)电极部分240和位于电极部分240上的tiw(n)(或例如，如上所指出的tin、tiw、pt)的层242，所述层可再次充当扩散势垒。

所得装置200具有两个钝化层210、220，其各自接触相应区域中的基板200的主表面。在此例子中，第一钝化层210接触基板202的主表面的区域邻近于装置200的第一接点(漏极接点)。第二钝化层220接触基板202的主表面的区域可邻近于装置200的第二接点(源极接点)。如先前所指出，栅极接点可位于源极接点与漏极接点之间。在本例子中，栅极接点可位于第二钝化层220中的开口中(或在mishemt的状况下在第二钝化层220上)。

图7a到7c示出根据本发明的另一实施例的制作半导体装置的方法。

在图7a中所示的第一步骤中，提供基板302，所述基板可类似于上文关于图5a到5c和图6a到6c所描述的基板。基板302包括algan层312和gan层306。举例来说，基板302的底层部分可包括硅、碳化硅、玻璃或陶瓷。一个或多个缓冲层304可位于gan层306与基板302的底层部分之间，用于将gan层306的晶格匹配到基板302的底层部分。举例来说，缓冲层306可包括gan，且可经掺杂(例如，用碳和/或铁)。在一些例子中，可在algan层312上提供gan顶盖层，但在图7的例子中并未如此示出。

algan层312位于gan层306上。如先前所论述，二维电子气体可形成于algan层312与gan层306之间的界面处。在此2deg内流动的电流可形成操作装置的基础。

如同图5和6一样，此例子涉及形成高电子迁移率晶体管(hemt)的源极和漏极接点以及提供接触基板302的主表面的不同区域的不同钝化层。将了解到，此种类的方法也可容易适用于制造肖特基二极管。

在图7a中，第二钝化层320最初提供于基板302的主表面上。如同图5和6一样，在此例子中，主表面为algan层312的(上部)表面，但在其它例子中，主表面可为gan顶盖层的(上部)表面，如果其存在于algan层312上的话。

第二钝化层320在第二区域中接触基板302的主表面。在本例子中，此第二区域对应于不邻近于漏极接点随后将位于之处的装置300的区域。第二钝化层320包括第二钝化材料。第二钝化层320可使用光刻技术形成于主表面上，所述光刻技术涉及沉积第二钝化材料的层，且接着对其进行图案化。如图7a中所示，在沉积第二材料之后，第二钝化层可经图案化以形成开口312。此开口312将接纳下文所描述的第一钝化层。

在图7b中所示的下一步骤中，形成第一钝化层310。第一钝化层310包括第一钝化材料，所述第一钝化材料为不同于第二钝化材料的钝化材料。第一钝化层310在第一区域中接触基板302的主表面，所述第一区域对应于图7a中所示的开口312的位置。第一钝化层310可使用光刻技术形成，所述光刻技术涉及沉积第一钝化材料的层，且接着对其进行图案化。虽然在图6的例子中，第一钝化层210在漏极接点附近的有限区域中与第二钝化层220重叠，但在本例子中应注意到，第一钝化层310可进一步延伸跨越第二钝化层320，且实际上可完全覆盖所述第二钝化层，至少是在装置300的有源区域中。在存在此种类的重叠的情况下，两个钝化层中只有较低钝化层通常接触主表面。因此，尽管可存在钝化层310、320的显著重叠，但在本例子中，钝化层中的仅第一钝化层310在第一区域中接触装置300的主表面，且钝化层中的仅第二钝化层320在第二区域中接触装置300的主表面。

在已形成第一和第二钝化层310、320之后，开口可形成于其中以允许装置300中的更多接点中的一个与装置300的底层部分(例如algan层312)接触。可光刻形成这些开口。在本例子中，为下文所描述的源极接点和漏极接点中的每一个制作开口，其方式类似于上文关于图5和6所描述的方式。应注意，尽管漏极接点的开口延伸穿过第一钝化层310而非第二钝化层320，但第一钝化层310在装置300的第二区域中与第二钝化层320重叠的事实的结果是源极接点的开口延伸穿过第一钝化层310和第二钝化层320两者。

如上文关于图5和6所描述，另一开口也可形成于源极接点与漏极接点中间，用于接纳hemt的肖特基栅极接点，但此情形在本例子中并未示出。再次可以设想，装置可为mishemt，在此状况下栅极接点可仅仅位于钝化层中的一个或两个上方，在源极接点与漏极接点之间。

在图7c中所示的下一步骤中，可形成装置300的源极接点和漏极接点。如图7c中可以见到，源极接点和漏极接点可类似于上文关于图5和6所描述的源极和漏极接点经配置。因此，在此例子中，源极接点可包括ti/al(或例如，如上所指出的ta/al)电极部分330和位于电极部分330上的tiw(n)(或例如，如上所指出的tin、tiw、pt)的层332，所述层可充当扩散势垒，而漏极接点可包括ti/al(或例如，如上所指出的ta/al)电极部分340和位于电极部分340上的tiw(n)(或例如，如上所指出的tin、tiw、pt)的层342，所述层可再次充当扩散势垒。

所得装置300具有两个钝化层310、320，所述钝化层各自在相应区域中接触基板300的主表面。在此例子中，第一钝化层310接触基板302的主表面的区域邻近于装置300的第一接点(漏极接点)。第二钝化层320接触基板302的主表面的区域可邻近于装置300的第二接点(源极接点)。如先前所指出，栅极接点可位于源极接点与漏极接点之间。在本例子中，栅极接点可位于第一钝化层310和第二钝化层320两者中的开口中(或在mishemt的状况下在第一和第二钝化层310、320上)。

尽管上文给出的说明性例子包括两个钝化层，但可以设想，可提供大于两个钝化层。每一钝化层可包括相应钝化材料，所述钝化材料不同于其它钝化层的钝化材料。提供大于两个钝化层可允许更局部化地修改由上文关于图4所描述的可变电阻器50表示的泄漏路径的电阻。光刻技术可用以沉积和图案化各种钝化层，以使得在所要区域中接触装置的基板的主表面。

在一些例子中，可大体上环绕主表面上的电接点中的第一电接点(例如，如上文所描述的hemt的漏极接点或肖特基二极管的阴极)的第一钝化层可相对于接点不对称地布置。举例来说，第一钝化层可包括位于第一电接点的一侧上的延伸。此延伸可延伸朝向装置的另一电接点(例如，hemt的栅极接点或肖特基二极管的阳极)。

在一些例子中，由第一钝化层接触的主表面的第一区域可包括位于装置的电接点中的两个电接点之间的一个或多个岛状物。举例来说，岛状物可位于hemt的漏极接点与栅极接点之间，或在肖特基二极管的阳极与阴极之间。这些岛状物可用以按上文所描述的方式修改局部泄漏路径电阻。岛状物可经由位于另一钝化层(例如，上文所描述的种类的第二钝化层)中的开口接触主表面，所述另一钝化层由不同钝化材料构成。岛状物可布置成阵列。举例来说，岛状物可包括在从基板的主表面上方检视时的点或条带。

如先前所指出，根据本发明的实施例的装置的钝化层可包括不同钝化材料。举例来说，钝化层中的至少一些钝化层可包括氮化硅，所述氮化硅包括不同比例的硅。在一个例子中，钝化材料中的一个钝化材料可为化学计量氮化硅，且钝化材料中的另一钝化材料可为比化学计量氮化硅有更丰富硅的氮化硅组合物。此种类的钝化层可使用例如低压化学气相沉积(lpcvd)和/或等离子体增强型化学气相沉积(pecvd)沉积，且钝化材料中的硅的比例可在沉积过程期间变化。

举例来说，根据本发明的实施例，已确定使用不同的氮化硅钝化层可影响半导体装置的gan层中的垂直缺陷的导电性。如果垂直缺陷充分导电，那么其可使上文所提到的pn结局部短路，使得耗尽层不可以在局部积聚。化学计量lpcvd氮化硅(si3n4)通常具有大约2.0的折射率和大约1000mpa的应力。化学计量氮化硅可导致低导电性垂直缺陷，这可导致强动态导通电阻，同时还有从装置的漏极到装置的栅极的极低反向偏压泄漏。更富含硅的lpcvd氮化硅可例如通过改变可用以沉积化学计量氮化硅的二氯硅烷(dcs)和氨气(nh3)的标准气流来沉积。富含硅的氮化硅的一个此类组合物可具有2.2的折射率和100mpa的应力。通过富含硅，可得到低应力氮化硅、更漏的垂直缺陷(对应于图4中所示的电阻器50的更低值)和装置的较低动态导通电阻。相反，通过并不富含硅，可得到高应力氮化硅、不太漏的垂直缺陷(对应于图4中所示的电阻器50的较高值)和装置的较高动态导通电阻。

在一些实施例中，位于装置的漏极接点(在hemt的状况下)或阴极(在肖特基二极管的状况下)附近的第一钝化层可包括氮化硅的相对富含硅的组合物(在漏极或阴极附近的如上所指出的增加泄漏)，而位于栅极接点(在hemt的状况下)或阳极(在肖特基二极管的状况下)附近的第二钝化层可包括相比于第一钝化层的钝化材料较少地富含硅(在栅极或阳极附近的如上所指出的减少泄漏)的氮化硅的组合物(例如，第二钝化材料可包括化学计量氮化硅)。举例来说，在上文关于图5到7所描述的种类的例子中，第一钝化层110、210、310的钝化材料可包括比第一钝化层120、220、320的钝化材料更富含硅的氮化硅。具有此种类的钝化层的装置可允许优化泄漏电流与电流崩塌/分散之间的权衡，如先前所论述。

尽管已在包括sin的钝化材料的情况下描述本发明的例子，但可以设想，可使用其它钝化材料。举例来说，在一些例子中，可以设想，装置的钝化层可包括钝化材料，例如氧化硅或半绝缘多晶硅(sipos)。其它例子包括例如aln等材料的原子层沉积。产生更漏垂直缺陷的钝化材料可位于装置的漏极接点(在hemt的状况下)或阴极(在肖特基二极管的状况下)附近，而产生不太漏的垂直缺陷的钝化材料可位于装置的栅极(在hemt的状况下)或阳极(在肖特基二极管的状况下)附近，其方式类似于上文所描述的方式。

因此，此处已描述半导体装置和其制作方法。装置包括基板，所述基板包括位于gan层上的algan层，用于在algan层与gan层之间的界面处形成二维电子气体。装置还包括位于基板的主表面上的多个电接点。装置另外包括位于基板的主表面上的多个钝化层。多个钝化层包括接触主表面的第一区域的第一钝化材料的第一钝化层和接触主表面的第二区域的第二钝化材料的第二钝化层。第一和第二钝化材料为不同钝化材料。不同钝化材料可为包括不同比例的硅的氮化硅的组合物。

尽管已经描述了本发明的具体实施例，但是应了解，可以在权利要求书的范围内作出许多修改/添加和/或替代。