技术总结
本实用新型的实施例涉及集成电路。使用堆叠，其包括双钝化(CPSI、CPSS)并且被局部蚀刻以暴露集成电路的位于集成电路的互连部分的最后金属化层级之上的接触垫(PLCT)，以保护上述集成电路防止至少一个电介质区域的击穿。至少一个电介质区域至少部分多孔，并且分离集成电路的互连部分的两个导电元件。击穿由上述至少一个电介质区域内的缺陷的存在所辅助的电传导引起。
技术研发人员：C·里韦罗;J-P·埃斯卡勒斯
受保护的技术使用者：意法半导体(鲁塞)公司
文档号码：201621257644
技术研发日：2016.11.23
技术公布日：2017.06.16