集成电路的制作方法

本实用新型的实施例涉及PN结二极管，更具体地涉及基于多晶硅的二极管，其例如用于在集成电路中形成桥式整流器(Graetz桥)，这种集成电路尤其用于非接触电信技术并例如结合非易失性存储器。

背景技术：

图1示出了适合于非接触应用的电子电路CI，其包括从电路的天线ANT1的端子AC0和AC1处存在的电压传送直流电压VDC的二极管桥DBr(通常为Graetz桥)，其中天线ANT1耦合至读取器RD的天线ANT2。

在该应用中，电路CI包括适配为存储数字数据元素的锁存电路LTC，其常规地具有四个晶体管T2-T5。还示出了复位晶体管T1，其被通过电路的处理装置COM传送的信号TX控制。

锁存器LTC形成在盒结构(box structure)N-ISO中，其本身形成在半导体衬底PSUB中。晶体管T1-T3形成在盒结构PW中，其本身形成在盒结构N-ISO中。不同掺杂的盒结构之间的界面形成二极管Dpwniso和Dnisopsub。

电流在天线ANT1中沿表示存储在锁存器LTC中的数据元素的方向流动，使得该元素可被读取器RD读取。

基于多晶体硅(也称为多晶硅)，桥DBr的二极管通常直接形成在衬底PSUB中或者盒结构N-ISO中，这可能引入不期望的双极效应。

实际上，在使用在衬底中直接注入掺杂区域的二极管中遇到回流问题。这些不期望的效应例如由于寄生PN结，并且通常在电路的 启动或锁存时看到。

期望以简单且与非易失性存储技术兼容的方式来避免这些寄生效应。

另一方面，常用二极管制造方法中的一些掺杂剂扩散工艺控制不良，例如由于掩模要求难以建立的严格对准，对准中的缺陷导致二极管特性的不可预测性。

技术实现要素：

本实用新型的实施例旨在提供至少部分地解决上述问题的集成电路。例如，这种集成电路可以减少二极管所占用的表面积。

根据一个方面，提供了一种集成电路。该集成电路包括：半导体衬底；绝缘层，覆盖所述半导体衬底；第一导电类型的半导体层，覆盖所述绝缘层；多个突起区域，相互隔开并且覆盖所述半导体层；以及PN结的序列，位于所述半导体层中，每个PN结位于相关联的突起区域的边缘处并且垂直地从所述半导体层的上表面延伸到所述绝缘层。

在一些实施例中，所述PN结的序列形成多个二极管，每个二极管包括所述第一导电类型的重掺杂区域，所述第一导电类型的所述重掺杂区域与所述第一导电类型的轻掺杂区域邻接，所述第一导电类型的所述轻掺杂区域与第二导电类型的掺杂区域邻接。

在一些实施例中，所述PN结的序列包括第二导电类型的第一区域和所述第一导电类型的第二区域，所述第二导电类型的所述第一区域相对于所述半导体层的其他部分过掺杂，所述第一导电类型的所述第二区域相对于所述半导体层的所述其他部分过掺杂，一个第一区域位于两个第二区域之间并且通过所述半导体层的两个交错区域与这两个第二区域分离，所述两个交错区域分别位于两个相邻的突起区域下方，位于第一区域和交错区域之间的每个结形成二极管，其中所述第一区域包括形成所述二极管的阳极的P+掺杂区域，并且其中所述第二区域包括N+掺杂区域，所述N+掺杂区域与所述交错 区域一起形成所述二极管的阴极。

在一些实施例中，所述半导体层是多晶硅层。

在一些实施例中，所述突起区域包括介电层和覆盖所述介电层的栅极材料。

在一些实施例中，一些所述二极管形成电流桥式整流器。

在一些实施例中，所述电流桥式整流器包括Graetz桥。

在一些实施例中，该集成电路还包括：与所述PN结的序列横向隔开的浮置栅极晶体管，每个浮置栅极晶体管包括浮置栅极和控制栅极，其中所述半导体层与所述浮置栅极晶体管的浮置栅极位于同一层级，并且所述突起区域与所述浮置栅极晶体管的控制栅极位于同一层级。

根据另一方面，提供了一种集成电路。该集成电路包括：半导体衬底；绝缘层，覆盖所述半导体衬底；半导体层，覆盖所述绝缘层；多个突起区域，相互隔开并且覆盖所述半导体层；多个交错区域，设置在所述半导体层内，每个交错区域位于相关联的突起区域下方，并且轻掺杂有第一导电类型的掺杂剂；多个第一区域，设置在所述半导体层内，每个第一区域在接近所述相关联的突起区域的第一边缘的位置处与相关联的交错区域邻接，每个第一区域重掺杂有所述第一导电类型的掺杂剂并且从所述半导体层的上表面延伸到所述绝缘层；以及多个第二区域，设置在所述半导体层内，每个第二区域在接近所述相关联的突起区域的第二边缘的位置处与相关联的交错区域邻接，每个第二区域重掺杂有第二导电类型的掺杂剂并且从所述半导体层的所述上表面延伸到所述绝缘层。

在一些实施例中，所述交错区域、所述第一区域和所述第二区域形成二极管，所述二极管被连接以形成电流桥式整流器。

在一些实施例中，该集成电路还包括：与所述突起区域横向隔开的浮置栅极晶体管，每个浮置栅极晶体管包括浮置栅极和控制栅极，其中所述半导体层与所述浮置栅极晶体管的浮置栅极位于同一层级，并且所述突起区域与所述浮置栅极晶体管的控制栅极位于同 一层级。

所提出的各个实施例和构造模式涉及完全与衬底绝缘的二极管。从而，由于二极管的掺杂区域与衬底之间的PN结，不会发生寄生效应。

所提出的解决方案使得可以减小被二极管所占用的表面积。

附图说明

本实用新型的其他优势和特性将根据阅读本实用新型的构造模式和实施例以及附图变得明显，本实用新型的构造模式和实施例不以任何方式进行限制，在附图中：

图1如上所述示出了包括二极管桥的传统电子电路；

图2示出了根据本实用新型的集成电路的构造模式的截面图，以及

图3示出了根据本实用新型的方法的一个实施例并且对应于图2的截面的顶视图。

具体实施方式

本实用新型的构造模式和实施例涉及PN结二极管，更具体地涉及基于多晶硅的二极管，其例如用于在集成电路中形成桥式整流器(Graetz桥)，这种集成电路尤其用于非接触电信技术并例如结合非易失性存储器。

根据一个方面，一种用于制造多个二极管的方法包括：具有第二导电类型(例如，P型)的掺杂剂在具有第一导电类型(例如，N型)的第一半导体层中的第一注入，第一半导体层位于覆盖半导体衬底的绝缘层上并且被相互隔开的突起区域覆盖，以形成PN结的序列，PN结的序列在第一半导体层中形成在突起区域的边缘处延伸至绝缘层的二极管。

突起区域可以有利地与非易失性存储器的浮置栅极晶体管的浮置栅极的形成结合形成，由此用作用于注入的硬掩模，由此使得可 以在使用传统的注入掩模(其可用于制造非易失性存储器)的同时清楚地界定PN结的位置，因此界定空间电荷区域的尺寸，而不需要提供这些掩模的严格对准。

此外，结一直注入到绝缘层使得可以抑制与下面的衬底的双极寄生效应。

尽管可以在每个突起区域之间形成第二导电类型(例如，P型)的注入，以从头到尾产生一系列的二极管，但尤其有利的是交替P型注入和N型注入，使得尤其可以形成可容易用于Graetz桥的PN二极管。

因此，根据一个实施例，该方法包括具有第一导电类型(例如，N型)的掺杂剂在第一半导体层中的第二注入，使得例如P型的掺杂剂的第一注入和例如N型的掺杂剂的第二注入在第一半导体层中分别限定具有第二导电类型(例如，P+型)的第一区域和具有第一导电类型(例如，N+型)的第二区域，第一区域相对于第一半导体层的其他部分过掺杂，第二区域相对于第一半导体层的其他部分过掺杂，一个第一区域位于两个第二区域之间并且通过第一半导体层的两个交错区域与这两个第二区域分离，两个交错区域分别位于两个相邻的突起区域下方，每个二极管形成在第一区域和交错区域之间的结处。

根据一个实施例，第一区域是P+导电类型，形成二极管的阳极，第二区域是N+导电类型，与交错区域一起形成二极管的阴极，该方法还包括：在第一区域和第二区域上形成接触。

绝缘层可以是浅沟槽类型，并且第一半导体层可以通过在绝缘层上沉积多晶硅并且通过注入具有第一导电类型的掺杂剂来形成。

有利地，突起区域包括被栅极材料覆盖的介电层。

根据一个实施例，与形成浮置栅极晶体管的浮置栅极同时地执行第一半导体层的形成，并且与形成浮置栅极晶体管的控制栅极同时地执行突起区域的形成。

根据另一方面，本实用新型提出了一种集成电路，包括：具有 第一导电类型的第一半导体层，位于覆盖半导体衬底的绝缘层的顶部上；突起区域，在第一半导体层上相互隔开；以及形成二极管的PN结的序列，在半导体层中延伸到突起区域的边缘处的绝缘层。

根据一个实施例，该集成电路包括：在第一半导体层中包括具有第二导电类型的第一区域和具有第一导电类型的第二区域，第一区域相对于半导体层的其他部分过掺杂，第二区域相对于半导体层的其他部分过掺杂，第一区域位于两个第二区域之间并且通过第一半导体层的两个交错区域与这两个第二区域分离，两个交错区域分别位于两个相邻的突起区域下方，每个二极管形成在第一区域和交错区域之间的结处。

根据一个实施例，第一区域是P+导电类型，形成二极管的阳极，第二区域是N+导电类型，与交错区域一起形成二极管的阴极，并且第一和第二区域还包括位于它们表面上的接触。

半导体层可以是多晶硅层。

突起区域可以包括被栅极材料覆盖的介电层。

有利地，一些二极管形成Graetz桥型的电流桥式整流器。

根据一个实施例，集成电路还包括浮置栅极晶体管，每一个都包括浮置栅极和控制栅极，第一半导体层与浮置栅极晶体管的浮置栅极位于同一层级，并且突起区域与浮置栅极晶体管的控制栅极位于同一层级。

集成电路还包括非易失性存储器，其包括浮置栅极晶体管。

换句话说，所提出的各个实施例和构造模式涉及完全与衬底绝缘的二极管。从而，由于二极管的掺杂区域与衬底之间的PN结，不会发生寄生效应。

另一方面，所提出的各个实施例和构造模式被开发，尤其与使用和制造非易失性存储器(尤其是包括浮置栅极晶体管的非易失性存储器)的技术约束完全兼容。

例如，所提出的实施模式能够形成二极管而不添加任何步骤，尤其对于制造浮置栅极晶体管的常规方法来说不需要添加在对准方 面严格的掩模步骤。

此外，所提出的构造和实施模式被优化用于尤其是有关对掺杂剂扩散区域的控制的技术领域。

所提出的解决方案使得可以减小被二极管所占用的表面积。

图2是集成电路的截面图，该集成电路包括形成在半导体衬底1上的三个二极管D1、D2、D3。参照图1，半导体衬底1可以是衬底PSUB本身或者形成在衬底中的盒结构，例如再次参照图1的盒结构N-ISO。

现在将参照图2和图3描述用于制造该结构的方法的不同制造步骤。

绝缘层3已经形成在衬底1的表面上，例如通过与用于形成浅绝缘沟槽的传统已知方法类似的方法形成。

然后，在绝缘层3上形成第一半导体层5，第一半导体层5例如是掺杂有第一导电类型(例如，N型)的多晶硅层。

在用于制造非易失性存储器的常规方法中，该步骤可以与形成浮置栅极晶体管的多晶硅浮置栅极的步骤共同执行。

在用于制造非易失性存储器的常规方法中，随后形成浮置栅极晶体管的控制栅极，其通常包括被多晶硅层覆盖的介电层。例如，控制栅极形成在沿着垂直于图2的截面的方向延伸的带中。

控制栅极还可以由任何其他栅极材料(诸如金属)形成。

此外，已知为“虚设”的结构通常被添加至功能结构，这尤其为了避免对周期性的破坏(对周期性的破坏在集成电路制造的一些步骤中是有害的)，但是它们通常不具有任何补充功能。

在形成二极管D1、D2、D3的方法中，被多晶硅层9覆盖的介电层7形成在第一多晶硅层5的表面上，在第一多晶硅层的表面上形成突起区域CGf。

有利地，突起区域CGf可以是在制造浮置栅极晶体管的方法的上下文中指定的虚设控制栅极。

在该实施例中，突起区域CGf被用作用于在第一多晶硅层5中 形成掺杂剂的注入的硬掩模。

如图3所示，在这里突起区域CGf被布置在沿着垂直于图2的截面的方向延伸的带中，该截面由线II-II来表示。

沿着第一注入表面10执行具有第二导电类型(P+)的掺杂剂的注入，以形成相对于第一多晶硅层5的掺杂为过掺杂的第一区域11-11’，例如具有100倍高的浓度。

注入表面10覆盖第一多晶硅层5的位于两个突起区域CGf之间的部分，并且可以溢出到突起区域CGf的带的一部分。

这是因为，即使注入表面10相对于指定的注入表面(即，两个突起区域CGf之间的多晶硅表面5)没有很好地对准，但所得到的注入区域11-11’将通过突起区域CGf的边缘bCGf而精确且规则地界定。

从而，注入不要求追加的严格掩蔽步骤，尤其在包括形成浮置栅极晶体管的方法中。

这允许对注入表面的良好程度的控制，从而允许掺杂剂在多晶硅层5中的横向分布。

因此，第一多晶硅层5的位于突起区域CGf下方的区域没有被注入，并且形成称为交错区域的区域12。

另一方面，第一多晶硅层5的厚度和掺杂剂的注入深度有利地被设计为使得注入10扩散通过第一多晶硅层5的整个厚度，直到绝缘层3。

作为扩散的结果，第一区域11-11’包括接近表面的非常强掺杂的区域11以及较深的不那么强掺杂的区域11’(到达绝缘层3)。

因此，第一区域11-11’与交错区域12之间的PN结延伸到绝缘层3，并且位于第一多晶硅层5中的突起区域的边缘bCGf上。

由于掺杂剂注入不是各向同性的，所以术语“突起区域的边缘”表示与第一多晶硅层5中的突起区域的轮廓的几何突起相邻或接近的区域。

沿着第二注入表面13以对应方式执行具有第一导电类型(N+) 的掺杂剂的注入，以形成相对于第一多晶硅层5的掺杂为过掺杂的第二区域14-14’。

注入表面13覆盖第一多晶硅层5的位于两个突起区域CGf的边缘bCGf之间的部分，并且也可以溢出到突起区域CGf的一部分。

类似地，第一多晶硅层5的厚度和掺杂剂注入的深度有利地被设计为使得注入扩散通过第二多晶硅层5的整个厚度，形成非常强掺杂的区域14以及到达绝缘层3的不那么强掺杂的区域14’。

在该构造模式和实施例中，位于突起区域CGf的两个带之间的每两个区域中的一个区域掺杂有第一导电类型，而另一个掺杂有第二导电类型。

第一区域11-11’与第一多晶硅层5的交错区域12形成延伸到绝缘层3的PN结。

因此，第一区域11-11’形成以这种方式构造的二极管D1、D2、D3的阳极区域，而第二区域14-14’与交错区域12形成阴极区域。

然后，可以以传统方式形成放置在突起区域(或虚设控制栅极)CGf的侧面上的介电材料的间隔件15以及用于阴极17和阳极19的接触端子，这例如通过硅化不被间隔件15或突起区域CGf覆盖的阳极和阴极区域的表面而形成，在这些表面上分别形成金属阴极接触21和阳极接触23。

因此，在由第一过掺杂区域11-11’形成的阳极与由第二过掺杂区域14-14’和交错区域12形成的阴极之间，产生二极管D1、D2、D3，其通过延伸到绝缘层3的PN结形成。

因此，二极管D1、D2、D3完全与半导体衬底1绝缘。

此外，在该实施例中，至少一个阴极区域14-14’对于两个不同的二极管(例如，二极管D1和D2)来说是公共的，并且位于两个相应的阳极区域11-11’之间。此外，至少一个阳极区域11-11’对于两个不同的二极管(例如，二极管D2和D3)来说是公共的，并且位于两个相应的阴极区域14-14’之间。

这种具有公共电极的配置对于Graetz桥类型的二极管桥的构造 尤其有利，其具有两个二极管公共的阳极节点以及两个二极管公共的阴极节点。

此外，本实用新型不限于本说明书，而是包括其所有变化。

例如，第二注入13可以是与第一注入10的方式类似的具有第二导电类型的掺杂剂的注入，在注入区域和交错区域之间从头到尾形成一系列二极管，各个阴极可经由在除附图的平面之外的平面中延伸的接触而电连接。