本实用新型涉及一种载流子增强型MOS结构。
背景技术：
目前，集成电路一直在往频率更高，功率更低的方向发展。MOS集成电路主要用于高速计算和存储等领域。
PMOS的载流子的迁移率要远低于NMOS，会影响器件在高频下性能。应力应变会增强PMOSFET迁移率，因此，也可以减短信号传输的延迟时间和降低开关能量。
技术实现要素：
本实用新型提供了一种载流子增强型MOS结构。
本实用新型的目的通过以下技术方案来实现：
一种载流子增强型MOS结构，包括一具有第一掺杂型的衬底，及在衬底内形成的具有第二掺杂型的源区和漏区，所述源区及所述漏区之间开设有沟槽，所述沟槽内设置有负膨胀应力增强层，所述负膨胀应力增强层与所述沟槽内壁贴合。
优选地，所述负膨胀应力增强层上设置有固化层。
优选地，所述固化层蒸镀于所述负膨胀应力增强层上。
优选地，所述第一掺杂型为p型，所述的第二掺杂型为n型。
优选地，所述第一掺杂型为n型，所述的第二掺杂型为p型。
优选地，所述沟槽至少为一个。
本实用新型的有益效果体现在：该结构不仅可以做到隔离沟槽的作用，而且还可以为MOS提供应力，负膨胀应力增强层在低温下，可以膨胀激发电子迁移活力，从而增强MOS的迁移率。
附图说明
图1：本实用新型的结构示意图。
具体实施方式
以下结合附图具体阐述下本实用新型的具体方案，本实用新型揭示了一种载流子增强型MOS结构，结合图1所示，包括一具有第一掺杂型的衬底1，及在衬底内形成的具有第二掺杂型的源区2和漏区3。所述第一掺杂型为p型，所述的第二掺杂型为n型。或者所述第一掺杂型为n型，所述的第二掺杂型为p型。
与现有技术不同的是，所述源区及所述漏区之间开设有沟槽，所述沟槽截面呈V形，所述沟槽至少为一个。所述沟槽内设置有负膨胀应力增强层4，所述负膨胀应力增强层4与所述沟槽内壁贴合。
所述负膨胀应力增强层上蒸镀有固化层5。具体的，当负膨胀应力增强层4在高的宽深比的沟槽内时，经过烘干，高温处理，形成内部负膨胀材料的结构。将wafer表面抛光，去除多余的负膨胀材料，蒸镀二氧化硅固化负膨胀材料，最后抛光或者光刻去除多余的二氧化硅固化层。
这样，沟槽内部即填充负膨胀材料，并且有二氧化硅绝缘层固化在沟槽内部。
所述负膨胀应力增强层的负膨胀材料可以采用钼酸盐，钼酸盐具有荧光性能，在检测的过程中，可以使用荧光性能来表征电容材料的失效，例如材料变性，质量偏差。材料变性导致荧光性能变化，质量偏差将导致荧光发射强度变化等，以此提高器件检测能力。
本实用新型能更好的应用于动态随机存储器，在沟槽的两侧分别制作电容，字线和位线，即可完成DRAM的制作。由于DRAM的制作与现有技术相同，同时，也不是本实用新型的技术重点，故在此不再赘述。
本实用新型的原理是，由于器件在低温下，电容材料膨胀，基质的收缩，将导致负膨胀应力增强层内部出现较大的压应力。由于这种电容设置在MOS旁边，因此，这个应力会传到MOS材料中。PMOS的载流子迁移率因此得到增强。
本实用新型尚有多种具体的实施方式。凡采用等同替换或者等效变换而形成的所有技术方案，均落在本实用新型要求保护的范围之内。