横向半导体功率组件的制作方法

交叉引用

本申请案的优先权是由2015年12月11日提交的美国临时申请号62/266,536、2015年12月15日提交的美国临时申请号62/267,784、2016年11月02日提交的美国临时申请号62/416,645所提出的，所有这些申请案通过引用并入本文。

背景技术：

本发明关于一种横向功率组件。

注意，下文所讨论的点可以反映从所公开的发明获得的后见之明，并不一定被认为是现有技术。

在许多电子应用中，功率mosfet被广泛用作开关组件。为了最小化传导功率损耗，优选的是，给定崩溃电压的功率mosfet具有低的特征导通电阻。特征导通电阻(specificon-resistance,rsp)定义为ron和面积的乘积(ron*a)。为了满足对许多新应用其日益增长对于减少rsp的需求，故需要新的功率mosfet结构。在许多应用中需要横向功率mosfet结构，其除了其他电路构件之外，还需要单个整合一个或多个mosfet。

技术实现要素：

本发明公开了许多使用电荷平衡技术来实现高崩溃电压的横向功率半导体结构及制造方法。新型结构具有优于现有技术组件的优点，特别是具有低特征导通电阻(specificon-resistance,rsp)、更具成本效益并且与诸如场平板、保护环或接面终结延伸(junctionterminationextension,jte)的一般的终端结构兼容。

除了其他创新之外，本发明教示了横向功率组件以及用于操作它们的方法，其以新的方式实现电荷平衡。在本发明的第一教示中，横向传导路径由相反导电类型的区域横向侧接，相反导电类型的区域与隔离沟槽自对准。在本发明的第二教示中，其可以单独使用或与第一教示协同组合，其中汲极区是自隔离的。在本发明的第三教示中，其可以与第一和/或第二教示的协同组合，其中源极区也彼此隔离。在本发明的第四教示中，横向传导路径也由相反导电类型的附加区域覆盖。

附图说明

图1a示出了横向n通道mosfet晶体管的一个实施例，源极、闸极和汲极终端在组件表面可进入。

图1b、图1c、图1d示出了组件的横截面。

图1e示出了替代组件的横截面。

图1f示出了另一替代组件的横截面。

图2a、图2b示出了另一创新结构。

图3a、图3b示出了另一创新结构。

图4示出了另一替代组件的横截面。

图5示出了多个功率组件整合在单一晶粒上

图6示出了另一替代组件的横截面。

图7a、图7b示出了另一创新结构。

图8a、图8b示出了另一种创新的结构，其具有与基板终端隔离的源极终端。

图9a、图9b示出了具有隔离源极终端的另一创新结构。

图10a、图10b示出了具有隔离源极终端的另一创新结构。

图11a、图11b示出了另一创新结构。

图12a～图12d示出了示例实施方式中的处理步骤的示例。

图12e～图12h示出了另一示例实施方式中的处理步骤的示例。

图13a示出了另一创新结构。

图13b示出了另一创新结构。

图13c示出了图13a和图13b的横截面。

图14a示出了另一创新结构，并且图14b示出其横截面。

图14c示出了另一创新结构。

图15a示出了使用soi的另一创新结构。

图15b示出了使用部分soi结构的另一创新结构。

图16a示出了另一创新结构，并且图16b、图16c、图16d示出了其横截面。

图17a～图17d示出了另一创新结构。

具体实施方式

为充分了解本发明的目的、特征及功效，兹借由下述具体的实施例，并配合附图，对本发明做详细说明，说明如后：

本发明的众多创新教导将特别参考当前优选实施例(作为示例而非限制)来描述。本发明描述了多个发明，并且下面的任何陈述都不应被视为限制一般的权利要求书。

本发明公开了许多使用电荷平衡(pn超级接面)和/或永久电荷技术来实现高崩溃电压的横向功率半导体结构及制造方法。这些新结构具有优于现有技术组件的优点，特别是具有低特征导通电阻(rsp)、更具成本效益并且与诸如场平板、保护环或接面终结延伸(jte)的一般的终端结构兼容。

图1a示出了本发明的一个实施例的具有源极金属102、闸极106和汲极金属104的横向n通道mosfet晶体管的俯视图，源极金属102、闸极106和汲极金属104全部可在组件表面处进入。可见的还有场平板108、n型漂移区122的位置和横向侧接漂移区的两个沟槽110。

图1b示出了沿着图1a所示的组件的线a-a的横截面。如图所示，该组件具有p型基板121、n型漂移区122、填充有诸如二氧化硅sio2(氧化物)的介电质材料的沟槽110和邻近沟槽110的侧壁的p型电荷平衡区112。图1b亦示出覆盖介电质层131，例如，氧化物。

在蚀刻沟槽之前，将n型漂移区122植入并驱入到所需的接面深度。或者，n型漂移区122可以在使用倾斜角植入或使用诸如通过沟槽侧壁的电浆离子布植的技术的沟槽蚀刻之后(并随后扩散)进行植入。在该示例中，p型电荷平衡区112(在蚀刻沟槽之后)通过沟槽侧壁(并且随后扩散)被植入。沟槽110的深度可以是例如5至20微米。n型漂移区122和p型电荷平衡区112基于它们的掺杂浓度、宽度和厚度被设计，使得这两层在崩溃电压下都被完全空乏。这有助于提供均匀的电场分布和更高的崩溃电压。使n型漂移区122和p型区112都植入可获得更精确的电荷平衡控制，这是任何电荷平衡组件所需要的。在不需要磊晶层的情况下使用p型基板会导致较低成本的制程，并且与一般的cmos制程兼容。下面给出具体的例子。

选择p型基板掺杂以支持所需的崩溃电压，例如700v。

图1b还示出了p型漂移、n型漂移和p型基板区中代表性的空乏边界。为了清楚起见，这在off状态下显示在小于全电压下；然而，优选的是，p型电荷平衡区112和n型漂移区122都在崩溃电压下完全空乏。在n型漂移区122中，空乏部122’将具有正的空间电荷。由于移动电子(mobileelectron)已经被排出，所以不动的离子化掺杂原子，例如，施体物质如砷或磷，将具有净正电荷。类似地，在p型电荷平衡区112和p型基板121中，空乏部112’和121’将具有负空间电荷。(由于移动电洞已被排出，不动的离子化掺杂原子，例如硼将具有净负电荷。)

图1c示出了沿着图1a所示的组件的线b-b的横截面。该图示出了包括n+源极区142、p型基极区146及p+基极接触区144的平面闸极结构。p+基极接触区144可以是平面的，或者可以使用浅沟槽接触来制造。沟槽110填充有诸如二氧化硅的介电质材料。具有阶梯状氧化物厚度的多晶硅闸极106被使用，并且与源极金属102组合而成场平板。该结构的一个重要特征是n型漂移区122在p型基极区146和n型漂移区122的界面处与闸极106的总宽度或整个宽度重叠。这为从通道流入n型漂移区122的电子流提供了有效的扩散路径；电流在横向和纵向均匀扩散，从而导致低的rsp。在汲极的深n+下沉区151用于收集电子流以降低导通电阻。在汲极接触处，连接到汲极金属的多晶硅层用作场平板以减少电场。

图1d示出了沿着图1a所示的组件的线c-c的横截面。该图示出了n+源极142、p型基极区146(其中通道在组件导通时经由反转而形成)、多晶硅闸极106、n型漂移区122及连接到汲极金属104的深n+下沉区151。需注意的是，在该实施例中，电荷平衡区112在沟槽110的下方延伸，并且横向邻近沟槽110。

对于700v额定电压的具体示例，其可以如以下的尺寸和掺杂来实现上述关系：

·基板121：用硼掺杂至例如约3e14(即3×1014)cm-3。

·基极区146：用硼掺杂至峰值浓度约1×1017cm-3。

·漂移区122：例如，7微米深，用磷植入例如3-6×1012cm-2。

·电荷平衡区112：例如，约1-2微米厚，用硼植入例如1-2×1012cm-2。

图1e示出了沿着图1a所示的组件的线c-c的替代结构的横截面。图1e所示的结构类似于图1d所示的结构，除了其使用局部场氧化(locos)制程以形成在硅表面下方延伸的部分凹陷的场氧化物131’。

图1f示出了沿着图1a所示的组件的线a-a的替代结构的横截面。图1f所示的结构通常略微类似于图1d所示的结构，除了其沟槽110未完全填充介电材料并且其包括空隙或气隙111。

图2a和2b示出了另一种创新结构，其通常略微类似于图1b和1c所示的结构，但也具有通常位于沟槽底部的n型底部区123。在生产中实现超级接面组件的电荷平衡的制程窗口很窄。由于p型基板的电荷共享效应，电荷共享效应由于其空乏电荷沿n型漂移区横向变化，所以这种效应在横向超级接面组件中更具挑战性。具有n型沟槽底层123提供了通过在沟槽侧壁和沟槽底部分离电荷来减轻这种三维问题的方法。n型区123的掺杂被调整，使得在崩溃电压下，其沿其长度以均匀的电场而被完全空乏，以使电荷平衡制程控制窗口最大化。

图3a和3b示出了另一创新结构，其通常略微类似于图1b和1c所示的结构，但是其在沟槽的底部也具有p型区113。p型平衡区112的掺杂优选地小于p型沟槽底部区113的掺杂。类似地，p型沟槽底部113被调整，使得在崩溃电压下，其以均匀的电场沿着长度而被完全空乏，以使电荷平衡制程控制窗口最大化。

图4示出另一个实施例，其中永久电荷181(在该示例中为正，并且例如通过植入铯离子在例如硅-氧化硅界面处产生)在沿着沟槽侧壁的硅中产生电子反转层，这提供了在现状中导引电流的另一条路径，因此进一步减少了rsp。

需注意的是，在这种情况下，cs+离子将增加电荷的不平衡，因此p型电荷平衡区112的总掺杂优选地增加到例如约2e12cm-2。

图1-图4所示的组件具有通过使用电荷平衡技术来提供低rsp以允许增加n漂移区的掺杂浓度的优点。此外，借由扩散和植入的n漂移区、p层及n+下沉区的创新组合来避免对昂贵的磊晶层的需求。这提供了非常具有成本效益的结构和制程。

此外，图1-图4所示的组件具有自隔离汲极，使得多个mosfet组件可以整合在具有不同汲极终端的同一基板上，而不需要它们之间的额外隔离。这样的一个例子如图5所示。该图(未按比例)显示了(在截面图中)两个不同的功率mosfet整合在单个晶粒上。两个mosfet分别具有独立的汲极触点(drain1和drain2)，其可以处于不同的电位。汲极接面由于n+下沉区(n漂移)和p型基板之间的接面而被隔离。这显着地简化了整合结构并降低了成本。这不仅限于两个功率mosfet，而且可以包括任何数量的附加功率mosfet。优选地，如本文所述，每个功率mosfet包括与横向通道相邻的电荷平衡区。

图6示出另一创新结构。该结构除了包括屏蔽电极208(其优选地连接到源极)之外，其通常与图1d所示的结构类似。该屏蔽电极降低了闸极-汲极电容cgd(或等效于闸极-汲极电荷qgd)，其为高速开关应用的重要要求。

图7a和图7b示出了另一种创新结构，其通常与图1d和图1f所示的结构类似，但也具有p型表面区310。p型表面区310也提供空间电荷(在反向偏压下)，其平衡漂移区的空间电荷。在这个创新中，n型漂移区的横截面在四面都被p型电荷平衡材料包围。这在漂移区中提供额外的电荷，同时保持崩溃电压下的电荷平衡。这允许增加n-漂移掺杂浓度而不降低崩溃电压。这导致rsp的进一步减少。在图中未示出的组件的某些位置处，p-表面层连接到p-基极/p+源极触点。在该示例中，p型表面区310中的掺杂为约1-2×1012cm-2。

图8a和图8b示出了另一创新结构，其通常略微类似于图1d和图2b所示的结构，但也包括在p-层之下的附加背n层125。这种结构提供了源极区和基板之间的隔离。一个选择是通过晶圆背面的扩散或植入来形成背n层125。

图8a-图8b的结构允许功率mosfet具有与底部背面触点隔离的分离的各个源极区。这是一个重要的优点。

图9a和图9b示出了另一个组件结构，其中n型漂移区122也围绕p型基极区146。该结构允许具有相互隔离的相应源极区的功率mosfet被组合在单一晶粒上。这是一个主要的优点。

图10a和图10b示出了通常略微类似于图8a和图8b所示的替代组件结构，但是在p型基板121、p型阱区120和p型沟槽底层113之间添加n型掩埋层1002(类似于图3a-图3b)。这种结构有利地提供了如上所述的隔离源极终端。

需注意的是，这些隔离源极结构可以(并且仍然优选地)结合图5的自隔离汲极。这种实施方式提供了进一步的协同优点：通过在单个晶粒上具有多个完全隔离的功率通道，这可以在单个晶粒上整合多个功率组件。这允许系统设计人员将更多功能整合到单一芯片解决方案中。

图11a和图11b示出了另一种创新结构，其通常与图1c和图1d所示的结构相似，但是其在绝缘层上硅(silicon-on-insulator,soi)材料中实现。在这种结构中，soi屏障电介质1102将主动组件区与soi基板1121分离。在该示例中，基板1121是如在上述的实施例中的p型硅，但是替代方案也是可能的。如果需要，电介质填充沟槽1111提供完全的介电隔离。

图12a-图12d示出了形成n型漂移区(使用适当的驱入时间和植入或其他掺杂剂引入后的温度以实现期望的扩散长度根dt)，以及接着蚀刻沟槽、使用零角度倾斜植入形成p层及n型沟槽底部区，并填充沟槽的步骤的一个示例实施方式。

图12e-图12h示出了一种替代方法，其中通过倾斜角度植入或使用诸如在蚀刻沟槽之后通过沟槽侧壁(并随后扩散)的电浆离子布植技术形成n型漂移层。后一种方法允许使用深沟槽，这导致进一步的rsp降低。

图13a示出了另一个实施例，其通常略微类似于图1a所示的实施例，但是具有由诸如氧化物的介电质材料排列并且填充有场平板1310的沟槽侧壁。在该示例中，场平板是由多晶硅制成，其被重掺杂为诸如磷的n型掺杂。场平板1310优选地被偏压到源极或门极电位，或者可以是浮动的。

沿着沟槽侧壁的氧化物层宽度可以比沟槽的汲极末端处的厚度更薄。这可以通过，例如用厚氧化物层填充沟槽，然后使用光阻在某些区域中蚀刻氧化物层，接着生长或沉积更薄的氧化物层来实现。该步骤优选地在多晶硅层沉积后进行。

图13b示出了另一种创新结构，其通常略微类似于图13a所示的结构，但其具有由氧化物层分离的多个多晶硅区域。实际上，这提供了分段场平板结构。多晶硅区可以被偏压或浮动。

图13c示出了沿着图13a和图13b的线a-a的横截面。

图14a示出了金属化的实施例。这是横向n通道晶体管的俯视图，其具有汲极指尖、源极、闸极和汲极终端。沿着线y-y的横截面可以是例如图1d、图6、图7a、图8a和图11b中任一个所示的横截面。

图14b是沿着图14a所示的组件的线x-x的横截面图，其示出了使用场平板1402在阶梯方式上以增加的电介质厚度朝着边缘延伸的一个实施方式；这允许场平板使最接近接面的半导体材料中的电位梯度平整，同时避免场平板外缘的电位的任何急剧变化。

应当注意的是，组件的表面可以被附加的合适的介电材料覆盖，例如氮化硅或类似的钝化层。为了简单起见，在先前的图中未示出这样的钝化层。

图14c示出了另一种创新结构，其中在终端中使用浮动n型保护环1412。应当注意的是，组件的表面可以被附加的合适的介电材料覆盖，例如氮化硅或类似的钝化层。为了简化起见，在前面的附图中没有示出这种钝化层，但通常包括在内。

图15a示出了另一示例，其中组件边界使用soi结构。

图15b示出了使用部分soi结构来改善热散逸的组件终端的另一实施例。

图16a示出另一创新结构。该图示出了横向igbt的俯视图，其中射极终端1602、闸极终端1604和集极终端1606全部可在组件表面处进入。

图16b示出了沿着图16a所示的组件的线a-a的横截面。

图16c示出了沿着图16a所示的组件的线b-b的横截面。图16c的结构通常有些类似于图1c所示的结构，除了在汲极处的深n+下沉区被集极触点处的n型缓冲层和p+层替代。

图16d示出了沿着图10a所示的组件的线c-c的横截面。该图中的结构通常有些类似于图1d所示的结构，除了汲极处的深n+下沉区被集极触点处的n型缓冲层1632和p+层1634替代。

图17a-图17d示出了除了使用部分soi之外，横向igbt的另一实施例，其通常略微类似于图16a-图16d所示。图17a示出了沿图16a所示俯视图的线a-a的横截面，图17b示出了沿着线b-b的横截面。

图17c示出了沿着线b-b的替代实施例的横截面。

图17d示出了沿图16a所示的俯视图的线c-c的横截面。

优点

在各种实施例中，其所公开的创新提供至少以下优点中的一个或多个。然而，并不是所有这些优点都是由所公开的每一项创新产生的，并且下列的优点并不限制各种要求保护的发明。

·导通电阻较低的功率半导体组件；

·成本较低的功率半导体组件；

·不需要磊晶材料的功率半导体组件；

·具有更好的电荷平衡控制的功率超级接面半导体组件；

·可整合的功率半导体组件；

·具有更强耐用性的功率半导体组件；

·具有较高崩溃电压的功率半导体组件；

·具有多个独立电源驱动器的晶粒；以及

·具有多个独立电源驱动器的晶粒，加上小信号电路，全部整合到一起。

根据一些但不必然全部的实施例，提供：一种横向功率半导体组件，包括：第一导电型的源极区；第二导电型的基极区及闸极，闸极电容耦合到基极区的一部分，基极区的一部分与源极区横向相邻；第一导电型的汲极区；第一导电型的漂移区，其以电气关系横向插入于汲极区和基极区之间，使得当闸极具有使基极区的一部分反转以在其中形成一通道的电压时，多数载流子可以从源极区通过通道、漂移区到汲极区；其中，源极区、基极区、漂移区及汲极区都位于第二导电型的半导体基板的单一表面附近，以当通道存在时，允许载流子的主要横向流动；以及第二导电型的多个电荷平衡区，其横向限制漂移区的一部分，并且电荷平衡区被绝缘沟槽横向侧接；其中，当闸极没有反转基极区时，在源极区和汲极区之间存在反向偏压，漂移区及与漂移区相邻的电荷平衡区在发生崩溃前实质上为被空乏。

根据一些但不必然全部的实施例，提供：一种横向功率半导体组件，包括：第一导电型的源极区；第二导电型的基极区及闸极，闸极电容耦合到基极区的一部分；第一导电型的汲极区；第一导电型的漂移区，其以电气关系横向插入于汲极区和基极区之间，使得当闸极具有使基极区的一部分反转以在其中形成一通道的电压时，多数载流子可以从源极区通过通道、漂移区到汲极区；其中，源极区、基极区、漂移区及汲极区都位于大部分的第二导电型半导体材料之内；第二导电型的多个电荷平衡区，其横向侧接漂移区，并且电荷平衡区被绝缘沟槽横向侧接；以及第一导电型的多个底部区，其位于沟槽下方；其中，当在源极区和汲极区之间存在反向偏压时，第二导电型的电荷平衡区的空乏部的空间电荷将至少部分地平衡漂移区的空乏部的空间电荷，并且第一导电型底部区的空乏部的空间电荷将至少部分地平衡第二导电型半导体大部分的空乏部的空间电荷。

根据一些但不必然全部的实施例，提供：一种横向功率半导体组件，包括：第一导电型的源极区；第二导电型的基极区及闸极，闸极电容耦合到基极区的一部分；第一导电型的汲极区；第一导电型的漂移区，其以电气关系横向插入于汲极区和基极区之间，使得当闸极具有使基极区的一部分反转以在其中形成一通道的电压时，多数载流子可以从源极区通过通道、横向通过漂移区到汲极区；其中，源极区、基极区、漂移区及汲极区都位于大部分的第二导电型半导体材料之内；第二导电型的多个电荷平衡区，其横向侧接漂移区，并且电荷平衡区被绝缘沟槽横向侧接；以及第二导电型的上部区，其覆盖在漂移区上；其中，当在源极区和汲极区之间存在反向偏压时，第二导电型的电荷平衡区和上部区空乏部的空间电荷将至少部分地平衡漂移区的空乏部的空间电荷。

根据一些但不必然全部的实施例，提供：一种横向功率半导体组件，包括：n型的源极区；p型的基极区及闸极，闸极电容耦合到基极区的一部分；n型的汲极区；n型的漂移区，其以电气关系横向插入于汲极区和基极区之间，使得当闸极具有使基极区的一部分反转以在其中形成一通道的正电压时，电子可以从源极区通过通道、横向通过漂移区到汲极区；其中，源极区、基极区、漂移区及汲极区都位于大部分的p型半导体材料之内；以及p型的多个电荷平衡区，其横向侧接漂移区，并且电荷平衡区被绝缘沟槽横向侧接，绝缘沟槽包括不动的正静电荷；以及其中，当在源极区和汲极区之间存在反向偏压时，p型的电荷平衡区的空乏部的负空间电荷将至少部分地平衡漂移区的空乏部的正空间电荷与绝缘沟槽中不动的电荷。

根据一些但不必然全部的实施例，提供：一种功率半导体组件，包括在单个晶粒上的多个横向功率晶体管，每个横向功率晶体管包括：第一导电型的源极区；第二导电型的基极区及闸极，闸极电容耦合到基极区的一部分；第一导电型的汲极区；第一导电型的漂移区，其以电气关系横向插入于汲极区和基极区之间，使得当闸极具有使基极区的一部分反转以在其中形成一通道的电压时，多数载流子可以从源极区通过通道、横向通过漂移区到汲极区；其中，源极区、基极区、漂移区及汲极区都位于大部分的第二导电型半导体材料之内；第二导电型的多个电荷平衡区，其横向侧接漂移区，并且电荷平衡区被绝缘沟槽横向侧接；其中，当在源极区和汲极区之间存在反向偏压时，第二导电型的电荷平衡区和上部区的空乏部的空间电荷将至少部分地平衡漂移区的空乏部的空间电荷；以及其中，横向功率晶体管的相应的汲极区由大部分的第二导电型半导体材料的中间部分彼此隔离。

根据一些但不必然全部的实施例，提供：一种横向功率半导体组件，包括：第一导电型的源极区；第二导电型的基极区及闸极，闸极电容耦合到基极区的一部分；第一导电型的汲极区；第一导电型的漂移区，其以电气关系横向插入于汲极区和基极区之间，使得当闸极具有使基极区的一部分反转以在其中形成一通道的电压时，多数载流子可以从源极区通过通道、横向通过漂移区到汲极区；其中，源极区、基极区、漂移区及汲极区都位于第二导电型阱内，第二导电型阱覆盖一第一导电型掩埋层，第一导电型掩埋层又覆盖大部分的第二导电型半导体材料；第二导电型的多个电荷平衡区，其横向侧接漂移区，并且电荷平衡区被绝缘沟槽横向侧接；以及其中，当在源极区和汲极区之间存在反向偏压时，第二导电型的电荷平衡区的空乏部的空间电荷将至少部分地平衡漂移区的空乏部的空间电荷。

根据一些但不必然全部的实施例，提供：一种具有双极导通的横向功率半导体组件，包括：第一导电型的射极区；第二导电型的基极区及闸极，闸极电容耦合到基极区的一部分；第二导电型的集极区；第一导电型的漂移区，其以电气关系横向插入于集极区和基极区之间，使得当闸极具有使基极区的一部分反转以在其中形成一通道的电压时，多数载流子可以从射极区通过通道、漂移区到集极区，以及少数载流子从集极区通过漂移区而植入射极区；以及第二导电型的多个电荷平衡区，其横向侧接漂移区，并且电荷平衡区被绝缘沟槽横向侧接；其中，当在射极区和集极区之间存在反向偏压时，第二导电型的电荷平衡区的空乏部的空间电荷将至少部分地平衡漂移区的空乏部的空间电荷。

根据一些但不必然全部的实施例，提供：一种用于切换电功率的方法，包括：驱动横向功率半导体组件的闸极，包括：第一导电型的源极区；第二导电型的基极区及闸极，闸极电容耦合到基极区的一部分，基极区的一部分与源极区横向相邻；第一导电型的汲极区；第一导电型的漂移区，其以电气关系横向插入于汲极区和基极区之间，使得当闸极具有使基极区的一部分反转以在其中形成一通道的电压时，多数载流子可以从源极区通过通道、漂移区到汲极区；其中，源极区、基极区、漂移区及汲极区都位于第二导电型的一半导体基板的单一表面附近，以当通道存在时，允许载流子的主要横向流动；以及第二导电型的多个电荷平衡区，其横向限制漂移区的一部分；其中，当闸极没有反转基极区时，在源极区和汲极区之间存在反向偏压，漂移区及与漂移区相邻的电荷平衡区在发生崩溃前实质上为被空乏。

根据一些但不必然全部的实施例，提供：一种借由驱动横向功率半导体组件的闸极以用于切换电功率的方法，半导体组件包括：第一导电型的源极区；第二导电型的基极区及闸极，闸极电容耦合到基极区的一部分；第一导电型的汲极区；第一导电型的漂移区，其以电气关系横向插入于汲极区和基极区之间，使得当闸极具有使基极区的一部分反转以在其中形成一通道的电压时，多数载流子可以从源极区通过通道、漂移区到汲极区；其中，源极区、基极区、漂移区及汲极区都位于大部分的第二导电型半导体材料之内；第二导电型的多个电荷平衡区，其横向侧接漂移区，并且电荷平衡区被绝缘沟槽横向侧接；以及第一导电型的多个底部区，其位于沟槽下方；其中，当在源极区和汲极区之间存在反向偏压时，第二导电型的电荷平衡区的空乏部的空间电荷将至少部分地平衡漂移区的空乏部的空间电荷，并且第一导电型底部区的空乏部的空间电荷将至少部分地平衡第二导电型半导体大部分的空乏部的空间电荷。

根据一些但不必然全部的实施例，提供：一种借由驱动横向功率半导体组件的闸极以用于切换电功率的方法，半导体组件包括：第一导电型的源极区；第二导电型的基极区及闸极，闸极电容耦合到基极区的一部分；第一导电型的汲极区；第一导电型的漂移区，其以电气关系横向插入于汲极区和基极区之间，使得当闸极具有使基极区的一部分反转以在其中形成一通道的电压时，多数载流子可以从源极区通过通道、横向通过漂移区到汲极区；其中，源极区、基极区、漂移区及汲极区都位于大部分的第二导电型半导体材料之内；第二导电型的多个电荷平衡区，其横向侧接漂移区，并且电荷平衡区被绝缘沟槽横向侧接；以及第二导电型的一上部区，其覆盖在漂移区上；其中，当在源极区和汲极区之间存在反向偏压时，第二导电型的电荷平衡区和上部区空乏部的空间电荷将至少部分地平衡漂移区的空乏部的空间电荷。

根据一些但不必然全部的实施例，提供：一种借由驱动横向功率半导体组件的闸极以用于切换电功率的方法，半导体组件包括：n型的源极区；p型的基极区及闸极，闸极电容耦合到基极区的一部分；n型的汲极区；n型的漂移区，其以电气关系横向插入于汲极区和基极区之间，使得当闸极具有使基极区的一部分反转以在其中形成一通道的正电压时，电子可以从源极区通过通道、横向通过漂移区到汲极区；其中，源极区、基极区、漂移区及汲极区都位于大部分的p型半导体材料之内；以及p型的多个电荷平衡区，其横向侧接漂移区，并且电荷平衡区被绝缘沟槽横向侧接，绝缘沟槽包括不动的正静电荷；以及其中，当在源极区和汲极区之间存在反向偏压时，p型的电荷平衡区的空乏部的负空间电荷将至少部分地平衡漂移区的空乏部的正空间电荷与绝缘沟槽中不动的电荷。

根据一些但不必然全部的实施例，提供：一种借由驱动横向功率半导体组件的闸极以用于切换电功率的方法，半导体组件包括：在单个晶粒上的多个横向功率晶体管，每个横向功率晶体管包括：第一导电型的源极区；第二导电型的基极区及闸极，闸极电容耦合到基极区的一部分；第一导电型的汲极区；第一导电型的漂移区，其以电气关系横向插入于汲极区和基极区之间，使得当闸极具有使基极区的一部分反转以在其中形成一通道的电压时，多数载流子可以从源极区通过通道、横向通过漂移区到汲极区；其中，源极区、基极区、漂移区及汲极区都位于大部分的第二导电型半导体材料之内；第二导电型的多个电荷平衡区，其横向侧接漂移区，并且电荷平衡区被绝缘沟槽横向侧接；其中，当在源极区和汲极区之间存在反向偏压时，第二导电型的电荷平衡区和上部区的空乏部的空间电荷将至少部分地平衡漂移区的空乏部的空间电荷；以及其中，横向功率晶体管的相应的汲极区由大部分的第二导电型半导体材料的中间部分彼此隔离。

根据一些但不必然全部的实施例，提供：一种借由驱动横向功率半导体组件的闸极以用于切换电功率的方法，半导体组件包括：第一导电型的源极区；第二导电型的基极区及闸极，闸极电容耦合到基极区的一部分；第一导电型的汲极区；第一导电型的漂移区，其以电气关系横向插入于汲极区和基极区之间，使得当闸极具有使基极区的一部分反转以在其中形成一通道的电压时，多数载流子可以从源极区通过通道、横向通过漂移区到汲极区；其中，源极区、基极区、漂移区及汲极区都位于第二导电型阱内，第二导电型阱覆盖第一导电型掩埋层，第一导电型掩埋层又覆盖大部分的第二导电型半导体材料；第二导电型的多个电荷平衡区，其横向侧接漂移区，并且电荷平衡区被绝缘沟槽横向侧接；以及其中，当在源极区和汲极区之间存在反向偏压时，第二导电型的电荷平衡区的空乏部的空间电荷将至少部分地平衡漂移区的空乏部的空间电荷。

根据一些但不必然全部的实施例，提供：一种借由驱动具有双极导通的横向功率半导体组件的闸极以用于切换电功率的方法，半导体组件包括：第一导电型的射极区；第二导电型的基极区及闸极，闸极电容耦合到基极区的一部分；第二导电型的集极区；第一导电型的漂移区，其以电气关系横向插入于集极区和基极区之间，使得当闸极具有使基极区的一部分反转以在其中形成一通道的电压时，多数载流子可以从射极区通过通道、漂移区到集极区，以及少数载流子从集极区通过漂移区而植入射极区；以及第二导电型的多个电荷平衡区，其横向侧接漂移区，并且电荷平衡区被绝缘沟槽横向侧接；其中，当在射极区和集极区之间存在反向偏压时，第二导电型的电荷平衡区的空乏部的空间电荷将至少部分地平衡漂移区的空乏部的空间电荷。

根据一些但不必然全部的实施例，提供了用于横向功率组件的方法和系统以及用于操作它们的方法，其以新的方式实现电荷平衡。在本发明的第一教示中，横向传导路径由相反导电类型的区域横向侧接，相反导电类型的区域与隔离沟槽自对准，隔离沟槽界定汲极区的表面几何形状。在本发明的第二教示中，其可以单独使用或与第一教示协同组合，其中汲极区是自隔离的。在本发明的第三教示中，其可以与第一和/或第二教示的协同组合，其中源极区也彼此隔离。在本发明的第四教示中，横向传导路径也由相反导电类型的附加区域覆盖。

修改和变化

如本领域技术人员将认识到的，本发明中描述的创新概念可以在很大范围的应用中被修改和变化，因此专利目标的范围不限于任何给出的具体示范性教导。其旨在包含落入所附权利要求书的精神和广泛范围内的所有替代方案、修改和变化。

例如，应当注意，深n+下沉区可以比n型漂移层更深或更浅。此外，可以通过使用填充有诸如钨的导电材料并被由磷或砷植入所形成的n+层包围的深沟槽来形成n+下沉区。

例如，还应当注意，常用的技术例如局部场氧化(localfieldoxidation,locos)可用于形成厚场氧化物。

实现高崩溃和低电阻所需的掺杂水平由众所周知的电荷平衡条件决定。使用本公开中描述的方法制造的组件的具体电特性取决于许多因素，包括层的厚度、它们的掺杂水平、所使用的材料、布局的几何形状等。本发明所属领域中的技术人员将意识到，可以使用仿真、实验或其组合来确定按预期操作所需的设计参数。

虽然本公开中所示的图形在质量上是正确的，但是在实践中使用的几何形状可能不同，并且不应被视为限制。本发明所属领域中的技术人员应当理解，实际的单元布局将根据实现的细节而变化，并且本文所示的任何描述不应被视为以任何方式的限制。

虽然这里仅示出了n通道mosfet，但是通过本发明，p通道mosfet可以简单地通过改变永久电荷的极性(如果有的话)和交换任何图中的n型和p型区域来实现。这是本发明所属领域中的技术人员所熟知的。

另外，尽管仅示出了mosfet和igbt，但是使用本发明可实现许多其它组件结构，包括二极管、闸流体、jfet、bjt等。

应当注意，深n+下沉区可以比n型漂移层更深或更浅。此外，可以通过使用填充有诸如钨的导电材料并被由磷或砷植入所形成的n+层包围的深沟槽来形成n+下沉区。

在一些实施例中，用于平衡区112的宽度部分取决于平衡区112和漂移区122之间的掺杂浓度的比率。

还应当理解，上述实施例的许多组合可以被实现。

本发明所属领域的相关技术领域的技术人员将认识到，其它发明构思也可以在前述中直接地或在其中公开。没有发明是被放弃的。

本发明中的任何描述都不应被理解为暗示任何特定的元素、步骤或功能是必须包含在权利要求书内的基本要素：被授权目标的范围仅由核准的权利要求书界定。

所提出的权利要求书旨在尽可能全面，无故意放弃、奉献或抛弃。