一种显示面板、显示面板的制备方法、以及显示装置与流程

本申请属于显示
技术领域：
，具体讲，涉及一种显示面板、显示面板的制备方法、以及显示装置。
背景技术：
：显示面板，包括液晶显示面板(LiquidCrystalDisplay，LCD)和有机发光二极管面板(OLED)等。例如，图1为现有的液晶显示面板的结构示意图，如图1所示，液晶显示面板包括下基板100和上基板200。上基板200上通常设置有彩色滤光片(未图示)，下基板100上集成有薄膜晶体管，上基板200和下基板100之间加入液晶层400，根据液晶显示面板的显示模式，液晶层400由相应的液晶材料构成。上基板200和下基板100背向液晶层400的一侧分别贴附有上偏光片300和下偏光片300’。其中，下基板100包括由多条数据线和多条栅线交叉限定的多个子像素单元，多个子像素单元呈矩阵分布，每个子像素单元包括像素电极和薄膜晶体管(ThinFilmTransistor，简称TFT)，薄膜晶体管的源极连接于数据线，薄膜晶体管的漏极连接于像素电极，薄膜晶体管的栅极连接于栅线，栅线连接于栅极驱动电路，栅极驱动电路通过栅线控制薄膜晶体管的导通和截止，当薄膜晶体管导通时，数据线通过该薄膜晶体管给相应的像素电极提供数据电压，以对该像素电极进行充电。薄膜晶体管包括半导体层、栅极和源/漏极。半导体层包括源/漏极区域和位于源/漏极区域之间的沟道区，且其可以有低温多晶硅或非晶硅形成。通常使用低温多晶硅，因为其比非晶硅具有更高的电子迁移率。但低温多晶硅TFT有着比非晶硅TFT更高的关态泄漏电流(offcurrent)，同时低温多晶硅在光照射后易产生光生载流子，产生漏流。在低温多晶硅TFT实际制造中会采用金属挡光层阻挡背光对TFT照射，即便如此，在打开背光后，TFT的漏流仍然具有大幅度增长。鉴于此，特提出本申请。技术实现要素：本申请的首要发明目的在于提出一种显示面板。本申请的第二发明目的在于提出该显示面板制备方法。本申请的第三发明目的在于提出包括该显示面板的显示装置。为了完成本申请的目的，采用的技术方案为：本申请涉及一种显示面板，所述显示面板包括薄膜晶体管，所述薄膜晶体管包括半导体层，所述半导体层包括沟道区、轻掺杂区和重掺杂区；所述轻掺杂区位于所述沟道区与所述重掺杂区之间；所述轻掺杂区中掺杂有用于形成深能级的元素。优选的，所述轻掺杂区中掺杂有磷元素。优选的，所述用于形成深能级的元素选自ⅠB族元素、ⅡB族元素、ⅥA族元素、ⅦB族元素、Ⅷ族元素、ⅡA族组元素和ⅢA族组元素中的至少一种。优选的，所述ⅠB族元素选自Cu、Ag、Au中的至少一种；所述ⅡB族元素选自Zn、Cd、Hg中的至少一种；所述ⅥA族元素选自S、Te、Se、O中的至少一种；所述ⅦB族元素选自Mn；所述Ⅷ族元素选自Fe、Co、Ni中的至少一种；所述ⅡA族组元素选自Mg、Be中的至少一种；所述ⅢA族组元素选自In、Tl中的至少一种。优选的，所述用于形成深能级的元素选自Cu、Ag、Au中的至少一种。优选的，所述用于形成深能级的元素的掺杂量为每立方厘米内掺杂1012～1014个原子。优选的，所述轻掺杂区宽度为1.0～2.0μm。优选的，所述薄膜晶体管为低温多晶硅薄膜晶体管。优选的，所述薄膜晶体管包括遮光层，所述半导体层的一侧设置有栅极绝缘层，所述遮光层设置于所述半导体层的另一侧；所述遮光层在所述半导体层的正投影覆盖所述沟道区。本申请涉及一种显示装置，包括本申请的显示面板。本申请涉及一种制造显示面板的方法，所述显示面板包括薄膜晶体管，所述薄膜晶体管的制备至少包括以下步骤：形成轻掺杂区；在所述轻掺杂区掺杂用于形成深能级的元素。优选的，所述形成轻掺杂区的过程包括：形成半导体层，在所述半导体层上形成第一光刻胶图案，然后进行磷掺杂，未被所述第一光刻胶图案覆盖的区域形成重掺杂区，被所述第一光刻胶图案覆盖的区域形成无掺杂区；剥离所述第一光刻胶图案，在所述半导体层上形成栅极绝缘层；在所述栅极绝缘层上形成栅极金属层；在所述栅极金属层上形成第二光刻胶图案，沿所述第二光刻胶图案指向所述无掺杂区的方向，所述第二光刻胶图案的投影区域位于所述无掺杂区的投影区域内，且所述第二光刻胶图案的面积小于所述无掺杂区的面积；刻蚀未被所述第二光刻胶图案覆盖的所述栅极金属层和所述栅极绝缘层，然后进行磷掺杂，被所述栅极绝缘层覆盖的所述无掺杂区形成沟道区，未被所述栅极绝缘层覆盖的所述无掺杂区形成轻掺杂区。优选的，所述用于形成深能级的元素选自ⅠB族元素、ⅡB族元素、ⅥA族元素、ⅦB族元素、Ⅷ族元素、ⅡA族组元素和ⅢA族组元素中的至少一种。优选的，所述ⅠB族元素选自Cu、Ag、Au中的至少一种；所述ⅡB族元素选自Zn、Cd、Hg中的至少一种；所述ⅥA族元素选自S、Te、Se、O中的至少一种；所述ⅦB族元素选自Mn；所述Ⅷ族元素选自Fe、Co、Ni中的至少一种；所述ⅡA族组元素选自Mg、Be中的至少一种；所述ⅢA族组元素选自In、Tl中的至少一种。本申请的技术方案至少具有以下有益的效果：本申请通过在薄膜晶体管的轻掺杂区内掺杂用于形成深能级(deep-state)的元素，这些元素可以起施主作用，也可以起受主作用，可以产生多次电离而形成多个能级；通过掺杂产生深能级后，由光激发产生的电子-空穴对可以经由这些深能级复合，减少了可参与导电的自由电子/空穴，因而可以降低TFT的关态泄漏电流(offcurrent)。附图说明图1为现有的液晶显示面板的结构示意图；图2本申请实施例提供的一种薄膜晶体管的结构示意图；图3为Si元素的能带图；图4为本申请实施例提供的显示装置的结构示意图；图5为本申请实施例提供的薄膜晶体管的制备流程图。具体实施方式本申请涉及一种显示面板，显示面板包括薄膜晶体管1(Thin-filmtransistor，简称TFT)，图2为本申请实施例提供的一种薄膜晶体管1的结构示意图(图中的虚线框内表示薄膜晶体管1)，薄膜晶体管1包括半导体层10、栅极23、源极24和漏极25，源极24与数据线(图中未示出)连接，漏极25与像素电极26连接，栅极23用于与栅极线(图中未示出)连接；半导体层10包括沟道区101、轻掺杂区102和重掺杂区103；轻掺杂区102位于沟道区101与重掺杂区103之间。在多晶硅TFT的源/漏极区域和沟道区101域之间形成轻掺杂区102可以减小其关态泄漏电流。轻掺杂区102可以降低LTPS-TFT一到两个量级的漏流，然而TFT光生漏流也主要发生在LDD区域，轻掺杂区102受光照射后产生光生载流子，在轻掺杂区102内的强场作用下，电子/空穴对被拉扯到不同方向，因而可以检测出漏流。在本申请中，轻掺杂区102中掺杂有用于形成深能级的元素。本申请通过掺杂在轻掺杂区102产生深能级(deep-state)后，由光激发产生的电子-空穴对可以经由这些深能级(deep-state)复合，减少了可参与导电的自由电子/空穴，因而可以降低薄膜晶体管1的漏流。本申请中的用于形成深能级的元素是指使轻掺杂区102内的Si元素的电子能够形成靠近本征能级(Ei)的深能级(deep-state)的元素。用于形成深能级的元素又称为深能级杂质，深能级杂质的位置位于禁带中心附近，电离能较大，施主能级远离导带底，受主能级远离价带顶。在室温下，处于这些杂质能级上的杂质一般不电离，对半导体材料的载流子没有贡献，但是它们可以作为电子或空穴的复合中心，影响非平衡少数载流子的寿命。深能级杂质可以起施主作用，也可以起受主作用；可以产生多次电离而形成多个能级。Si元素的能带图如图3所示，如图3所示，Ev称为价带顶，Ec称为导带底，深能级(deep-state)靠近本征能级(Ei)，e-表示电子，h+表示空穴；如图中左边的椭圆所示，在光激发时产生了电子/空穴对；如图中右边所示，当产生深能级(deep-state)后，电子/空穴对可经由深能级(deep-state)复合，从而可减少可参与导电的自由电子/空穴。深能级杂质的基本特点为：一是不容易电离，对载流子浓度影响不大；二是一般会产生多重能级，甚至既产生施主能级也产生受主能级；三是能起到复合中心作用，使少数载流子寿命降低；四是深能级杂质电离后以为带电中心，对载流子起散射作用，使载流子迁移率减小，导电性能下降。轻掺杂区102中掺杂有磷元素，掺杂量为每立方厘米内掺杂1017～1018个磷原子。作为本申请显示面板的一种改进，用于形成深能级的元素选自ⅠB族元素、ⅡB族元素、ⅥA族元素、ⅦB族元素、Ⅷ族元素、ⅡA族组元素和ⅢA族组元素中的至少一种。具体的，ⅠB族元素选自Cu、Ag、Au中的至少一种；其中，Au是替代式杂质(形成一个施主型深能级Au[EV+0.35eV]和一个受主型深能级Au([Ec－0.54eV]，其他的能级也可能太深(进入了能带)而检测不到)；Au原子在半导体中的带电状态与半导体的型号和掺杂浓度有关，即在n型半导体中容易获得电子而成为Au-，在p型半导体中容易失去电子而成为Au+。Cu形成3个受主型深能级，Ag形成一个受主型深能级。ⅡB族元素选自Zn、Cd、Hg中的至少一种；Zn、Cd都是替代式杂质(各形成2个受主能级)，Hg还形成2个施主能级。ⅥA族元素选自S、Te、Se、O中的至少一种；S是替代式杂质(形成3个施主能级)，Te是替代式杂质(形成2个施主能级)。ⅦB族元素选自Mn；Mn是替代式杂质(形成施主能级)；Ⅷ族元素选自Fe、Co、Ni中的至少一种；Fe是替代式杂质(形成施主能级)。Co、Ni是替代式杂质(各形成2个受主能级)。作为本申请显示面板的一种改进，用于形成深能级的元素选自Cu、Ag、Au中的至少一种。采用Cu、Ag、Au元素，深能级的形成效率更高。作为本申请显示面板的一种改进，用于形成深能级的元素的掺杂量为每立方厘米内掺杂1012～1014个原子。如果搀杂量过小，则会导致深能级形成不足，达不到降低漏电流的效果；如果搀杂量过大，则会导致轻掺杂区内阻抗下降太多，薄膜晶体管的特性变差。作为本申请显示面板的一种改进，重掺杂区103、轻掺杂区102和沟道区101沿第一方向(w—w’方向)依次设置，轻掺杂区102在该第一方向上的宽度为1.0～2.0μm。如果轻掺杂区102的长度过长，其阻抗会更大；由于在薄膜晶体管1的制备中会存在一些偏差，因此选择其宽度大于1μm，如果其宽度进一步缩小，则会影响其减小关态泄漏电流的功能。作为本申请显示面板的一种改进，薄膜晶体管1为低温多晶硅薄膜晶体管(low-temperaturepolysiliconthin-filmtransistor，LTPS-TFT)。低温多晶硅薄膜晶体管的物理电学特性较a-SiTFT性能更加优异，具有更高的集成度，可以实现驱动电路的集成，甚至计算机系统的集成，外接元件大量减少，器件的性能得到大幅度提升，更加可靠，器件的成本更低。作为本申请显示面板的一种改进，如图2所示，薄膜晶体管1包括遮光层27，半导体层10的一侧设置有栅极绝缘层21，遮光层27设置于半导体层10的另一侧；遮光层27在半导体层10的正投影覆盖沟道区101。遮光层27用于阻止光进入沟道区101，其面积与沟道区101的面积相同或比其更大。遮光层27可选用遮光性能良好的材料制备而成，例如金属。如图4所示，本发明实施例还提供一种显示装置，包括上述的显示面板。其中，显示面板500的具体结构和原理与上述实施例相同，在此不再赘述。显示装置可以是例如触摸显示屏、手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有液晶显示功能的电子设备。本申请还涉及该显示面板的制造方法，显示面板包括薄膜晶体管1，薄膜晶体管1的制备至少包括以下步骤：形成轻掺杂区102；在轻掺杂区102掺杂用于形成深能级的元素。其中，形成轻掺杂区102的过程包括：形成半导体层10，在半导体层10上形成第一光刻胶30图案，然后进行磷掺杂，未被第一光刻胶30图案覆盖的区域形成重掺杂区103，被第一光刻胶30图案覆盖的区域形成无掺杂区20；剥离第一光刻胶30图案，在半导体层10上形成栅极绝缘层21；在栅极绝缘层21上形成栅极金属层22；在栅极金属层22上形成第二光刻胶40图案，沿第二光刻胶40图案指向无掺杂区20的方向，第二光刻胶40图案的投影区域位于无掺杂区20的投影区域内，且第二光刻胶40图案的面积小于无掺杂区20的面积；刻蚀未被第二光刻胶40图案覆盖的栅极金属层22和栅极绝缘层21，然后进行磷掺杂，被栅极绝缘层21覆盖的无掺杂区20形成沟道区101，未被栅极绝缘层21覆盖的无掺杂区20形成轻掺杂区102。作为本申请制造方法的一种改进，用于形成深能级的元素选自ⅠB族元素、ⅡB族元素、ⅥA族元素、ⅦB族元素、Ⅷ族元素、ⅡA族组元素和ⅢA族组元素中的至少一种。作为本申请制造方法的一种改进，ⅠB族元素选自Cu、Ag、Au中的至少一种；ⅡB族元素选自Zn、Cd、Hg中的至少一种；ⅥA族元素选自S、Te、Se、O中的至少一种；ⅦB族元素选自Mn；Ⅷ族元素选自Fe、Co、Ni中的至少一种；ⅡA族组元素选自Mg、Be中的至少一种ⅢA族组元素选自In、Tl中的至少一种。按照本申请实施例的方法制备显示面板中的薄膜晶体管，制备工艺的流程图如图5所示，具体为：1、沉积形成一层半导体层10；2、在半导体层10上形成第一光刻胶30图案，然后进行高浓度磷掺杂，搀杂量为每立方厘米内掺杂大于1019个原子；未被第一光刻胶30图案覆盖的区域掺杂了高剂量磷而形成重掺杂区103，被第一光刻胶30图案覆盖的区域未掺杂元素形成无掺杂区20，用于后续形成轻掺杂区102和沟道区101；3、剥离第一光刻胶30图案，在半导体层10上形成栅极绝缘层21，在栅极绝缘层21上形成栅极金属层22；4、在栅极金属层22上形成第二光刻胶40图案，沿第二光刻胶40图案指向无掺杂区20的方向，第二光刻胶40图案的投影区域位于无掺杂区20的投影区域内，且第二光刻胶40图案的面积小于无掺杂区20的面积；即第二光刻胶40所对应的区域用于形成沟道区101，未被第二光刻胶40覆盖的无掺杂区20用于形成轻掺杂区102；刻蚀未被第二光刻胶40图案覆盖的栅极金属层22和栅极绝缘层21，栅极金属层22经刻蚀形成栅极23；5、进行低浓度磷掺杂，搀杂量为每立方厘米内掺杂1017～1018个磷原子；被栅极绝缘层21覆盖的无掺杂区20形成沟道区101；未被栅极绝缘层21覆盖的无掺杂区20形成轻掺杂区102；6、继续在轻掺杂区102内掺杂用于形成深能级的元素，得本申请的薄膜晶体管，将该薄膜晶体管继续进行组装，得到显示面板，进行关态泄漏电流(offcurrent)的检测。按照上述方法制备薄膜晶体管1#～薄膜晶体管12#以及薄膜晶体管D1#，薄膜晶体管的轻掺杂区中掺杂元素及掺杂量如表1所示。需要说明的是，表1和表2中的薄膜晶体管1#～薄膜晶体管12#除了掺杂的深能级元素和含量不同以外，其余物理参数(比如沟道区长宽比、轻掺杂区面积等)几乎一致，其中沟道区的长宽比均为20:5。表1：编号深能级元素种类搀杂量薄膜晶体管1#Cu1012个原子/cm3薄膜晶体管2#Cu1013个原子/cm3薄膜晶体管3#Cu1014个原子/cm3薄膜晶体管4#Ag1013个原子/cm3薄膜晶体管5#Au1013个原子/cm3薄膜晶体管6#S1013个原子/cm3薄膜晶体管7#Mn1013个原子/cm3薄膜晶体管8#Fe1013个原子/cm3薄膜晶体管9#Mg1013个原子/cm3薄膜晶体管10#In1013个原子/cm3薄膜晶体管11#Cu1011个原子/cm3薄膜晶体管12#Cu1015个原子/cm3薄膜晶体管D1#——其中，“—”表示未掺杂任何深能级元素。得到的检测结果如表2所示：表2：根据上述实验可知，本申请通过在轻掺杂区内掺杂相应元素后，漏电流较对比例大大减小，从而进一步证实本申请通过在轻掺杂区内掺杂用于使Si元素形成深能级的元素后，可以降低薄膜晶体管的漏流。通过编号为D1#的薄膜晶体管的实验数据可知，本申请掺杂有深能级元素的薄膜晶体管1#～12#均能显著降低薄膜晶体管漏流。通过编号为1#～3#的薄膜晶体管的实验数据可知，当采用Cu掺杂时，掺杂量为每立方厘米内掺杂1012、1013、1014个原子时，均能显著降低薄膜晶体管漏流。通过编号为11#的薄膜晶体管的实验数据可知，如果用于形成深能级的元素的掺杂量过小，则会导致深能级形成不足，则降低薄膜晶体管漏流的效果较差；通过编号为12#的薄膜晶体管的实验数据可知，如果用于形成深能级的元素的掺杂量过高，降低薄膜晶体管漏流的效果也较差。本申请虽然以较佳实施例公开如上，但并不是用来限定权利要求，任何本领域技术人员在不脱离本申请构思的前提下，都可以做出若干可能的变动和修改，因此本申请的保护范围应当以本申请权利要求所界定的范围为准。当前第1页1 2 3