晶体管结构、显示装置以及制造晶体管结构的方法与流程

本申请要求享有2016年4月29日向韩国专利局提交的韩国专利申请第10-2016-0053025号的优先权和权益；该韩国专利申请的公开通过引用合并于本文。

技术领域涉及一种晶体管结构、一种包括该晶体管结构的液晶显示装置以及一种制造该晶体管结构的方法。

背景技术：

显示装置可以根据输入信号显示图像。显示装置的各种类型可以包括液晶显示(lcd)装置、有机发光显示(oled)装置以及其他。

诸如液晶显示装置的显示装置可以包括场生成电极以及液晶层，场生成电极诸如像素电极和公共电极。电压可以施加至场生成电极以在液晶层中生成电场，以用于控制入射光的传输，由此显示图像。

显示装置可以包括晶体管和遮光构件。晶体管可以控制电压的施加并且可以布置在由遮光构件所覆盖的遮光区域中。遮光区域的大小可以影响由显示装置所显示的图像的质量。

技术实现要素：

在实施例中，一种阵列基板可以是/包括晶体管结构。

实施例可以涉及一种包括具有高孔径比的像素的阵列基板。

实施例可以涉及一种包括具有稳定电特性的薄膜晶体管的阵列基板。

实施例可以涉及一种适用于高分辨率显示装置的阵列基板。

实施例可以涉及一种具有高孔径比的显示装置，例如液晶显示装置。

实施例可以涉及一种包括具有稳定电特性的薄膜晶体管的显示装置，例如液晶显示装置。

实施例可以涉及一种包括适用于高分辨率显示装置的阵列基板的显示装置，例如液晶显示装置。

实施例可以涉及一种制造包括具有高孔径比的像素的阵列基板的方法。

实施例可以涉及一种制造包括具有稳定电特性的薄膜晶体管的阵列基板的方法。

实施例可以涉及一种制造适用于高分辨率显示装置的阵列基板的方法。

根据实施例，一种阵列基板(其可以是/包括晶体管结构)可以包括以下元件：第一基板(或基底基板)；布置在第一基板上的结构构件，包括定位在第一基板的上表面之上的上表面，并且包括从结构构件的上表面向第一基板的上表面延伸的侧表面；布置在结构构件的侧表面上的栅电极；与栅电极绝缘并且彼此间隔开的源电极和漏电极；以及接触源电极和漏电极中的每一个的半导体构件，其中源电极或漏电极布置在结构构件的上表面上。

栅电极可以布置在结构构件的侧表面上。

结构构件的侧表面可以包括倾斜表面，并且栅电极可以沿着倾斜表面布置。

半导体构件可以布置在栅电极上，并且可以包括具有与结构构件的侧表面的倾斜表面相同斜率的倾斜表面。

阵列基板可以包括电连接源电极和漏电极的沟道，其中沟道沿着半导体构件的倾斜表面延伸。沟道可以是半导体构件的一部分。

栅电极的一端可以在垂直方向上与结构构件的上表面重叠，并且栅电极的另一端可以在垂直方向上不与结构构件的上表面重叠。

半导体构件的一端可以在垂直方向上与结构构件的上表面重叠，并且半导体构件的另一端可以在垂直方向上不与结构构件的上表面重叠。

半导体构件可以在水平方向上与结构构件的侧表面重叠。

结构构件的侧表面与第一基板的上表面之间的角度可以是直角。

结构构件的侧表面与第一基板的上表面之间的角度可以是锐角。

阵列基板可以进一步包括以下元件：与栅电极连接并且在第一方向上延伸的栅极线；以及与源电极连接并且在第二方向上延伸的数据线，其中数据线的一部分布置在结构构件上。

源电极和漏电极可以布置在栅电极上。

栅电极可以布置在源电极和漏电极上。

源电极和漏电极可以布置在不同水平面上。

阵列基板可以进一步包括：与漏电极电连接的像素电极。

半导体构件的一端可以与源电极的下表面接触，并且半导体构件的另一端可以与漏电极的上表面接触。

根据实施例，一种阵列基板(其可以是/包括晶体管结构)可以包括以下元件：第一基板；布置在第一基板上并且彼此相邻定位的第一像素和第二像素；以及布置在第一像素和第二像素之上的结构构件，包括定位在第一基板的上表面之上的上表面，并且包括从上表面向第一基板的上表面延伸的侧表面。第一像素包括以下元件：布置在结构构件上的第一栅电极；与第一栅电极绝缘并且彼此间隔开的第一源电极和第一漏电极；以及接触第一源电极和第一漏电极中的每一个的第一半导体构件。第二像素包括以下元件：布置在结构构件上的第二栅电极；与第二栅电极绝缘并且彼此间隔开的第二源电极和第二漏电极；以及接触第二源电极和第二漏电极中的每一个的第二半导体构件。第一源电极和第一漏电极两者中的任意一者以及第二源电极和第二漏电极两者中的任意一者布置在结构构件的上表面上。

阵列基板可以进一步包括以下元件：与第一源电极连接的第一数据线；以及与第二源电极连接的第二数据线，其中选自第一数据线的一部分和第二数据线的一部分的至少一个布置在结构构件的上表面上。

第一数据线的一部分可以在垂直方向上与结构构件的上表面重叠，并且第二数据线的一部分可以在垂直方向上与结构构件的上表面重叠。

第一数据线的一部分和第二数据线的一部分可以布置在结构构件的上表面上以彼此相邻。

第一栅电极可以布置在第一源电极和第一漏电极上，并且第二栅电极可以布置在第二源电极和第二漏电极上。

第一源电极和第一漏电极可以布置在第一栅电极上，并且第二源电极和第二漏电极可以布置在第二栅电极上。

根据实施例，一种显示装置(例如液晶显示装置)可以包括以下元件：第一基板；布置在第一基板上的结构构件，包括定位在第一基板的上表面之上的上表面，并且包括从上表面向第一基板的上表面延伸的侧表面；布置在结构构件上的栅电极；与栅电极绝缘并且彼此间隔开的源电极和漏电极；以及接触源电极和漏电极中的每一个的半导体构件；以及面向第一基板的第二基板，其中源电极或漏电极布置在结构构件的上表面上。

与像素电极和黑矩阵重叠的滤色器可以布置在第二基板上。黑矩阵可以重叠(并覆盖)源电极、漏电极和半导体构件。

液晶显示装置可以进一步包括完全布置在滤色器和黑矩阵上的公共电极。

滤色器可以布置在第一基板的像素电极上，并且黑矩阵可以布置在源电极、漏电极和半导体构件上。

根据实施例，一种制造阵列基板(其可以是/包括晶体管结构)的方法可以包括以下步骤：在第一基板上形成结构构件，结构构件包括定位在第一基板的上表面之上的上表面，并且包括从上表面的外侧向第一基板的上表面延伸的侧表面；在结构构件上形成栅电极；在栅电极上形成半导体构件；以及形成彼此间隔开以与栅电极绝缘的源电极和漏电极，其中源电极或漏电极形成在结构构件的上表面上。

根据实施例，所提供的一种制造阵列基板(其可以是/包括晶体管结构)的方法可以包括以下步骤：在第一基板上形成结构构件，结构构件包括定位在第一基板的上表面之上的上表面，并且包括从上表面向第一基板的上表面延伸的侧表面；在结构构件上形成半导体构件；在半导体构件上形成彼此间隔开的源电极和漏电极，其中源电极或漏电极形成在结构构件的上表面上；以及在半导体构件上形成栅电极。

实施例可以涉及一种晶体管结构。晶体管结构可以包括在显示装置中。晶体管结构可以包括第一电极、第二电极、第三电极、基板以及第一半导体构件。第一电极可以用作晶体管的源电极或漏电极。第二电极可以用作晶体管的漏电极或源电极。第三电极可以用作晶体管的栅电极。基板可以与第一电极、第二电极和第三电极中的每一个重叠。第一半导体构件可以与第三电极重叠并且可以包括第一半导体部分、第二半导体部分和第三半导体部分。第一半导体部分可以直接接触第一电极、可以不直接接触第二电极、可以直接连接至第三半导体部分、并且可以通过第三半导体部分连接至第二半导体部分。第二半导体部分可以直接接触第二电极、可以不直接接触第一电极、并且可以直接连接至第三半导体部分。第一半导体部分与基板之间的最小距离可以不等于第二半导体部分与基板之间的最小距离。

第一半导体部分、第二半导体部分和第三半导体部分中的每一个可以是(基本上)平的。第一半导体部分在垂直于第一半导体部分的接触侧的方向上的最大厚度、第二半导体部分在垂直于第二半导体部分的接触侧的方向上的最大厚度、以及第三半导体部分在垂直于第三半导体部分的接触侧的方向上的最大厚度可以彼此相等。第三半导体部分可以与第三电极重叠，可以与第三电极间隔和/或分隔，并且可以不与第一半导体部分和第二半导体部分的任一个对准。

第三半导体部分可以在晶体管结构的剖视图中相对于第一半导体部分以第一角度延伸。第一角度可以大于0度并且小于180度。

第一角度可以小于或等于90度。

第一角度可以大于90度并且小于180度。

第三半导体部分可以直接接触第一电极。

第三半导体部分可以在晶体管结构的剖视图中相对于第二半导体部分以第二角度延伸。第二角度可以大于0度并且小于180度。

第二角度可以小于或等于90度。

第二角度可以大于90度并且小于180度。

第一角度可以等于第二角度。

第三半导体部分可以直接接触第二电极。

第三半导体部分可以在晶体管结构的剖视图中相对于基板的侧边以第三角度延伸。第三角度可以大于0度并且小于180度。

第三角度可以与第一角度和第二角度中的至少一个互补。

第三半导体部分可以在晶体管结构的剖视图中相对于基板的侧边(例如顶/底侧)以倾斜角延伸。倾斜角可以大于0度并且小于180度。第三半导体部分可以在晶体管结构的剖视图中相对于第一半导体部分以夹角延伸。倾斜角可以是夹角的余角。

第一半导体部分可以在垂直于基板的侧边(例如顶/底侧)的方向上定位在第一电极的一部分与基板之间。第二电极的一部分可以在垂直于基板的侧边的方向上定位在第二半导体部分与基板之间。

第三电极(例如栅电极)可以包括第一导电部分、第二导电部分和第三导电部分。第一导电部分可以与第一半导体部分重叠(在垂直于基板的侧边的方向上)、可以直接连接至第三导电部分、并且可以通过第三导电部分连接至第二导电部分。第二导电部分可以与第二半导体部分重叠(在垂直于基板的侧边的方向上)、并且可以直接连接至第三导电部分。第一导电部分与基板之间的最小距离可以不等于第二导电部分与基板之间的最小距离。

晶体管结构可以包括结构构件。结构构件可以在垂直于基板的侧边(例如顶/底侧)的方向上定位在第一半导体部分与基板之间。第一半导体部分与基板之间的最小距离可以比第二半导体部分与基板之间的最小距离大第一量。第一量可以大于0并且可以小于或等于结构构件的厚度。

第一量可以等于结构构件的厚度。

结构构件的厚度可以大于第二电极的厚度(在结构构件的厚度的方向上)。第一量可以等于结构构件的厚度减去第二电极的厚度。

第一电极(例如源电极/漏电极)与基板之间的最小距离比第二电极(例如漏电极/源电极)与基板之间的最小距离大结构构件的厚度。

第三电极(例如栅电极)可以包括第一导电部分、第二导电部分和第三导电部分。第一导电部分可以与第一半导体部分重叠(在垂直于基板的侧边的方向上)，可以直接连接至第三导电部分，并且可以通过第三导电部分连接至第二导电部分。第二导电部分可以与第二半导体部分重叠(在垂直于基板的侧边的方向上)并且可以直接连接至第三导电部分。第一导电部分与基板之间的最小距离比第二导电部分与基板之间的最小距离大第二量。第二量可以大于0并且可以小于或等于结构构件的厚度。

第二量可以等于结构构件的厚度。

晶体管结构可以包括第四电极(例如第二源/漏电极)、第五电极(例如第二漏/源电极)、第六电极(例如第二栅电极)、第二半导体构件，以及绝缘膜(或栅极绝缘膜)。第二半导体构件可以与第六电极重叠并且可以包括第四半导体部分、第五半导体部分和第六半导体部分。绝缘膜可以直接接触第三电极、第六电极、第一半导体构件、第二半导体构件和结构构件中的每一个。第四半导体部分可以直接接触第四电极、可以不直接接触第五电极、可以直接连接至第六半导体部分、并且可以通过第六半导体部分连接至第五半导体部分。第五半导体部分可以直接接触第五电极、可以不直接接触第四电极、并且可以直接连接至第六半导体部分。第四半导体部分与基板之间的最小距离可以不等于第五半导体部分与基板之间的最小距离。结构构件可以包括第一结构部分、第二结构部分和第三结构部分。第一结构部分可以直接接触第三电极和第一半导体构件中的恰好一个、可以直接连接至第三结构部分、并且可以通过第三结构部分连接至第二结构部分。第二结构部分可以直接接触第六电极和第二半导体构件中的恰好一个，并且可以直接连接至第三结构部分。第三结构部分可以直接接触绝缘膜。

实施例可以涉及一种显示装置。显示装置可以包括液晶显示装置和/或有机发光显示装置。显示装置可以包括第一电极、第二电极、第三电极、基板、半导体构件和结构构件。基板可以与第一电极、第二电极和第三电极中的每一个重叠。半导体构件可以与第三电极重叠并且可以包括第一半导体部分、第二半导体部分和第三半导体部分。结构构件可以在垂直于基板的侧边的方向上定位在第一半导体部分与基板之间。第一半导体部分可以直接接触第一电极、可以直接连接至第三半导体部分、并且可以通过第三半导体部分连接至第二半导体部分。第二半导体部分可以直接接触第二电极并且可以直接连接至第三半导体部分。第一半导体部分与基板之间的最小距离可以比第二半导体部分与基板之间的最小距离大第一量。第一量可以大于0并且可以小于或等于结构构件的厚度。

显示装置可以包括黑矩阵。第一半导体部分可以在垂直于基板的侧边的方向上定位在黑矩阵与结构构件之间。第三半导体部分可以在平行于基板的侧边的方向上定位在结构构件之上。

实施例可以涉及一种用于制造晶体管结构的方法。方法可以包括以下步骤：提供第一电极；提供第二电极；提供第三电极；提供基板，其可以与第一电极和第二电极中的每一个重叠；以及提供半导体构件，其可以与第三电极重叠并且可以包括第一半导体部分、第二半导体部分和第三半导体部分。第一半导体部分可以直接接触第一电极、可以直接连接至第三半导体部分、并且可以通过第三半导体部分连接至第二半导体部分。第二半导体部分可以直接接触第二电极并且可以直接连接至第三半导体部分。第一半导体部分与基板之间的最小距离可以不等于第二半导体部分与基板之间的最小距离。

根据实施例，可以最小化阵列基板(或晶体管结构)的像素中晶体管的水平区域，使得阵列基板(或晶体管结构)的像素的孔径比可以最大化。根据实施例，可以在晶体管中实现足够的沟道长度，使得晶体管的性能可以是理想的。有利地，可以获得满意的图像显示质量。在实施例中，阵列基板(或晶体管结构)适用于高分辨率显示装置。

实施例不由前面所述限制，并且其他效果是可实现的。

附图说明

图1是根据实施例的阵列基板(和/或晶体管结构)的示意性俯视图。

图2是根据实施例的图1的部分“a”的放大俯视图。

图3是根据实施例的沿着图2的线i-i’截取的剖视图。

图4是根据实施例的阵列基板(和/或晶体管结构)的剖视图。

图5是根据实施例的阵列基板(和/或晶体管结构)的剖视图。

图6是根据实施例的阵列基板(和/或晶体管结构)的剖视图。

图7是根据实施例的阵列基板(和/或晶体管结构)的俯视图。

图8是根据实施例的沿着图7的线ii-ii’截取的剖视图。

图9是根据实施例的阵列基板(和/或晶体管结构)的俯视图。

图10是根据实施例的沿着图9的线iii-iii’截取的剖视图。

图11是根据实施例的阵列基板(和/或晶体管结构)的俯视图。

图12是根据实施例的沿着图11的线iv-iv’截取的剖视图。

图13是根据实施例的阵列基板(和/或晶体管结构)的俯视图。

图14是根据实施例的沿着图13的线v-v’截取的剖视图。

图15是根据实施例的例如液晶显示装置的显示装置的剖视图。

图16是根据实施例的例如液晶显示装置的显示装置的剖视图。

图17是图示根据实施例的制造阵列基板(和/或晶体管结构)的方法的剖视图。

图18是图示根据实施例的制造阵列基板(和/或晶体管结构)的方法的剖视图。

图19是图示根据实施例的制造阵列基板(和/或晶体管结构)的方法的剖视图。

图20是图示根据实施例的制造阵列基板(和/或晶体管结构)的方法的剖视图。

图21是图示根据实施例的制造阵列基板(和/或晶体管结构)的方法的剖视图。

图22是图示根据实施例的制造阵列基板(和/或晶体管结构)的方法的剖视图。

图23是图示根据实施例的制造阵列基板(和/或晶体管结构)的方法的剖视图。

图24是图示根据实施例的制造阵列基板(和/或晶体管结构)的方法的剖视图。

图25是图示根据实施例的制造阵列基板(和/或晶体管结构)的方法的剖视图。

图26是图示根据实施例的制造阵列基板(和/或晶体管结构)的方法的剖视图。

图27是图示根据实施例的制造阵列基板(和/或晶体管结构)的方法的剖视图。

图28是图示根据实施例的制造阵列基板(和/或晶体管结构)的方法的剖视图。

具体实施方式

参照附图详细描述示例实施例。可能的实施例不限于所述实施例并且可以以各种形式实现。

尽管术语“第一”、“第二”等在本文中可以用于描述各个元件，但是这些元件不被这些术语限制。这些术语可以用于区分一个元件与另一个元件。因此，在本申请中所讨论的第一元件可以称作第二元件而不脱离实施例。作为“第一”元件的元件的描述可以不需要或暗示第二元件或其他元件的存在。术语“第一”、“第二”等在本文中也可以用于区分不同的元件类别或集合。为了简明，术语“第一”、“第二”等可以分别代表“第一类别(或第一集合)”、“第二类别(或第二集合)”等。

如果第一元件(诸如层、膜、区域或基板)被称作在第二元件“上”、“邻近”第二元件、“连接至”第二元件或与第二元件“联接”，则第一元件可以直接在第二元件上、直接邻近第二元件、直接连接至第二元件、或者直接与第二元件联接，或者在第一元件和第二元件之间也可以存在中间元件。如果第一元件被称作“直接在”第二元件“上”、“直接邻近”第二元件、“直接连接至”第二元件或者“直接与”第二元件“联接”，则在第一元件和第二元件之间可以没有有意提供的中间元件(除了诸如空气的环境要素之外)。

在附图中的示例实施例的图示可以代表理想化的示意图示。作为例如制造技术和/或容差的结果，来自图示中所图示形状的变化可以是可能的。因此，示例实施例不应理解为限定于本文所图示的形状或区域，而是要包括形状的偏差。例如，图示为矩形的刻蚀区域可以具有圆的或弯曲特征。附图中所图示的形状和区域是示意性的并且不应限制示例实施例的范围。

在本申请中，“阵列基板”可以是晶体管结构或者可以包括晶体管结构。

图1是根据实施例的阵列基板(和/或晶体管结构)的示意性俯视图。图2是图1的部分“a”的放大俯视图。图3是沿着线i-i’截取的剖视图。

参照图1至图3，根据实施例的阵列基板包括：第一基板500；布置在第一基板500上的结构构件pt；布置在结构构件pt上的栅电极ge；与栅电极ge绝缘并且彼此间隔开的源电极se和漏电极de；以及布置在源电极se和漏电极de之间的半导体构件700。

第一基板500可以由具有耐热性并透明的材料制成。例如，第一基板500可以由透明玻璃或塑料制成。显示区域da和非显示区域nda限定在第一基板500上。

显示区域da是其中显示图像的区域，并且非显示区域nda是其中设置各种信号线以便于在显示区域da中显示图像的区域。

非显示区域nda可以提供用于向数据线dl提供数据信号的多个数据驱动器du，以及用于将从数据驱动器du提供的信号传输至数据线dl的多条数据扇出线dfl。

更具体地解释显示区域da，通过多条数据线dl与多条栅极线gl彼此交叉形成的多个像素可以设置在显示区域da上。图2是多个像素中的一个像素(图1的部分“a”)的放大俯视图。显示区域da可以包括各像素，各像素中的每一个与该像素基本上相同。为了便于解释，相邻像素中的一个像素将称作第一像素px1，并且其另一像素将称作第二像素px2。第一像素px1和第二像素px2可以具有基本上相同的形状，或者可以具有基本上彼此对称和/或类似的形状。在实施例中，因为第一像素px1和第二像素px2在图1至图3的实施例中具有基本上相同的形状，所以第一像素(px1)的描述可以基本上适用于第二像素(px2)。

结构构件pt可以布置在第一基板500上。结构构件pt可以以预定距离从第一基板500的上表面或者在第一基板500的上表面之上突起。

结构构件pt可以包括上表面pt_s，以及从上表面pt_s的边缘向第一基板500的上表面延伸的侧表面pt_h。结构构件pt的上表面pt_s可以包括基本上平坦的和/或水平的表面，并且结构构件pt的侧表面pt_h可以包括倾斜表面。

结构构件pt的侧表面pt_h的倾斜表面的上端部可以与结构构件pt的上表面pt_s直接接触，并且结构构件pt的侧表面pt_h的倾斜表面的下端部可以与第一基板500的上表面直接接触。结构构件pt的截面可以具有锥形形状(例如基本上梯形形状)。结构构件pt的侧表面pt_h与第一基板500的上表面之间的角度可以是钝角。

可以提供多个结构构件pt，并且各结构构件pt中的每一个可以针对一个像素px布置。具体地，结构构件pt可以具有岛的形状，并且可以布置成与一个像素px中的薄膜晶体管相邻。

例如，突起结构构件pt用作支撑源电极se并且提高源电极se的水平面。结构构件pt可以与对应像素px的源电极se重叠。

结构构件pt可以由无机材料制成和/或可以由具有高耐热性的有机材料制成，无机材料包含例如氧化铝(al2o3)、氮化硅(sinx)、氧化硅(siox)和氮氧化硅(sino)中的至少一种。

栅电极ge可以布置在结构构件pt上。在此说明书中，栅电极ge和栅极线gl共同地称作栅极布线(gl，ge)。

栅极线gl可以接收并传输用于驱动对应晶体管的信号。多条栅极线gl可以在第一方向上延伸，例如在图2的x轴线方向上。栅电极ge可以形成以从栅极线gl突起，并且可以与稍后将要描述的源电极se和漏电极de一起形成薄膜晶体管的三个端子。

可以布置栅电极ge以与结构构件pt至少部分地重叠。例如，栅电极ge可以布置在结构构件pt的上表面pt_s、结构构件pt的侧表面pt_h、以及第一基板500的上表面之上。具体地，可以布置栅电极ge的一端以与结构构件pt的上表面pt_s接触，并且可以布置栅电极ge的另一端以与第一基板500的上表面接触。进一步，栅电极ge的一部分可以在水平方向上与结构构件pt重叠。在此说明书中，“在垂直方向上重叠”或“重叠”意味着当沿垂直于第一基板500的上表面的方向观看时，两个或更多成分彼此至少部分地重叠，并且“在水平方向上重叠”意味着当沿平行于第一基板500的上表面的方向观看时，两个或更多成分彼此至少部分地重叠。

从以上观点，结构构件pt的侧表面pt_h可以在水平方向上与栅电极ge重叠。栅电极ge的一部分沿着结构构件pt的侧表面pt_h布置，并且因此栅电极ge的一部分可以延伸以具有与结构构件pt的侧表面pt_h相同的形状。在其中结构构件pt的侧表面pt_h具有倾斜表面的示例性实施例中，在水平或垂直方向上与倾斜表面重叠的栅电极ge可以包括倾斜表面。在此情况下，栅电极ge的倾斜表面的坡度可以基本上等于结构构件pt的侧表面pt_h的坡度。在此情况下，栅电极ge的一端可以布置在结构构件pt的上表面pt_s上，并且栅电极ge的另一端可以布置在第一基板500的上表面上。在实施例中，栅电极ge的另一端可以直接接触第一基板500的上表面。

栅极绝缘膜gi可以布置在第一基板500、结构构件pt和栅电极ge上。栅极绝缘膜gi可以形成在整个第一基板500上，以覆盖第一基板500、结构构件pt和栅电极ge。

栅极绝缘膜gi可以由无机绝缘材料和有机绝缘材料中的至少一种制成，无机绝缘材料诸如氧化硅(siox)和氮化硅(sinx)，有机绝缘材料诸如苯并环丁烯(bcb)、丙烯酸材料和聚酰亚胺。然而，这些材料是说明性的，并且栅极绝缘膜gi的材料不限于此。

栅极绝缘膜gi的部分(该部分在水平或垂直方向上与结构构件pt的侧表面pt_h重叠)可以沿着结构构件pt的侧表面pt_h的形状布置。例如，当结构构件pt的侧表面pt_h具有倾斜表面时，与该倾斜表面重叠的栅极绝缘膜gi可以包括沿着结构构件pt的侧表面pt_h的倾斜表面布置的倾斜表面。

半导体构件700可以布置在栅极绝缘膜gi上。半导体构件700可以布置成与稍后将要描述的源电极se和/或漏电极de至少部分地重叠。

半导体构件700可以具有岛的形状，并且可以布置成与栅电极ge完全重叠。在实施例中，半导体构件700的仅一部分可以与栅电极ge重叠。

采用n型杂质掺杂的欧姆接触层(未示出)可以布置在半导体构件700上。欧姆接触层可以与半导体构件700完全或部分地重叠。可以不提供欧姆接触层。

当半导体构件700由氧化物半导体制成时，半导体构件700可以包含氧化锌(zno)。此外，半导体构件700可以掺杂选自以下中的一种或多种的离子：镓(ga)、铟(in)、锡(sn)、锆(zr)、铪(hf)、镉(cd)、银(ag)、铜(cu)、锗(ge)、钆(gd)、钛(ti)和钒(v)。例如，由氧化物半导体制成的半导体构件700可以包含zno、zngao、znino、znsno、gainzno、cdo、ino、gao、sno、ago、cuo、geo、gdo、hfo、tizno、ingazno和intizno中的至少一种。

在实施例中，半导体构件700可以包含低温多晶硅(ltps)半导体。也就是说，本发明不由半导体构件700中包含的半导体种类所限制，并且当前使用或未来随着技术进步将使用的各种种类的半导体都可以应用于半导体构件700。

半导体构件700可以形成为与栅电极ge共形。具体地解释此配置，半导体构件700的一端可以与结构构件pt的上表面pt_s重叠，并且半导体构件700的另一端可以不与结构构件pt的上表面pt_s重叠。半导体构件700可以形成在与结构构件pt的上表面pt_s和侧表面pt_h重叠的栅极绝缘膜gi上，并且因此半导体构件700可以沿着由结构构件pt的侧表面pt_h和栅极绝缘膜gi所形成的倾斜表面布置。也就是说，半导体构件700的一部分可以在水平方向上与结构构件pt的侧表面pt_h重叠。

数据布线(dl，se，de)可以布置在栅极绝缘膜gi和半导体构件700上。数据布线可以包括数据线dl、源电极se和漏电极de。数据线dl可以在第二方向上(也就是在图2的y轴线方向上)延伸以与栅极线gl交叉。

源电极se可以从数据线dl分支以延伸至半导体构件700的上部，并且漏电极de可以布置成彼此间隔开并且彼此面对面。

例如，根据实施例的阵列基板可以具有底栅结构，其中源电极se和漏电极de布置在栅电极ge之上。

数据布线(dl，se，de)可以具有单层结构或多层结构，并且可以由一种或多种金属和/或一种或多种合金制成，诸如镍(ni)、钴(co)、钛(ti)、银(ag)、铜(cu)、钼(mo)、铝(al)、铍(be)、铌(nb)、金(au)、铁(fe)、硒(se)、钽(ta)等中的一种或多种，和/或钛(ti)、锆(zr)、钨(w)、钽(ta)、铌(nb)、铂(pt)、铪(hf)等的一些中的一种或多种合金。数据布线可以包括氧(o)、氮(n)等的一种或多种。

数据布线(dl、se和de)的至少一部分可以布置在结构构件pt上。

图3图示其中数据线dl和源电极se形成在结构构件pt之上的情况。也就是说，在图3的实施例中，数据线dl和源电极se的至少一部分可以与结构构件pt的上表面pt_s重叠，并且漏电极de可以不与结构构件pt的上表面pt_s重叠。换言之，数据线dl和源电极se的最低表面与漏电极de的最低表面相比，可以位于高位置处。也就是说，数据线dl和源电极se的最低表面位于不同于漏电极de的最低表面的水平面处。在此说明书中，电极的“最低表面”指的是位于电极的下表面的最低位置处的表面和/或其延伸表面。进一步，“水平面”指的是从第一基板500的上表面至预定平面的高度。

源电极se的一端和漏电极de的一端可以与半导体构件700重叠。从半导体构件700的观点解释此配置，半导体构件700的一端可以与源电极se重叠，并且半导体构件700的另一端可以与漏电极de重叠。

源电极se和漏电极de布置在不同水平面处，并且分别接触半导体构件700的不同半导体端部。因此，半导体构件700的水平区域与当源电极se和漏电极de位于相同水平面处时相比，可以相对较小。因此，可以最小化在一个像素中的薄膜晶体管的水平区域，并且因此可以最大化像素的孔径比。

进一步，当半导体构件700的布置在源电极se和漏电极de之间的部分沿着由结构构件pt形成的倾斜表面布置时，半导体构件700的沟道ch可以沿着倾斜表面形成。也就是说，沟道ch可以形成在与半导体构件700的一端重叠的源电极se和与半导体构件700的另一端重叠的漏电极de之间。在此情况下，沟道ch可以确保沿着倾斜表面的足够长度，并且因此实现具有稳定电特性的薄膜晶体管是可能的。

钝化膜600可以布置在栅极绝缘膜gi、数据线dl、源电极se、半导体构件700和漏电极de上。作为平坦化膜的钝化膜600形成在整个第一基板500之上以覆盖数据线dl、源电极se、半导体构件700和漏电极de。钝化膜600可以由有机绝缘材料或无机绝缘材料制成。

钝化膜600可以提供第一接触孔cnt1。第一接触孔cnt1穿透钝化膜600以至少部分地暴露漏电极de的表面。

像素电极pe可以布置在钝化膜600上。像素电极pe可以通过穿透钝化膜600的第一接触孔cnt1与漏电极de电连接。

像素电极pe可以由透明导体或反射导体制成，透明导体诸如氧化铟锡(ito)或氧化铟锌(izo)，反射导体诸如铝。

图2图示具有平板形状的像素电极pe的情况，但是像素电极pe的形状不限于此。在实施例中，像素电极pe可以是具有一个或多个狭缝的结构。在实施例中，一个像素可以提供一个或多个像素电极，并且在此情况下，彼此不同的电压可以施加至多个像素电极。

图4是根据实施例的阵列基板的剖视图。

参照图4，根据实施例的阵列基板与根据图3的实施例的阵列基板的不同之处在于，半导体构件700的一端与源电极se的下表面接触，并且半导体构件700的另一端与漏电极de的上表面接触。

具体地，半导体构件700的一端可以布置在源电极se下方，并且半导体构件700的另一端可以布置在漏电极de上。此配置可以是由于形成源电极se、漏电极de和半导体构件700的方法，其中首先形成漏电极de，形成半导体构件700，以及随后形成源电极se。也就是说，此配置可以是由于顺次形成漏电极de－半导体构件700－源电极se的方法。然而，阐述此配置以示意说明本发明，并且范围不由该工艺顺序限制。

同样，当半导体构件700的一端布置在源电极se下方并且半导体构件700的另一端布置在漏电极de上时，与图3的实施例中的沟道长度相比，可能确保相对长的沟道长度。也就是说，可以确保用于驱动薄膜晶体管所需的足够的沟道长度，由此实现具有优秀电特性的薄膜晶体管。

图5是根据实施例的阵列基板的剖视图。

参照图5，根据实施例的阵列基板与根据图3的实施例的阵列基板的不同之处在于，结构构件pt1具有基本上平行六面体的形状(例如基本上长方体形状)。

结构构件pt1可以具有平行六面体形状(例如基本上长方体形状)。结构构件pt1的截面可以具有基本上矩形的形状。在此情况下，结构构件pt1的侧表面pt1_h与第一基板500的上表面之间的角度可以基本上是直角(θ1)。

当结构构件pt1的侧表面pt1_h与第一基板500的上表面之间的角度基本上是直角时，沿着结构构件pt1的侧表面pt1_h布置的栅电极ge的一部分可以在垂直于第一基板500的上表面的方向上延伸。因此，半导体构件700的一部分也可以在垂直于第一基板500的上表面的方向上延伸。也就是说，半导体构件700、栅电极ge、以及结构构件pt1的侧表面pt1_h可以在水平方向上重叠。

因此，形成在源电极se与漏电极de之间的沟道ch的一部分可以在水平方向上延伸。

图6是根据实施例的阵列基板的剖视图。

参照图6，根据实施例的阵列基板与根据图3的实施例的阵列基板的不同之处在于，结构构件pt2的截面具有倒锥形的形状(例如具有定位在基板与相对长的侧边之间的相对短的侧边的基本上梯形的形状)。

结构构件pt2的截面可以具有倒锥形的形状。换言之，结构构件pt2的侧表面pt2_h与第一基板500的上表面之间的角度可以是锐角(θ2)。在此情况下，结构构件pt2的上表面pt2_s的外侧与结构构件pt2的下表面的外侧相比，可以布置相对靠外。

当结构构件pt2的截面具有倒锥形的形状时，栅电极ge(与结构构件pt2的侧表面pt2_h接触)的截面可以具有z形状。因此，与栅电极ge相邻布置的半导体构件700的一部分的截面也具有对应于栅电极ge形状的锥形z形状。

图7是根据实施例的阵列基板的俯视图。图8是沿着图7的线ii-ii’截取的剖视图。

参照图7和图8，根据实施例的阵列基板与根据图2的实施例的阵列基板的不同之处在于，栅电极ge布置在源电极se和漏电极de之上。

根据实施例的阵列基板可以具有顶栅结构。

具体地解释此配置，半导体构件700可以形成在结构构件pt上。

图7示出彼此相邻的第一像素px1和第二像素px2。然而，因为第一像素px1和第二像素px2在图7的实施例中具有基本上相同的形状，所以第一像素(px1)的描述可以基本上适用于第二像素(px2)。

半导体构件700可以布置成与结构构件pt至少部分地重叠。半导体构件700可以布置在结构构件pt的上表面pt_s、结构构件pt的侧表面pt_h和第一基板500的上表面之上。换言之，半导体构件700的一端可以与结构构件pt的上表面pt_s接触，并且半导体构件700的另一端可以与第一基板500的上表面接触。进一步，半导体构件700的一部分可以在水平方向上与结构构件pt重叠。

具体地，结构构件pt的侧表面pt_h可以在水平方向上与半导体构件700重叠。半导体构件700的一部分沿着结构构件pt的侧表面pt_h布置，并且因此半导体构件700的一部分可以延伸以具有与结构构件pt的侧表面pt_h相同的形状。也就是说，在其中结构构件pt的侧表面pt_h具有倾斜表面的示例性实施例中，在水平或垂直方向上与倾斜表面重叠的半导体构件700可以包括倾斜表面。在此情况下，半导体构件700的倾斜表面的坡度可以基本上等于结构构件pt的侧表面pt_h的坡度。

数据布线(dl，se和de)可以布置在半导体构件700、结构构件pt和第一基板500上。数据布线(dl，se和de)的至少一部分可以布置在结构构件pt上。图8图示数据线dl和源电极se形成在结构构件pt上的情况。也就是说，在图8的实施例中，数据线dl和源电极se的至少一部分可以与结构构件pt的上表面pt_s重叠，并且漏电极de可以不与结构构件pt的上表面pt_s重叠。

换言之，甚至在此情况下，数据线dl和源电极se的最低表面与漏电极de的最低表面相比，可以位于高位置处。也就是说，数据线dl的最低表面与源电极se的最低表面位于不同于漏电极de的最低表面的水平面处。

源电极se的一端和漏电极de的一端可以与半导体构件700重叠。从半导体构件700的观点解释此配置，半导体构件700的一端可以与源电极se重叠，并且半导体构件700的另一端可以与漏电极de重叠。

源电极se和漏电极de可以布置在不同水平面处，并且可以接触半导体构件700的不同半导体端部。因此，半导体构件700的水平区域与当源电极se和漏电极de位于相同水平面处时相比，可以相对较小。因此，可以最小化在一个像素中的薄膜晶体管的水平区域，并且因此可以最大化像素的孔径比。

栅极绝缘膜gi可以布置在第一基板500、结构构件pt、源电极se、半导体构件700和漏电极de上。栅极绝缘膜ge可以形成在整个第一基板500上，以覆盖第一基板500、结构构件pt、源电极se、半导体构件700和漏电极de。

栅电极ge可以形成在栅极绝缘膜gi上。栅电极ge可以与半导体构件700相邻布置。具体地，栅电极ge可以在垂直方向上与半导体构件700重叠。栅电极ge可以形成为与半导体构件700共形。具体地解释此配置，栅电极ge的一端可以与结构构件pt的上表面pt_s重叠，并且栅电极ge的另一端可以不与结构构件pt的上表面pt_s重叠。

进一步，栅电极ge的一端可以与源电极se重叠，并且栅电极ge的另一端可以与漏电极de重叠。也就是说，栅电极ge可以沿着由结构构件pt的侧表面pt_h与形成在结构构件pt的侧表面pt_h上的栅极绝缘膜gi所形成的倾斜表面布置，并且因此栅电极ge的一部分可以包括倾斜表面。在此情况下，栅电极ge的倾斜表面的坡度可以基本上等于结构构件pt的侧表面pt_h的倾斜表面的坡度。在此情况下，栅电极ge可以在水平方向上与结构构件pt的侧表面pt_h重叠。

当布置在源电极se和漏电极de之间的半导体构件700沿着由结构构件pt形成的倾斜表面布置时，半导体构件700的沟道ch可以沿着倾斜表面形成。也就是说，沟道ch可以形成在与半导体构件700的一端重叠的源电极se和与半导体构件700的另一端重叠的漏电极de之间。在此情况下，沟道ch可以确保沿着倾斜表面的足够长度，并且因此实现具有稳定电特性的薄膜晶体管是可能的。

钝化膜600可以布置在栅极绝缘膜gi和栅电极ge上。因为钝化膜600基本上与根据一些实施例的阵列基板中已经描述的钝化膜600相同，所以将省略对其详细描述。

第二接触孔cnt2可以布置在钝化膜600中。具体地，第二接触孔cnt2穿透钝化膜600和栅极绝缘膜gi以至少部分地暴露漏电极de的表面。

像素电极pe可以布置在第二接触孔cnt2上。像素电极pe可以通过第二接触孔cnt2与漏电极de电连接。

图9是根据实施例的阵列基板的俯视图。图10是沿着图9的线iii-iii’截取的剖视图。

参照图9和图10，根据实施例的阵列基板包括第一基板500，布置在第一基板500上以彼此相邻的第一像素px1和第二像素px2，以及包括从第一基板500的上表面突出的上表面pt3_s和从上表面pt3_s向第一基板500的上表面延伸的侧表面pt3_h的结构构件pt3。在此，第一像素px1包括布置在结构构件pt3上的第一栅电极ge1，与第一栅电极ge1绝缘并且布置成彼此间隔开的第一源电极se1和第一漏电极de1，以及布置在第一源电极se1和第一漏电极de1之间的第一半导体构件700a。第二像素px2包括布置在结构构件pt3上的第二栅电极ge2，与第二栅电极ge2绝缘并且布置成彼此间隔开的第二源电极se2和第二漏电极de2，以及布置在第二源电极se2和第二漏电极de2之间的第二半导体构件700b。选自第一源电极se1和第一漏电极de1中的任意一个以及选自第二源电极se2和第二漏电极de2中的任意一个布置在结构构件pt3的上表面pt3_s上。

结构构件pt3可以布置在第一像素px1和第二像素px2之上。换言之，第一像素px1和第二像素px2可以共享一个结构构件pt3。

为了便于解释，第一像素px1中所包括的数据线称作第一数据线dl1，第一像素px1中所包括的栅电极称作第一栅电极ge1，第一像素px1中所包括的源电极称作第一源电极se1，第一像素px1中所包括的漏电极称作第一漏电极de1，并且第一像素px1中所包括的半导体构件称作第一半导体构件700a。

与此类似，第二像素px2中所包括的数据线称作第二数据线dl2，第二像素px2中所包括的栅电极称作第二栅电极ge2，第二像素px2中所包括的源电极称作第二源电极se2，第二像素px2中所包括的漏电极称作第二漏电极de2，并且第二像素px2中所包括的半导体构件称作第二半导体构件700b。

基于此，解释根据实施例的阵列基板，结构构件pt3可以布置在第一基板500上。结构构件pt3可以布置在第一像素px1和第二像素px2之上。具体地，结构构件pt3的一侧可以布置在第一像素px1上，并且结构构件pt3的另一侧可以布置在第二像素px2上。

结构构件pt3可以包括以预定距离从第一基板500的上表面突出的上表面pt3_s，从上表面pt3_s的一侧向第一基板500的上表面延伸的第一侧表面pt3_h1，以及从上表面pt3_s的另一侧向第一基板500的上表面延伸的第二侧表面pt3_h2。

第一栅电极ge1可以布置在第一侧表面pt3_h1上，并且第二栅电极ge2可以布置在第二侧表面pt3_h2上。第一栅电极ge1和第二栅电极ge2中的每一个可以与结构构件pt3至少部分地重叠。具体地，第一栅电极ge1可以布置在第一基板500的上表面、结构构件pt3的第一侧表面pt3_h1和结构构件pt3的上表面pt3_s之上。与此类似，第二栅电极ge2可以布置在第一基板500的上表面、结构构件pt3的第二侧表面pt3_h2和结构构件pt3的上表面pt3_s之上。

换言之，第一栅电极ge1的一端可以与结构构件pt3的上表面pt3_s重叠，并且第一栅电极ge1的另一端可以不与结构构件pt3的上表面pt3_s重叠。与此类似，第二栅电极ge2的一端可以与结构构件pt3的上表面pt3_s重叠，并且第二栅电极ge2的另一端可以不与结构构件pt3的上表面pt3_s重叠。

具体地，结构构件pt3的第一侧表面pt3_h1和第二侧表面pt3_h2可以分别与第一栅电极ge1和第二栅电极ge2重叠。第一栅电极ge1的一部分和第二栅电极ge2的一部分可以分别沿着结构构件pt3的第一侧表面pt3_h1和第二侧表面pt3_h2分布，并且因此可以延伸以具有与结构构件pt3的第一侧表面pt3_h1和第二侧表面pt3_h2相同的形状。在其中第一侧表面pt3_h1和第二侧表面pt3_h2中的每一个具有倾斜表面的示例性示例中，在水平或垂直方向上与倾斜表面重叠的第一栅电极ge1和第二栅电极ge2中的每一个可以具有倾斜表面。在此情况下，第一栅电极ge1和第二栅电极ge2中的每一个的倾斜表面的坡度可以基本上等于第一侧表面pt3_h1和第二侧表面pt3_h2中的每一个的倾斜表面的坡度。

栅极绝缘膜gi可以布置在第一基板500、结构构件pt3、第一栅电极ge1和第二栅电极ge2上。栅极绝缘膜gi可以形成在整个第一基板500上，以覆盖第一基板500、结构构件pt3、第一栅电极ge1和第二栅电极ge2。

栅极绝缘膜gi可以由至少一种无机绝缘材料和/或一种或多种有机绝缘材料制成，无机绝缘材料诸如氧化硅(siox)和/或氮化硅(sinx)，有机绝缘材料诸如苯并环丁烯(bcb)、丙烯酸材料和聚酰亚胺。然而，这些材料是说明性的，并且栅极绝缘膜gi的材料不限于此。

栅极绝缘膜gi中水平地或垂直地与结构构件pt3的第一侧表面pt3_h1和第二侧表面pt3_h2重叠的一部分可以沿着结构构件pt3的第一侧表面pt3_h1和第二侧表面pt3_h2的形状布置。结构构件pt3的第一侧表面pt3_h1和第二侧表面pt3_h2中的每一个可以包括倾斜表面，并且栅极绝缘膜gi(与结构构件pt3的倾斜表面重叠)可以包括沿着结构构件pt3的第一侧表面pt3_h1和第二侧表面pt3_h2的倾斜表面布置的倾斜表面。

第一半导体构件700a和第二半导体构件700b可以布置在栅极绝缘膜gi上。半导体构件700可以布置成与稍后将要描述的第一源电极se1和第二源电极se2和/或第一漏电极de1和第二漏电极de2至少部分地重叠。

第一导体构件700a和第二半导体构件700b可以形成在栅极绝缘膜gi上，其与结构构件pt3的上表面pt3_s、第一侧表面pt3_h1和第二侧表面pt3_h2重叠。因此，第一半导体构件700a可以沿着由结构构件pt3的第一侧表面pt3_h1与栅极绝缘膜gi所形成的倾斜表面布置。与此类似，第二半导体构件700b可以沿着结构构件pt3的第二侧表面pt3_h2与栅极绝缘膜gi所形成的倾斜表面布置。

因此，第一半导体构件700a的一部分和第二半导体构件700b的一部分可以在水平方向上与结构构件pt3的第一侧表面pt3_h1和第二侧表面pt3_h2重叠。

在第一像素px1中，可以在栅极绝缘膜gi和第一半导体构件700a上布置第一数据线dl1、第一源电极se1和第一漏电极de1。

第一数据线dl1、第一源电极se1和第一漏电极de1中的至少一个可以布置在结构构件pt3的上表面pt3_s上。

图10图示其中第一漏电极de1形成在结构构件pt3上的情况。也就是说，在图10的实施例中，第一漏电极de1的至少一部分与结构构件pt3的上表面pt3_s至少部分地重叠，并且第一数据线dl1和第一源电极se1可以不与结构构件pt3的上表面pt3_s重叠。

换言之，第一数据线dl1和第一源电极se1的最低表面与第一漏电极de1的最低表面相比可以位于低位置处。也就是说，第一数据线dl1和第一源电极se1的最低表面可以位于不同于第一漏电极de1的最低表面的水平面处。在此说明书中，电极的“最低表面”指的是位于电极的下表面的最低位置处的表面和/或其延伸平面。

在第二像素px2中，可以在栅极绝缘膜gi和第二半导体构件700b上布置第二栅极线dl2、第二源电极se2和第二漏电极de2。

第二数据线dl2、第二源电极se2和第二漏电极de2中的至少一个可以布置在结构构件pt3的上表面pt3_s上。

图10图示其中第二数据线dl2和第二源电极se2形成在结构构件pt3的上表面pt3_s上的情况。也就是说，不同于第一像素px1，在第二像素px2中，第二数据线dl2和第二源电极se2的一部分布置在结构构件pt3的上表面pt3_s上。也就是说，在图10的实施例中，第二数据线dl2和第二源电极se2的至少一部分与结构构件pt3的上表面pt3_s至少部分地重叠，并且第二漏电极de2可以不与结构构件pt3的上表面pt3_s重叠。

换言之，第二数据线dl2和第二源电极se2的最低表面与第二漏电极de2的最低表面相比可以位于高位置处。也就是说，第二数据线dl2和第二源电极se2的最低表面可以位于不同于第二漏电极de2的最低表面的水平面处。

在此情况下，第一数据线dl1和第二数据线dl2可以布置在不同水平面上。直观地说，第一数据线dl1与第二数据线dl2相比，可以定位在相对高的水平面处。

第一源电极se1的一端和第一漏电极de1的一端可以与第一半导体构件700a重叠。当根据第一半导体构件700a对此进行描述时，第一半导体构件700a的一端与第一源电极se1重叠，并且第一半导体构件700a的另一端可以与第一漏电极de1重叠。

与此类似，第二源电极se2的一端和第二漏电极de2的一端可以与第二半导体构件700b重叠。当根据第二半导体构件700b对此进行描述时，第二半导体构件700b的一端与第二源电极se2重叠，并且第二半导体构件700b的另一端可以与第二漏电极de2重叠。

同样，当第一像素px1和第二像素px2共享结构构件pt3时，在第一像素px1和第二像素px2中，可以减小薄膜晶体管的水平区域。也就是说，可以通过使用相对小的水平区域来布置薄膜晶体管。因此，可以相对增大每个像素的孔径比。

钝化膜600可以布置在栅极绝缘膜gi、第一数据线dl1和第二数据线dl2、第一源电极se1和第二源电极se2、第一半导体构件700a和第二半导体构件700b、以及第一漏电极de1和第二漏电极de2上。

作为平坦化膜的钝化膜600覆盖栅极绝缘膜gi、第一数据线dl1和第二数据线dl2、第一源电极se1和第二源电极se2、第一半导体构件700a和第二半导体构件700b、以及第一漏电极de1和第二漏电极de2，并且可以全部形成在第一基板500上。钝化膜600可以由有机绝缘材料或无机绝缘材料制成。

在第一像素px1和第二像素px2上，可以分别布置第三接触孔cnt3和第四接触孔cnt4。第三接触孔cnt3和第四接触孔cnt4可以通过钝化膜600至少部分地暴露第一漏电极de1和第二漏电极de2的表面。

在实施例中，第三接触孔cnt3可以布置在结构构件pt3上。也就是说，第三接触孔cnt3可以与结构构件pt3重叠。在此情况下，第三接触孔cnt3的垂直深度可以小于第四接触孔cnt4的垂直深度。换言之，第三接触孔cnt3的最低表面的水平面可以高于第四接触孔cnt4的最低表面的水平面。

第一像素电极pe1和第二像素电极pe2可以布置在钝化膜600上。

第一像素电极pe1和第二像素电极pe2可以分别通过穿透钝化膜600的第三接触孔cnt3和第四接触孔cnt4与第一漏电极de1和第二漏电极de2电连接。

在此情况下，由于第一漏电极de1与第二漏电极de2之间的水平面差异，第一像素电极pe1与第一漏电极de1之间的接触表面和第二像素电极pe2与第二漏电极de2之间的接触表面相比，可以位于相对高的部分处。也就是说，第一像素电极pe1与第一漏电极de1之间的接触表面和第二像素电极pe2与第二漏电极de2之间的接触表面相比，可以位于更高的水平面上。

图11是根据实施例的阵列基板的俯视图。图12是沿着图11的线iv-iv’截取的剖视图。

参照图11和图12，根据实施例的阵列基板与图10的实施例的不同之处在于，第一像素电极pe1和第二像素电极pe2关于第一数据线dl1和第二数据线dl2的组合基本上彼此对称。

直观地说，第一数据线dl1和第二数据线dl2可以布置成彼此相邻。在此情况下，第一像素px1和第二像素px2可以具有对称形状。

具体地，第一数据线dl1和第二数据线dl2的一部分可以布置在结构构件pt3的上表面pt3_s上。也就是说，第一数据线dl1和第二数据线dl2可以布置在相同水平面上。

此外，第一像素px1和第二像素px2可以在相同水平面上彼此对称。

进一步，第一像素px1的第一数据线dl1、第一栅电极ge1、第一源电极se1、第一漏电极de1和第一半导体构件700a可以与第二像素px2的第二数据线dl2、第二栅电极ge2、第二源电极se2、第二漏电极de2和第二半导体构件700b对称。

在第一像素px1和第二像素px2上，可以分别布置第五接触孔cnt5和第六接触孔cnt6。第五接触孔cnt5和第六接触孔cnt6可以通过钝化膜600至少部分地暴露第一漏电极de1和第二漏电极de2的表面。

第五接触孔cnt5和第六接触孔cnt6可以关于结构构件pt基本上彼此对称。进一步，第五接触孔cnt5和第六接触孔cnt6的垂直深度可以彼此相同。

图13是根据实施例的阵列基板的俯视图。图14是沿着图13的线v-v’截取的剖视图。

参照图13和图14，根据实施例的阵列基板与图12的实施例的不同之处在于，结构构件pt3布置在第一像素px1和第二像素px2之上，并且第一像素px1和第二像素px2具有顶栅类型。

如上所述，根据一些实施例的阵列基板可以具有顶栅结构。在图13的实施例中，结构构件pt3可以与图12中所描述的结构构件pt3基本上相同。因此，将省略对其详细描述。

进一步，第一像素px1的顶栅结构可以与图8中所描述的顶栅结构基本上相同。因此，将省略对其详细描述。

进一步，第一数据线dl1的一部分和第二数据线dl2的一部分可以布置在结构构件pt3的上表面pt3_s上。也就是说，第一数据线dl1和第二数据线dl2可以布置在相同水平面上。

此外，第一像素px1和第二像素px2可以在相同水平面上彼此对称。

进一步，第一像素px1的第一数据线dl1、第一栅电极ge1、第一源电极se1、第一漏电极de1和第一半导体构件700a可以与第二像素px2的第二数据线dl2、第二栅电极ge2、第二源电极se2、第二漏电极de2和第二半导体构件700b基本上对称和/或类似。

也就是说，图13的实施例与图11的实施例的不同之处在于，第一像素px1和第二像素px2的薄膜晶体管具有顶栅结构。

此外，图13图示其中第一数据线dl1和第二数据线dl2布置在相同水平面上的情况。在实施例中，如图10中所图示，第一数据线dl1和第二数据线dl2可以布置在不同水平面上。

图15是根据实施例的液晶显示装置的剖视图。

参照图15，根据实施例的液晶显示装置包括第一基板500，布置在第一基板500上并且包括从第一基板500的上表面突出的上表面pt_s和从上表面pt_s向第一基板500的上表面延伸的侧表面pt_h的结构构件pt，布置在结构构件pt上的栅极电极ge，与栅电极ge绝缘并且彼此间隔开的源电极se和漏电极de，布置在源电极se和漏电极de之间的半导体构件700，以及面向第一基板500的第二基板1000。

第一基板500、布置在第一基板500上并且包括从第一基板500的上表面突出的上表面pt_s和从上表面pt_s向第一基板500的上表面延伸的侧表面的结构构件pt、布置在结构构件pt上的栅电极ge、与栅电极ge绝缘并且彼此间隔开的源电极se和漏电极de、以及布置在源电极se和漏电极de之间的半导体构件700，与根据以上本发明的一些实施例的阵列基板中所描述的第一基板500、结构构件pt、栅电极ge、源电极se和漏电极de、以及半导体构件700基本上相同。因此，将省略对其详细描述。

第二基板1000可以布置成面向第一基板500。

第二基板1000可以由具有耐热性并且透明的材料制成。例如，第二基板1000可以由透明玻璃或塑料制成。

黑矩阵bm和滤色器cf可以布置在第二基板1000上。黑矩阵bm可以用作抑制像素之间的光泄漏以及相邻像素之间的光干扰。黑矩阵bm可以布置成与布置在第一基板500上的源电极se、漏电极de和半导体构件700重叠。此外，黑矩阵bm也可以覆盖数据线dl和/或栅极线gl。

滤色器cf可以布置成与每个像素的像素电极pe重叠。滤色器cf可以包括红色滤色器、蓝色滤色器和绿色滤色器中的至少一个滤色器。

保护层oc可以布置在滤色器cf和黑矩阵bm上。保护层oc可以由有机或无机绝缘材料制成。保护层oc可以形成在第二基板1000的整个区域之上并且充当平坦化膜。

公共电极ce可以布置在保护层oc上。公共电极ce可以是非极性前电极。公共电压可以施加至公共电极ce。当不同电压施加至公共电极ce和像素电极pe时，在公共电极ce和像素电极pe之间形成恒定电场以控制布置在第一基板500和第二基板1000之间的液晶的运动。

图16是根据实施例的液晶显示装置的剖视图。

参照图16，根据实施例的液晶显示装置与图15的实施例的不同之处在于，黑矩阵bm和滤色器cf形成在第一基板500上。

也就是说，根据实施例的液晶显示装置可以是在阵列上具有滤色器的液晶显示装置。

具体地，滤色器cf可以布置在像素电极pe上。滤色器cf可以与一个像素电极pe重叠并且延伸至具有薄膜晶体管的部分。黑矩阵bm可以布置在除了具有薄膜晶体管的部分之外的剩余部分处。也就是说，黑矩阵bm沿着栅极线gl和/或数据线dl延伸并且可以覆盖栅极线gl和/或数据线dl。进一步，黑矩阵bm可以延伸至具有薄膜晶体管的部分并且至少部分地覆盖薄膜晶体管。在此情况下，黑矩阵bm和滤色器cf可以在具有薄膜晶体管的部分处彼此至少部分地重叠。

在实施例中，阵列基板(或晶体管结构)应用于液晶显示装置。在实施例中阵列基板(或晶体管结构)可以应用于有机发光显示装置。

图17至图22是用于描述根据实施例的制造阵列基板的方法的剖视图。

参照图17至图22，根据实施例的阵列基板的制造方法包括：形成包括从上表面突出的上表面pt_s和从上表面pt_s的外侧向第一基板500的上表面延伸的侧表面pt_h的结构构件pt，在结构构件pt上形成栅电极ge，在栅电极ge上形成半导体构件700，以及形成将与栅电极ge绝缘的源电极se和漏电极de，其中源电极se或漏电极de形成在结构构件pt的上表面pt_s上。

首先，参照图17，执行在第一基板500上形成结构构件pt。结构构件pt和第一基板500可以与根据如上所述的一些实施例的阵列基板中所述的结构构件pt和第一基板500基本上相同。

结构构件pt可以通过由化学气相沉积或溅射方法形成并处理至少一层而形成。进一步，当通过图案化至少一层而形成结构构件pt时，可以应用光刻工艺。

随后，参照图18，可以执行在结构构件pt上形成栅电极ge。栅电极ge可以形成在结构构件pt的侧表面pt_h上。直观地说，栅电极ge可以形成在结构构件pt的上表面pt_s和侧表面pt_h以及第一基板500的上表面之上。

进一步，栅电极ge可以由与栅极线gl相同的材料制成。换言之，栅电极ge和栅极线gl可以通过形成并图案化相同金属层而同时获得。

栅电极ge和栅极线gl可以与根据如上所述的一些实施例的阵列基板的栅电极基本上相同，并且因此将省略对其详细描述。

随后，参照图19，栅极绝缘膜gi形成在第一基板500、结构构件pt和栅电极ge上。

栅极绝缘膜gi可以形成在整个第一基板500上以覆盖第一基板500、结构构件pt和栅电极ge。例如，栅极绝缘膜gi可以通过诸如化学气相沉积的方法而形成在整个第一基板500上。

栅极绝缘膜gi可以与根据如上所述的一些实施例的阵列基板中所述的栅极绝缘膜gi基本上相同。

随后，半导体构件700可以形成在栅极绝缘膜gi上。

可以通过在整个第一基板500上沉积并图案化半导体层而形成半导体构件700。当图案化半导体层时，可以通过使用光敏构件作为掩模而应用干法刻蚀或湿法刻蚀方法。然而，形成半导体构件700的方法不限于此。半导体构件700可以与根据如上所述的一些实施例的阵列基板中所述的半导体构件700基本上相同。

随后，参照图20，执行形成将要与栅电极ge绝缘的数据线dl、de和se。

源电极se、漏电极de和数据线dl可以通过沉积并图案化至少一个金属层而形成。金属层的沉积可以通过诸如化学气相沉积或溅射的方法而执行。金属层的图案化可以通过使用光敏构件作为掩模的刻蚀工艺执行。掩模可以使用光刻工艺形成。

源电极se、漏电极de和数据线dl可以与根据如上所述的一些实施例的阵列基板中所述的源电极se、漏电极de和数据线dl基本上相同。

也就是说，可以由根据实施例的制造阵列基板的方法制造具有底栅结构的阵列基板。

随后，参照图21，钝化膜600形成在源电极se、漏电极de、数据线dl、第一基板500和栅极绝缘膜gi上。作为平坦化膜的钝化膜600覆盖源电极se、漏电极de、数据线dl、第一基板500和栅极绝缘膜gi，并且可以形成在整个第一基板500上。钝化膜600可以由有机绝缘材料或无机绝缘材料制成。

随后，可以执行在钝化膜600上形成第一接触孔cnt1。第一接触孔cnt1穿透钝化膜600以至少部分地暴露漏电极de的表面。

随后，参照图22，可以执行在钝化膜600上形成像素电极pe。像素电极pe可以通过沉积并图案化至少一个金属层的方法而形成。金属层的沉积可以通过诸如化学气相沉积或溅射的方法执行。金属层的图案化可以通过使用光敏构件作为掩模的刻蚀工艺执行。掩模可以使用光刻工艺形成。像素电极pe可以通过穿透钝化膜600的第一接触孔cnt1与漏电极de电连接。像素电极pe可以如上所述由氧化铟锡(ito)或氧化铟锌(izo)制成。

图23至图28是图示根据实施例的制造阵列基板的方法的剖视图。

参照图23至图28，根据实施例的制造阵列基板的方法与图17至图22的实施例的不同之处在于，阵列基板具有顶栅结构。

根据实施例的制造阵列基板的方法包括：在第一基板500上形成包括从上表面突出的上表面pt_s和从上表面pt_s的外侧向第一基板500的上表面延伸的侧表面pt_h的结构构件pt，在结构构件pt上形成半导体构件700，在半导体构件700上形成栅电极ge，以及形成将要与栅电极ge绝缘的源电极se和漏电极de，其中源电极se或漏电极de形成在结构构件pt的上表面上。

首先，参照图23，执行在第一基板500上形成结构构件pt。结构构件pt和第一基板500可以与根据如上所述的一些实施例的阵列基板中所述的结构构件pt和第一基板500基本上相同。

结构构件pt可以通过由化学气相沉积或溅射方法形成并处理至少一个层而形成。进一步，当通过图案化至少一个层而形成结构构件pt时，可以应用光刻工艺。

随后，参照图24，在结构构件pt上形成半导体构件700。半导体构件700可以通过在整个第一基板500上沉积并图案化半导体层而形成。当图案化半导体层时，可以通过使用光敏构件作为掩模而应用干法刻蚀或湿法刻蚀方法。然而，形成半导体构件700的方法不限于此。半导体构件700可以与根据如上所述的一些实施例的阵列基板中所述的半导体构件700基本上相同。

随后，参照图25，执行在半导体构件700、第一基板500和结构构件pt上形成数据线dl、de和se。源电极se、漏电极de和数据线dl可以通过沉积并图案化至少一个金属层而形成。金属层的沉积可以通过诸如化学气相沉积或溅射的方法而执行。金属层的图案化可以通过使用光敏构件作为掩模的刻蚀工艺执行。掩模可以使用光刻工艺形成。

源电极se、漏电极de和数据线dl可以与根据如上所述的一些实施例的阵列基板中所述的源电极se、漏电极de和数据线dl基本上相同。

也就是说，可以由根据实施例的制造阵列基板的方法制造具有顶栅结构的阵列基板。

随后，参照图26，在源电极se、漏电极de、数据线dl和第一基板500上形成栅极绝缘膜gi。栅极绝缘膜gi覆盖源电极se、漏电极de和数据线dl，并且可以形成在整个第一基板500上。

随后，栅电极ge形成在栅极绝缘膜gi上。栅极绝缘膜gi可以与根据如上所述的一些实施例的阵列基板中所述的栅极绝缘膜gi基本上相同。也就是说，栅电极ge可以由与栅极线gl相同的材料制成。换言之，栅电极ge和栅极线gl可以通过形成并图案化相同金属层而同时获得。

接着，参照图27，钝化膜600形成在栅电极ge、第一基板500和栅极绝缘膜gi上。作为平坦化膜的钝化膜600覆盖栅电极ge、第一基板500和栅极绝缘膜gi，并且可以形成在整个第一基板500上。钝化膜600可以由有机绝缘材料或无机绝缘材料制成。

随后，可以执行在钝化膜600上形成第二接触孔cnt2。第二接触孔cnt2穿透钝化膜600和栅极绝缘膜gi以至少部分地暴露漏电极de的表面。

接着，参照图28，可以执行在钝化膜600上形成像素电极pe。像素电极pe可以通过沉积并图案化至少一个金属层的方法而形成。金属层的沉积可以通过诸如化学气相沉积或溅射的方法执行。金属层的图案化可以通过使用光敏构件作为掩模的刻蚀工艺执行。掩模可以使用光刻工艺形成。像素电极pe可以通过穿透钝化膜600和栅极绝缘膜gi的第二接触孔cnt2与漏电极de电连接。像素电极pe可以由氧化铟锡(ito)或氧化铟锌(izo)制成。

尽管已经图示并描述了实施例，但是本领域普通技术人员应该理解，可以做出形式和细节上的各种改变而不脱离由以下权利要求所限定的精神和范围。所述的实施例应该视作是说明性意义的，而不是为了限制的目的。